以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
[説明の流れについて]
ここで、以下に記載する本発明の実施形態に関する説明の流れについて簡単に述べる。まず、図1を参照しながら、パラレル伝送方式を採用した携帯端末等が抱える技術的課題について簡単に説明する。次いで、図2〜図6を参照しながら、シリアル伝送方式を採用した信号伝送技術が抱える課題について説明する。
次いで、図7〜図9を参照しながら、シリアル伝送方式を採用した信号伝送技術が抱える課題を解決するために考案された新規な信号伝送技術について説明する。ここで言う新規な信号伝送技術は、直流成分を含まず、かつ、クロック再生時にPLL回路が不要な符号を用いて信号を伝送する方式に関するものである。後述する本発明の実施形態に係る技術は、この新規な伝送方式に更なる工夫を加えて発展させたものである。
次いで、図10〜図12を参照しながら、CMI(Coded Mark Inversion)方式の符号化規則、及びCMI方式における符号化処理の流れについて説明する。次いで、図13を参照しながら、本発明の一実施形態に係る携帯端末の機能構成について説明する。また、図14を参照しながら、当該携帯端末による符号化処理方法について説明する。さらに、図15を参照しながら、当該携帯端末が有する信号処理部の回路構成例について説明する。次いで、図16、図17を参照しながら、同実施形態に係る信号処理方法の全体的な流れについて説明する。
次いで、図18を参照しながら、CRV(Code Rule Violation)付きCMI符号の符号化規則、及び符号化方法について説明する。次いで、図19を参照しながら、データフレームのDCオフセットを補正する補正手段の構成について説明する。次いで、図20を参照しながら、上記補正手段によるDCオフセットの補正方法について説明する。最後に、同実施形態の技術的思想について纏め、当該技術的思想から得られる作用効果について説明する。
[課題の整理]
まず、本発明の一実施形態に係る技術について詳細な説明をするに先立ち、同実施形態が解決しようとする課題について簡単に纏める。
(パラレル伝送方式について)
まず、図1を参照しながら、パラレル伝送方式を採用した携帯端末100の構成例について簡単に説明する。図1は、パラレル伝送方式を採用した携帯端末100の構成例を示す説明図である。なお、図1には、携帯端末100の一例として携帯電話が模式的に描画されている。しかし、以下で説明される技術の適用範囲は、携帯電話に限定されるものではない。
図1に示すように、携帯端末100は、主に、表示部102と、液晶部104(LCD;Liquid Crystal Display)と、接続部106とを有する。さらに、携帯端末100は、操作部108と、ベースバンドプロセッサ110(BBP)と、パラレル信号線路112とを有する。以下の説明において、表示部102を表示側、操作部108を本体側と呼ぶ場合がある。また、映像信号が本体側から表示側へと伝送される場合について説明する。もちろん、以下で説明される技術は、これに限定されるものではない。
図1に示すように、表示部102には、液晶部104が設けられている。そして、液晶部104には、パラレル信号線路112を介して伝送された映像信号が表示される。また、接続部106は、表示部102と操作部108とを接続する部材である。この接続部106を形成する接続部材は、例えば、表示部102をZ−Y平面内で180度回転できる構造を有する。また、この接続部材は、X−Z平面内で表示部102が回転可能に形成され、携帯端末100を折り畳みできる構造を有する。なお、任意の方向に表示部102が向くように複雑な可動形態を有する接続部材が用いられていてもよい。
さて、ベースバンドプロセッサ110は、携帯端末100の通信制御、及びアプリケーションの実行機能を提供する演算処理部である。ベースバンドプロセッサ110から出力されるパラレル信号は、パラレル信号線路112を通じて表示部102の液晶部104に伝送される。パラレル信号線路112には、多数の信号線が配線されている。例えば、携帯電話の場合、この信号線数nは50本程度である。また、映像信号の伝送速度は、液晶部104の解像度がQVGAの場合で、1ドットが24ビットでかつ60フレーム毎秒で描画される場合、情報速度は110.6Mbpsであるが、付加的情報と共にフレーミングされて130Mbps程度となる。そして、パラレル信号線路112は、接続部106を通るように配線されている。
つまり、接続部106には、パラレル信号線路112を形成する多数の信号線が配線されている。上記のように、接続部106の可動範囲が広いと、接続部106が動かされた場合にパラレル信号線路112に損傷が発生してしまう。そのため、パラレル信号線路112の信頼性が損なわれてしまう。一方で、パラレル信号線路112の信頼性を維持しようとすると、接続部106の可動範囲が制約されてしまう。こうした理由から、接続部106を形成する可動部材の自由度、及びパラレル信号線路112の信頼性を両立させる目的で、シリアル伝送方式が携帯電話等に採用されることが多くなってきている。また、放射電磁雑音(EMI)を抑制するという観点からも、伝送線路のシリアル化が進められている。
(シリアル伝送方式について)
そこで、図2を参照しながら、シリアル伝送方式を採用した携帯端末130の構成例について簡単に説明する。図2は、シリアル伝送方式を採用した携帯端末130の構成例を示す説明図である。なお、図2には、携帯端末130の一例として携帯電話が模式的に描画されている。しかし、以下で説明される技術の適用範囲は、携帯電話に限定されるものではない。また、図1に示したパラレル伝送方式の携帯端末100と実質的に同一の機能を有する構成要素については、同一の符号を付することにより詳細な説明を省略する。
図2に示すように、携帯端末130は、主に、表示部102と、液晶部104(LCD)と、接続部106と、操作部108とを有する。さらに、携帯端末130は、ベースバンドプロセッサ110(BBP)と、パラレル信号線路132、140と、シリアライザ134と、シリアル信号線路136と、デシリアライザ138とを有する。
携帯端末130は、上記の携帯端末100とは異なり、接続部106に配線されたシリアル信号線路136を通じ、シリアル伝送方式に基づいて映像信号等(シリアル信号)を伝送している。そのため、操作部108には、ベースバンドプロセッサ110から出力されたパラレル信号をシリアル化するためのシリアライザ134が設けられている。一方、表示部102には、シリアル信号線路136を通じて伝送されたシリアル信号をパラレル化するためのデシリアライザ138が設けられている。
シリアライザ134は、ベースバンドプロセッサ110から出力され、かつ、パラレル信号線路132を介して入力されたパラレル信号をシリアル信号に変換する。シリアライザ134から出力されたシリアル信号は、シリアル信号線路136を通じてデシリアライザ138に入力される。そして、デシリアライザ138は、入力されたシリアル信号を元のパラレル信号に復元し、パラレル信号線路140を通じて液晶部104に入力する。
シリアル信号線路136には、例えば、NRZ符号方式で符号化されたデータ信号が単独で伝送されるか、或いは、データ信号とクロック信号とが一緒に伝送される。シリアル信号線路136の配線数kは、図1の携帯端末100が有するパラレル信号線路112の配線数nよりも大幅に少ない(1≦k≪n)。例えば、配線数kは、数本程度まで削減することができる。
そのため、シリアル信号線路136が配線される接続部106の可動範囲に関する自由度は、パラレル信号線路112が配線される接続部106に比べて非常に大きいと言える。このように信号の伝送線路をシリアル化することで、シリアル信号線路136の信頼性を格段に高めることができる。なお、シリアル信号線路136を流れるシリアル信号には、多くの場合、LVDS(Low Voltage Differential Signal)等の差動信号が用いられている。
(機能構成)
ここで、図3を参照しながら、シリアル伝送方式を採用した携帯端末130の機能構成について説明する。図3は、シリアル伝送方式を採用した携帯端末130の機能構成の一例を示す説明図である。但し、図3は、シリアライザ134、及びデシリアライザ138の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。
(シリアライザ134)
図3に示すように、シリアライザ134は、P/S変換部152と、エンコーダ154と、LVDSドライバ156と、PLL部158と、タイミング制御部160とにより構成される。
まず、シリアライザ134には、ベースバンドプロセッサ110からパラレル信号(P−DATA)、及びパラレル信号用クロック(P−CLK)が入力される。シリアライザ134に入力されたパラレル信号は、P/S変換部152によりシリアル信号に変換される。P/S変換部152により変換されたシリアル信号は、エンコーダ154に入力される。エンコーダ154は、シリアル信号にヘッダ等を付加してLVDSドライバ156に入力する。LVDSドライバ156は、入力されたシリアル信号をLVDSによる差動伝送方式でデシリアライザ138に伝送する。
なお、シリアライザ134に入力されたパラレル信号用クロックは、PLL部158に入力される。PLL部158は、パラレル信号用クロックからシリアル信号用クロックを生成し、P/S変換部152、及びタイミング制御部160に入力する。タイミング制御部160は、入力されるシリアル信号用クロックに基づいてエンコーダ154によるシリアル信号の送信タイミングを制御する。
(デシリアライザ138)
デシリアライザ138は、主に、LVDSレシーバ172と、デコーダ174と、S/P変換部176と、クロック再生部178と、PLL部180と、タイミング制御部182とにより構成される。
デシリアライザ138には、LVDSによる差動伝送方式でシリアライザ134からシリアル信号が伝送される。このシリアル信号は、LVDSレシーバ172により受信される。LVDSレシーバ172により受信されたシリアル信号は、デコーダ174、及びクロック再生部178に入力される。デコーダ174は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、S/P変換部176に入力する。S/P変換部176は、入力されたシリアル信号をパラレル信号(P−DATA)に変換する。S/P変換部176で変換されたパラレル信号は液晶部104に出力される。
一方、クロック再生部178は、外部から入力されるリファレンスクロックを参照し、内蔵するPLL部180を用いてシリアル信号用クロックからパラレル信号用クロックを再生する。クロック再生部178により再生されたパラレル信号用クロックは、デコーダ174、及びタイミング制御部182に入力される。タイミング制御部182は、クロック再生部178から入力されたパラレル信号用クロックに基づいて受信タイミングを制御する。また、タイミング制御部182に入力されたパラレル信号用クロック(P−CLK)は、液晶部104に出力される。
このように、ベースバンドプロセッサ110からシリアライザ134に入力されたパラレル信号(P−DATA)、及びパラレル信号用クロック(P−CLK)は、シリアル信号に変換されてデシリアライザ138に伝送される。そして、入力されたシリアル信号は、デシリアライザ138により元のパラレル信号、及びパラレル信号用クロックに復元され、液晶部104に出力される。
以上説明した携帯端末130のように、パラレル信号をシリアル信号に変換して伝送することにより、その伝送線路がシリアル化される。その結果、シリアル信号線路が配置される部分の可動範囲が拡大し、表示部102の配置に関する自由度が向上する。そのため、例えば、携帯端末130を利用してテレビジョン放送等を視聴する場合に、表示部102の配置がユーザから見て横長になるように携帯端末130を変形させることができるようになるのである。こうした自由度の向上に伴い、携帯端末130の用途が広がり、通信端末としての各種機能に加えて、映像や音楽の視聴等、様々な利用形態が生まれている。
(応用例:電源線を利用したデータ伝送方式)
ところで、上記の携帯端末130のエンコーダ154は、例えば、直流成分を含まないマンチェスター符号方式等に基づいて入力データを符号化するように構成されていてもよい。この場合、符号化信号は直流成分を含まないため、電源に重畳して伝送することが可能になる。そこで、上記の携帯端末130を電源線伝送方式に適用した携帯端末230の構成について説明する。
(機能構成)
まず、図4を参照しながら、電源線を利用してデータを伝送することが可能な携帯端末230の機能構成について説明する。図4は、電源線を利用してデータ伝送することが可能な携帯端末230の機能構成の一例を示す説明図である。但し、図4は、シリアライザ134、及びデシリアライザ138の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。また、携帯端末230が有する各構成要素のうち、既に述べた携帯端末130と実質的に同一の機能構成を有する構成要素については同一の符号を付することにより詳細な説明を省略した。
(シリアライザ134)
シリアライザ134は、P/S変換部152と、エンコーダ154と、LVDSドライバ156と、PLL部158と、タイミング制御部160とにより構成される。
シリアライザ134には、ベースバンドプロセッサ110から、パラレル信号(P−DATA)、及びパラレル信号用クロック(P−CLK)が入力される。シリアライザ134に入力されたパラレル信号は、P/S変換部152によりシリアル信号に変換される。P/S変換部152により変換されたシリアル信号は、エンコーダ154に入力される。エンコーダ154は、シリアル信号にヘッダ等を付加し、マンチェスター符号方式等の直流成分の無い(又は少ない)方式で符号化する。エンコーダ154から出力された信号は、LVDSドライバ156に入力される。
LVDSドライバ156は、入力されたシリアル信号をLVDSにして重畳部232に入力する。重畳部232は、LVDSドライバ156から入力された信号を電源ラインに重畳させてデシリアライザ138に伝送する。例えば、重畳部232は、信号をコンデンサで結合させ、電源をチョークコイルで結合させる。そして、重畳部232により電源に重畳された信号は、電源ラインを通じてデシリアライザ138に入力される。電源ラインは、操作部108から表示部102に電力を供給するために設けられた線路である。電源ラインには、例えば、伝送線路として同軸ケーブルが用いられる。
なお、シリアライザ134に入力されたパラレル信号用クロックは、PLL部158に入力される。PLL部158は、パラレル信号用クロックからシリアル信号用クロックを生成し、P/S変換部152、及びタイミング制御部160に入力する。タイミング制御部160は、入力されたシリアル信号用クロックに基づいてエンコーダ154によるシリアル信号の送信タイミングを制御する。
(デシリアライザ138)
デシリアライザ138は、主に、LVDSレシーバ172と、デコーダ174と、S/P変換部176と、クロック再生部178と、PLL部180と、タイミング制御部182と、分離部234とにより構成される。
デシリアライザ138には、電源ライン(同軸ケーブル)を通じて電源にシリアル信号を重畳した信号が入力される。この重畳信号の周波数スペクトラムは、図5のようになる。図5に示すように、マンチェスター符号の周波数スペクトラムは、直流成分を持たない。そのため、図5から、マンチェスター符号方式で符号化されたデータの伝送信号(符号化信号)が電源(DC)と一緒に伝送できることが分かる。
再び図4を参照する。上記の重畳信号は、分離部234によりシリアル信号と電源とに分離される。例えば、分離部234は、コンデンサで直流成分をカットしてシリアル信号を取り出し、チョークコイルで高周波成分をカットして電源を取り出す。分離部234により分離されたシリアル信号は、LVDSレシーバ172により受信される。
LVDSレシーバ172により受信されたシリアル信号は、デコーダ174、及びクロック再生部178に入力される。デコーダ174は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、マンチェスター符号方式で符号化されたシリアル信号を復号してS/P変換部176に入力する。S/P変換部176は、入力されたシリアル信号をパラレル信号(P−DATA)に変換する。S/P変換部176で変換されたパラレル信号は、液晶部104に出力される。
一方、クロック再生部178は、外部から入力されるリファレンスクロックを参照し、内蔵するPLL部180を用いてシリアル信号用クロックからパラレル信号用クロックを再生する。クロック再生部178により再生されたパラレル信号用クロックは、デコーダ174、及びタイミング制御部182に入力される。タイミング制御部182は、クロック再生部178から入力されたパラレル信号用クロックに基づいて受信タイミングを制御する。また、タイミング制御部182に入力されたパラレル信号用クロック(P−CLK)は、液晶部104に出力される。
このように、上記の携帯端末230は、電源とシリアル信号(映像信号等)とを同軸ケーブル1本で伝送することができる。そのため、操作部108と表示部102との間を繋ぐ配線は1本だけとなり、表示部102の可動性が向上し、複雑な形状に携帯端末230を変形させることが可能になる。その結果、携帯端末230の用途がさらに広がり、ユーザの利便性が向上する。
(課題の整理1)
上記の通り、操作部108と表示部102との相対的な位置関係を自由に変化させるには、上記の携帯端末100のようにパラレル伝送方式には不都合があった。そこで、上記の携帯端末130のように、シリアライザ134、及びデシリアライザ138を設けることで、映像信号等のシリアル伝送を可能にし、表示部102の可動範囲を広げた。さらに、携帯端末130で利用される符号化方式の特性を生かして、電源ラインに信号を重畳させて伝送する方式を用いて表示部102の可動性をさらに向上させた。
ところが、図3、図4に示すように、携帯端末130、230には、受信したシリアル信号のクロックを再生するためにPLL部180(以下、PLL)が設けられていた。このPLLは、マンチェスター符号方式等により符号化された信号からクロックを抽出するために必要なものである。しかしながら、PLL自体の電力消費量が少なくないため、PLLを設けることにより、その分だけ携帯端末130、230の消費電力が大きくなってしまう。こうした電力消費量の増大は、携帯電話等の小さな装置にとって非常に大きな問題となる。
上記のような技術的課題に対し、デシリアライザ138にPLLを設けずに済むような工夫が求められている。こうした要求に対し、最近、「直流成分を含まず、かつ、クロック再生時にPLLが不要な符号」を用いて信号を伝送する新規な信号伝送方式が考案された。後述する本発明の実施形態に係る技術は、この新規な信号伝送方式を基盤とする技術である。そこで、この新規な信号伝送方式について、ここで説明しておくことにする。なお、以下の説明において、この新規な信号伝送方式のことを新方式と呼ぶ場合がある。
<基盤技術:新方式について>
以下、直流成分を含まず、かつ、PLLを利用せずにクロックを再生することが可能な符号を用いて信号を伝送する新規な信号伝送方式(新方式)について説明する。まず、新方式の符号化方法について説明を行う上で基本となるAMI(Alternate Mark Inversion)符号の特性について簡単に説明する。その後、新方式に係る携帯端末300の機能構成、及び新方式に係る符号化/復号方法について説明する。
(AMI符号の信号波形について)
まず、図6を参照しながら、AMI符号の信号波形、及びその特徴について説明する。図6は、AMI符号の信号波形の一例を示す説明図である。但し、以下の説明において、Aは任意の正数であるとする。
AMI符号は、データ0を電位0で表現し、データ1を電位A又は−Aで表現する符号である。但し、電位Aと電位−Aとは交互に繰り返される。つまり、電位Aでデータ1が表現された後、次にデータ1が現れた場合、そのデータ1は電位−Aで表現されるというものである。このように、極性反転を繰り返してデータが表現されるため、AMI符号には直流成分が含まれない。
なお、AMI符号と似た特性を持つ符号としては、例えば、PR(1,−1)、PR(1,0,−1)、PR(1,0,…,−1)等で表現されるパーシャル・レスポンス方式の符号がある。このように極性反転を用いた伝送符号はバイポーラ符号と呼ばれる。新方式に係る信号伝送方法には、このようなバイポーラ符号を用いることもできる。さらに、新方式に係る信号伝送方式には、ダイコード方式の符号等を適用することもできる。ここでは、説明の都合上、デューティ100%のAMI符号を例に挙げて説明する。
図6には、ビット間隔T1、T2、…、T14のAMI符号が模式的に記載されている。図中において、データ1は、ビット間隔T2、T4、T5、T10、T11、T12、T14に現れている。ビット間隔T2において電位Aである場合、ビット間隔T4では電位−Aとなる。また、ビット間隔T5では電位Aとなる。このように、データ1に対応する振幅は、プラスとマイナスとが交互に反転する。これが上記の極性反転である。
一方、データ0に関しては全て電位0で表現される。こうした表現によりAMI符号は直流成分を含まないが、ビット間隔T6、…、T9に見られるように電位0が連続することがある。このように電位0が連続すると、受信側でPLLを用いずに信号波形からクロック成分を取り出すことが難しい。そこで、新方式においては、AMI符号(及びこれと同等の特性を有する符号)にクロック成分を含ませて伝送する技術が用いられる。以下、この技術について説明する。
(機能構成)
次に、図7を参照しながら、新方式に係る携帯端末300の機能構成について説明する。図7は、新方式に係る携帯端末300の機能構成例を示す説明図である。但し、図7は、シリアライザ134、及びデシリアライザ138の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。また、携帯端末300が有する各構成要素のうち、既に述べた携帯端末130と実質的に同一の機能構成を有する構成要素については同一の符号を付することにより詳細な説明を省略した。
(シリアライザ134)
シリアライザ134は、P/S変換部152と、LVDSドライバ156と、PLL部158と、タイミング制御部160と、エンコーダ312とにより構成される。上記の携帯端末130との主な相違点はエンコーダ312が有する機能にある。
まず、シリアライザ134には、ベースバンドプロセッサ110から、パラレル信号(P−DATA)、及びパラレル信号用クロック(P−CLK)が入力される。シリアライザ134に入力されたパラレル信号は、P/S変換部152によりシリアル信号に変換される。P/S変換部152により変換されたシリアル信号は、エンコーダ312に入力される。エンコーダ312は、シリアル信号にヘッダ等を付加し、所定の符号化方式(新方式)に基づいて符号化することで符号化信号を生成する。
ここで、図8を参照しながら、エンコーダ312による新方式の符号化方法について説明する。図8は、新方式に係る符号化方法の一例を示す説明図である。なお、図8には、AMI符号をベースとする符号の生成方法が記載されている。しかし、新方式に係る技術はこれに限定されず、AMI符号と似た特性を有する符号に対しても同様に適用される。例えば、バイポーラ符号やパーシャル・レスポンス方式の符号等にも適用できる。
(A)に示された信号は、入力データをAMI符号方式に基づいて符号化したものである。一方、(C)に示された信号は、(A)の信号に基づいて新方式の符号化方法で符号化された信号である。この信号では、データ1が複数の電位A1(−1、−3、1、3)で表現され、データ0が電位A1とは異なる複数の電位A2(−2、2)で表現される。また、この信号は、一周期毎に極性反転し、連続して同じ電位とならないように構成されている。
例えば、(A)においては、ビット間隔T6、…、T9でデータ0が続く区間が存在し、電位0の連続区間として表現されている。しかし、(C)においては、同区間において電位が−2、2、−2、2となっている。このように、(C)の信号は、同じデータ値が連続して現れても一周期毎に極性が反転するように構成されている。そのため、(C)の信号をデータ伝送に用いると、受信側で立ち上がり、立ち下がりの両エッジを検出することでクロック成分を再生することが可能になる。以下、新方式に係る(C)の信号を生成する方法について説明する。
エンコーダ312は、上記(C)のような符号を生成するため、加算器ADDを備えている。エンコーダ312は、例えば、入力されたシリアル信号をAMI符号(A)に符号化して加算器ADDに入力する。さらに、エンコーダ312は、伝送速度Fbを有するAMI符号の半分の周波数(Fb/2)を持つクロック(B)を生成して加算器ADDに入力する。但し、クロックの振幅は、AMI符号のN倍(N>1;図8の例ではN=2)とする。そして、エンコーダ312は、加算器ADDによりAMI符号とクロックとを加算して符号(C)を生成する。このとき、AMI符号とクロックとは同期され、エッジを揃えて加算される。
再び図7を参照する。エンコーダ312により符号化されたシリアル信号は、LVDSドライバ156に入力される。LVDSドライバ156は、入力されたシリアル信号をLVDSによる差動伝送方式でデシリアライザ138に伝送する。ところで、シリアライザ134に入力されたパラレル信号用クロックは、PLL部158に入力される。PLL部158は、パラレル信号用クロックからシリアル信号用クロックを生成し、P/S変換部152、及びタイミング制御部160に入力する。タイミング制御部160は、入力されるシリアル信号用クロックに基づいてエンコーダ312によるシリアル信号の送信タイミングを制御する。
(デシリアライザ138)
デシリアライザ138は、主に、LVDSレシーバ172と、S/P変換部176と、タイミング制御部182と、クロック検出部332と、デコーダ334とにより構成される。上記の携帯端末130との主な相違点は、PLLを持たないクロック検出部332の機能にある。
デシリアライザ138には、LVDSによる差動伝送方式でシリアライザ134からシリアル信号が伝送される。このシリアル信号は、LVDSレシーバ172により受信される。LVDSレシーバ172により受信されたシリアル信号は、デコーダ334、及びクロック検出部332に入力される。デコーダ334は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、エンコーダ312が用いた符号化方式に従って符号化されたシリアル信号を復号する。
ここで、図8を参照しながら、デコーダ334による復号方法について簡単に説明する。デコーダ334の詳細な回路構成については後述する。上記の通り、シリアル信号は、エンコーダ312により、(C)に示す形式に符号化されている。そこで、デコーダ334は、受信した信号の振幅がA1であるか、A2であるかを判定することで、元のシリアル信号を復号することができる。データ1に対応する振幅A1(−1、−3、1、3)と、データ0に対応する振幅A2(−2、2)とを判定するためには、図8に示した4つの閾値(L1、L2、L3、L4)が用いられる。そこで、デコーダ334は、入力された信号の振幅と上記の4つの閾値とを比較して振幅がA1であるか、或いは、A2であるかを判定し、元のシリアル信号を復号する。
再び図7を参照する。デコーダ334により復号されたシリアル信号はS/P変換部176に入力される。S/P変換部176は、入力されたシリアル信号をパラレル信号(P−DATA)に変換する。S/P変換部176で変換されたパラレル信号は、液晶部104に出力される。
一方、クロック検出部332は、LVDSレシーバ172により受信された信号からクロック成分を検出する。このとき、クロック検出部332は、信号の振幅値と閾値L0(電位0)とを比較して極性反転の周期を検出し、その周期に基づいてクロック成分を検出することで元のクロックを再生する。このように、クロック検出部332は、信号からクロック成分を検出する際にPLLを用いない。そのため、デシリアライザ138の側にPLLを設けずに済み、デシリアライザ138の消費電力を低減させることが可能になる。
さて、クロック検出部332により再生されたクロックは、デコーダ334、及びタイミング制御部182に入力される。タイミング制御部182は、クロック検出部332から入力されたクロックに基づいて受信タイミングを制御する。また、タイミング制御部182に入力されたクロック(P−CLK)は液晶部104に出力される。
このように、直流成分を含まず(図9を参照)、極性反転周期からクロック成分を検出することが可能な符号を利用することで、クロックの再生にPLLを用いずに済み、携帯端末の消費電力を大きく低減させることが可能になる。なお、新方式で用いる符号の周波数スペクトラムは、例えば、図9に示すような形状になる。エンコーダ312の加算器ADDで加算されたクロックの周波数Fb/2に線スペクトルが現れ、それに加えてAMI符号のブロードな周波数スペクトラムが現れている。なお、この周波数スペクトラムには、周波数Fb、2Fb、3Fb、…にヌル点が存在する。
(課題の整理2)
上記の通り、新方式に係る信号伝送方法を用いることで、受信側にPLLを設けずとも、受信信号からクロック成分を抽出できるようになる。また、符号化信号に直流成分が含まれないため、符号化信号を直流電流に重畳させて電源線を通じて信号伝送することもできるようになる。しかしながら、新方式に係る技術は、AMI符号やパーシャル・レスポンス方式の符号等に適用されることを意識して開発されたものである。そのため、主系列のデータとは別に付加的なデータを伝送するには、付加的なデータ用にデータフレームを構成して付加することが必要になる。そこで、後述する本発明の実施形態においては、新方式のメリットを失わず、主系列のデータを伝送するためのデータフレームの枠内で付加的なデータを伝送する技術が提案される。
[CMI符号について]
後述する本発明の実施形態に係る技術は、CMI符号化方式を基盤とするものである。そこで、同実施形態について詳細に説明するに先立ち、図10〜図12を参照しながら、CMI符号の符号化規則、及び符号化方法について簡単に説明する。図10は、CMI符号の生成方法を説明するための説明図である。図11は、CMI符号の符号則を示す説明図である。図12は、CMI符号の符号化処理の流れを示す説明図である。
まず、図10を参照する。図10には、NRZ符号(Hレベルがデータ1、Lレベルがデータ0)で表現された入力データと、その入力データに対応するCMI符号が示されている。CMI符号方式は、1bitのデータを2bitのデータで表現するものである。CMI符号の符号則は、図11に示されている。図11に示すように、NRZ符号のデータ「0」はCMI符号のデータ「01」で表現される。
また、NRZ符号のデータ「1」は、CMI符号のデータ「00」又は「11」で表現される。例えば、NRZ符号のデータ「1」が入力された際に、前回入力されたNRZ符号のデータ「1」に対応するCMI符号のデータ「00」であるならば、今回のCMI符号のデータは「11」で表現される。逆に、前回入力されたNRZ符号のデータ「1」に対応するCMI符号のデータ「11」であるならば、今回のCMI符号のデータは「00」で表現される。
図11に示したCMI符号則を念頭に置いて再び図10を参照する。図10には、NRZ符号のデータ(1,0,1,0,1,1,0,0,1)をCMI符号のデータに変換する例が示されている。
第1番目に位置するNRZ符号のデータ「1」は、上記のCMI符号則に従い、CMI符号のデータ「11」に変換される。但し、前回入力されたNRZ符号のデータ「1」に対応するCMI符号のデータが「00」であったと仮定している。次いで、第2番目に位置しているNRZ符号のデータ「0」は、上記のCMI符号則に従い、CMI符号のデータ「01」に変換される。次いで、第3番目に位置しているNRZ符号のデータ「1」は、CMI符号のデータ「00」に変換される。同様にして、第4番目〜第9番目に位置するNRZ符号のデータ「0」「1」「1」「0」「0」「1」は、それぞれ、CMI符号のデータ「01」「11」「00」「01」「01」「11」に変換される。
上記の通り、CMI符号則においては、NRZ符号のデータ「1」が何度も入力された際に、同じCMI符号のデータが続けて現れないよう、異なるCMI符号のデータが割り当てられるように規定されている。逆に言えば、CMI符号のデータ「00」「11」は、同じNRZ符号のデータ「1」を表すものであり、単にCMI符号における状態だけが異なるものと捉えることができる。そこで、以下の説明においては、CMI符号のデータ「00」「11」「01」を「状態」と呼ぶ場合がある。図11に示したCMI符号則から、状態間の遷移規則は、図12のように纏めることができる。
図12には、4つの状態(N1、N2、N3、N4)と、各状態間の遷移方向とが示されている。状態N1はCMI符号のデータ「00」に対応する。状態N2はCMI符号のデータ「01」(但し、状態「00」からの遷移)に対応する。状態N3はCMI符号のデータ「11」に対応する。状態N4はCMI符号のデータ「01」(但し、状態「11」からの遷移)に対応する。但し、図12の中で、記号(+)は、状態「11」からの遷移を示している。同様に、記号(−)は、状態「00」からの遷移を示している。
状態N1を始点とする遷移としては、状態N1から状態N2に向かうもの、及び状態N1から状態N3に向かうものがある。状態N1から状態N2に向かう遷移は、NRZ符号のデータ「0」(図中でNRZ=0と表記)が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「00」の場合、新たに入力されるNRZ符号のデータ「0」がCMI符号のデータ「01」に変換されることを意味している。また、状態N1から状態N3に向かう遷移は、NRZ符号のデータ「1」(図中でNRZ=1と表記)が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「00」の場合、新たに入力されるNRZ符号のデータ「1」がCMI符号のデータ「11」に変換されることを意味している。
状態N2を始点とする遷移としては、状態N2から状態N3に向かうもの、及び状態N2から再び状態N2に向かうものがある。状態N2から状態N3に向かう遷移は、NRZ符号のデータ「1」(図中でNRZ=1と表記)が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「01」の場合、新たに入力されるNRZ符号のデータ「1」がCMI符号のデータ「11」に変換されることを意味している。また、状態N2から再び状態N2に向かう遷移は、NRZ符号のデータ「0」(図中でNRZ=0と表記)が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「01」の場合、新たに入力されるNRZ符号のデータ「0」がCMI符号のデータ「01」に変換されることを意味している。
状態N3を始点とする遷移としては、状態N3から状態N4に向かうもの、及び状態N3から状態N1に向かうものがある。状態N3から状態N4に向かう遷移は、NRZ符号のデータ「0」(図中でNRZ=0と表記)が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「11」の場合、新たに入力されるNRZ符号のデータ「0」がCMI符号のデータ「01」に変換されることを意味している。また、状態N3から状態N1に向かう遷移は、NRZ符号のデータ「1」(図中でNRZ=1と表記)が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「11」の場合、新たに入力されるNRZ符号のデータ「1」がCMI符号のデータ「00」に変換されることを意味している。
状態N4を始点とする遷移としては、状態N4から状態N1に向かうもの、及び状態N4から再び状態N4に向かうものがある。状態N4から状態N1に向かう遷移は、NRZ符号のデータ「1」(図中でNRZ=1と表記)が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「01」の場合、新たに入力されるNRZ符号のデータ「1」がCMI符号のデータ「00」に変換されることを意味している。また、状態N4から再び状態N4に向かう遷移は、NRZ符号のデータ「0」(図中でNRZ=0と表記)が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「01」の場合、新たに入力されるNRZ符号のデータ「0」がCMI符号のデータ「01」に変換されることを意味している。
このように、図12に示すような状態遷移図を用いることで、CMI符号則を全て網羅する形で状態間の遷移が漏れなく表現される。つまり、CMI符号の符号化方法は、図12に示した状態遷移図に基づいて実行される。以上、CMI符号の符号化規則、及び符号化方法について説明した。以下、ここで説明したCMI符号則を踏まえつつ、本発明の実施形態について説明する。
<実施形態>
本発明の一実施形態について説明する。本実施形態は、直流成分を含まず、かつ、クロック再生時にPLL回路が不要な符号からビット値を復号する際に行う閾値判定処理の回数を低減させることを目的とするものである。特に、本実施形態は、上記の新方式に係る技術を基盤とし、受信側においてクロック信号を効率的に除去する技術に関する。
[携帯端末400の機能構成]
まず、図13を参照しながら、本実施形態に係る携帯端末400の機能構成について説明する。図13は、本実施形態に係る携帯端末400の機能構成例を示す説明図である。但し、図13は、シリアライザ134、及びデシリアライザ138の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。また、携帯端末400が有する各構成要素のうち、既に述べた携帯端末300と実質的に同一の機能構成を有する構成要素については同一の符号を付することにより詳細な説明を省略した。
(シリアライザ134)
シリアライザ134は、P/S変換部152と、ドライバ156と、PLL部158と、タイミング制御部160と、重畳部232と、エンコーダ402とにより構成される。このように、携帯端末400のシリアライザ134は、重畳部232が設けられている点を除いて上記の携帯端末300と実質的に同一である。また、重畳部232の機能構成は、携帯端末230に設けられた重畳部232と実質的に同一である。
まず、シリアライザ134には、ベースバンドプロセッサ110から、パラレル信号(P−DATA)、及びパラレル信号用クロック(P−CLK)が入力される。シリアライザ134に入力されたパラレル信号は、P/S変換部152によりシリアル信号に変換される。P/S変換部152により変換されたシリアル信号は、エンコーダ402に入力される。エンコーダ402は、シリアル信号にヘッダ等を付加し、後述する本実施形態の符号化方式に基づいて符号化することで符号化信号を生成する。
エンコーダ402により生成された符号化信号は、ドライバ156に入力される。ドライバ156は、入力されたシリアル信号をLVDSにして重畳部232に入力する。重畳部232は、ドライバ156から入力された信号を電源ラインに重畳させてデシリアライザ138に伝送する。例えば、重畳部232は、信号をコンデンサで結合させ、電源をチョークコイルで結合させる。そして、重畳部232により電源に重畳された信号は、電源ラインを通じてデシリアライザ138に入力される。
一方、シリアライザ134に入力されたパラレル信号用クロックは、PLL部158に入力される。PLL部158は、パラレル信号用クロックからシリアル信号用クロックを生成し、P/S変換部152、及びタイミング制御部160に入力する。タイミング制御部160は、入力されるシリアル信号用クロックに基づいてエンコーダ402によるシリアル信号の送信タイミングを制御する。
(デシリアライザ138)
デシリアライザ138は、主に、分離部234と、レシーバ172と、S/P変換部176と、タイミング制御部182と、復号処理部410とにより構成される。また、復号処理部410には、デコーダ404と、クロック検出部406とが含まれている。上記の携帯端末300と同様に、クロック検出部406にはPLLが設けられていない。また、上記の携帯端末300との間の主な相違点は、復号処理部410の機能にある。
まず、デシリアライザ138には、電源ライン(同軸ケーブル)を通じて電源にシリアル信号を重畳した信号が入力される。この重畳信号は、分離部234によりシリアル信号と電源とに分離される。例えば、分離部234は、コンデンサで直流成分をカットしてシリアル信号を取り出し、チョークコイルで高周波成分をカットして電源を取り出す。分離部234により分離されたシリアル信号は、レシーバ172により受信される。
レシーバ172により受信されたシリアル信号は、復号処理部410に含まれるデコーダ404、及びクロック検出部406に入力される。デコーダ404は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、エンコーダ402が用いた符号化方式に従って符号化されたシリアル信号を復号する。デコーダ404により復号されたシリアル信号はS/P変換部176に入力される。S/P変換部176は、入力されたシリアル信号をパラレル信号(P−DATA)に変換する。S/P変換部176で変換されたパラレル信号は、液晶部104に出力される。
一方、クロック検出部406は、レシーバ172により受信された信号からクロック成分を検出する。このとき、クロック検出部406は、信号の振幅値と閾値L0(電位0)とを比較して極性反転の周期を検出し、その周期に基づいてクロック成分を検出することで元のクロックを再生する。そして、クロック検出部406により再生されたクロックは、デコーダ404、及びタイミング制御部182に入力される。タイミング制御部182は、クロック検出部406から入力されたクロックに基づいて受信タイミングを制御する。また、タイミング制御部182に入力されたクロック(P−CLK)は液晶部104に出力される。
以上、本実施形態に係る携帯端末400の全体的な機能構成について説明した。本実施形態は、エンコーダ402による符号化処理方法、及び復号処理部410による復号処理方法に特徴を有する。そこで、以下では、これらの方法について詳細に説明する。
[エンコーダ402による符号化処理方法]
まず、図14を参照しながら、携帯端末400のエンコーダ402による符号化処理方法について説明する。図14は、上記のエンコーダ402による符号化処理方法、及び当該符号化処理の流れを示す説明図である。
図14には、NRZ符号形式のデータ(NRZ)、CMI符号形式のデータ(CMI Code)、CMI符号形式の符号化信号(CMI Signal)、クロック信号(Clock)、及びエンコーダ402の出力信号(Output)が示されている。
まず、エンコーダ402は、入力データであるNRZ符号形式のデータ(NRZ)をCMI符号形式のデータ(CMI Code)に変換する。このとき、CMI符号形式のデータ(CMI Code)は、図11、図12に示したCMI符号則に基づいて生成される。CMI符号形式のデータ(CMI Code)は、図14に示すCMI符号形式の符号化信号(CMI Signal)で表現される。
但し、エンコーダ402により生成される符号化信号(CMI Signal)は、振幅中心値が0になるように調整される。図14の例においては、データ(CMI Code)「1」が符号化信号(CMI Signal)の振幅「+1」に対応し、データ(CMI Code)「0」が符号化信号(CMI Signal)の振幅「−1」に対応する。そのため、符号化信号(CMI Signal)の振幅中心値は0になる。従って、符号化信号(CMI Signal)はDCフリーの符号である。
符号化信号(CMI Signal)の生成後、エンコーダ402は、当該符号化信号(CMI Signal)とクロック信号(Clock)とを周波数同期して加算する。符号化信号(CMI Signal)のビットレートがFbである場合、当該クロック信号(Clock)の周波数はFb/2に設定される。また、当該クロック信号(Clock)の振幅は、符号化信号(CMI Signal)の振幅よりも大きい振幅に設定される。図14の例では、符号化信号(CMI Signal)の振幅が「+1」「−1」に設定され、クロック信号(Clock)の振幅が「+2」「−2」に設定されている。
上記のようにして符号化信号(CMI Signal)にクロック信号(Clock)が同期加算され、エンコーダ402から出力信号(Output)が出力される。以下、この出力信号(Output)のことを「伝送信号」と呼ぶ場合がある。図14に例示した伝送信号は、CMI符号「1」が2つの振幅値「+3」「−1」で表現され、CMI符号「0」が2つの振幅値「+1」「−3」で表現されたものである。また、この伝送信号は、一周期(1/2クロック)毎に極性が反転し、連続して同じ振幅値を取らず、直流成分を含まないものである。そのため、この伝送信号は、直流電流に重畳して伝送されうる。
以上、エンコーダ402による符号化処理方法について説明した。上記の通り、エンコーダ402は、CMI符号則に則って入力データを符号化して符号化信号を生成し、符号化信号にクロック信号を同期加算して伝送信号を生成する。符号化信号は、DCフリーとなるように振幅中心値が0になるように電圧が調整される。また、クロック信号としては、符号化信号よりも振幅が大きく、CMI符号データの変化点で極性が変化するものが用いられる。なお、NRZ符号データの変化点にクロック信号の立ち上がりタイミングが来るか、立ち下がりタイミングが来るかは任意に設定されうる。このようにして生成された伝送信号は、直流成分を含まず、かつ、クロック成分を含むものとなる。その結果、受信側でPLLを用いずにクロック成分を抽出できるようになると共に、電源線を通じて伝送信号を伝送することができるようになる。
[復号処理部410による復号処理方法]
次に、図15〜図17を参照しながら、携帯端末400の復号処理部410による復号処理方法について説明する。図15は、復号処理部410の回路構成例を示す説明図である。図16、図17は、復号処理部410による復号処理の流れを示す説明図である。
(復号処理部410の回路構成について)
まず、図15を参照しながら、復号処理部410の機能を実現することが可能な回路構成の一例について説明する。
図15に示すように、復号処理部410は、入力端子412と、コンパレータ414、418、422と、振幅調整回路416、420、424、436と、波形整形回路426、428、430、434と、EX−NOR回路432とにより構成される。なお、波形整形回路426、428、430、434は、例えば、D型のフリップ・フロップ回路等により実現される。
まず、レシーバ172(図13を参照)から入力端子412に受信信号D0(Rx Data)が入力される。上記の通り、この受信信号は、CMI符号形式で符号化された符号化信号(CMI)にクロック信号(CLK)が同期加算されたものである。入力端子412に入力された受信信号D0は、分岐されてコンパレータ414、418、422に並行して入力される。コンパレータ414には、閾値電位Vth0(Vth0=0)が設定されている。また、コンパレータ418には、閾値電位Vth1(Vth1=+2)が設定されている。そして、コンパレータ422には、閾値電位Vth2(Vth2=−2)が設定されている。
コンパレータ414に受信信号D0が入力されると、受信信号D0の振幅値Lと閾値電位Vth0とが比較される。例えば、コンパレータ414は、L≧Vth0の場合に判定値1を出力し、L<Vth0の場合に判定値0を出力する。極性反転のタイミングを示すコンパレータ414の判定結果D1(判定値0/1)は振幅調整回路416に入力される。そして、振幅調整回路416により受信信号D0に同期加算されていたクロック信号(CLK)D4が再生される。まず、振幅調整回路416により生成されたクロック信号D4は波形整形回路426に入力される。さらに、振幅調整回路416により生成されたクロック信号D4は、反転されて波形整形回路428、430、434に入力される。
一方、コンパレータ418に受信信号D0が入力されると、受信信号D0の振幅値Lと閾値電位Vth1とが比較される。例えば、コンパレータ418は、L≧Vth1の場合に判定値1を出力し、L<Vth1の場合に判定値0を出力する。そして、コンパレータ418から出力されたデータD2(判定値0/1)は、振幅調整回路420に入力される。なお、上記のデータD2は、受信信号D0の振幅値Lが閾値電位Vth1を越えるタイミングを示すものである。また、振幅調整回路420に入力されたデータD2は、振幅が調整されて波形整形回路426に入力される。
同様に、コンパレータ422に受信信号D0が入力されると、受信信号D0の振幅値Lと閾値電位Vth2とが比較される。例えば、コンパレータ422は、L≧Vth2の場合に判定値1を出力し、L<Vth2の場合に判定値0を出力する。そして、コンパレータ422から出力されたデータD3(判定値0/1)は、振幅調整回路424に入力される。なお、上記のデータD3は、受信信号D0の振幅値Lが閾値電位Vth2を越えるタイミングを示すものである。また、振幅調整回路420に入力されたデータD3は、振幅が調整されて波形整形回路426に入力される。
上記の通り、波形整形回路426には、振幅調整回路416からクロック信号D4が入力され、振幅調整回路420からデータD2が入力される。また、波形整形回路428には、振幅調整回路416からクロック信号D4の反転信号が入力され、上記の波形整形回路426から波形整形後のデータD2が入力される。そのため、振幅調整回路420から出力されたデータD2は、波形整形回路426、428により、それぞれクロック信号D4、クロック信号D4の反転信号に同期するように波形整形される。そして、波形整形回路428から出力されたデータD5は、EX−NOR回路432に入力される。
一方、波形整形回路430には、振幅調整回路416からクロック信号D4の反転信号が入力され、振幅調整回路424から出力されたデータD3が入力される。そのため、振幅調整回路424から出力されたデータD3は、波形整形回路430により、クロック信号D4の反転信号に同期するように波形整形される。そして、波形整形回路430から出力されたデータD6は、EX−NOR回路432に入力される。
上記の通り、EX−NOR回路432には、波形整形回路428からデータD5が入力され、波形整形回路430からデータD6が入力される。EX−NOR回路432は、排他的論理和(EX−OR)演算の出力結果を反転して出力するものである。データD5、及びデータD6は、EX−NOR回路432により論理演算が施されてNRZ符号形式のデータD7に復号される。そして、データD7は、波形整形回路434に入力される。波形整形回路434には、振幅調整回路416からクロック信号D4の反転信号が入力されている。そのため、データD7は、波形整形回路434によってクロック信号D4の反転信号に同期するように波形整形され、振幅調整回路436により振幅が調整されてS/P変換部176に向けて出力される。
ここで、上記の復号処理部410による復号処理の流れについて、図16、及び図17を参照しながら説明する。図16には、受信信号D0から再生されたクロック信号D4、及びコンパレータ418、422の出力データD2、D3が示されている。図17には、波形整形回路428の出力データD5、波形整形回路430の出力データD6、EX−NOR回路432の出力データD7が示されている。
まず、図16を参照する。図16に示すように、受信信号D0は、一周期毎に極性が反転する形状を有している。また、閾値電位Vth0は、符号化信号(CMI)、及びクロック信号(CLK)の振幅中心値0に設定されている。そのため、閾値電位Vth0と受信信号D0の振幅値Lとを比較することにより、受信信号D0の立ち上がり、及び立ち下がりのタイミングを検出することができる。受信信号D0の立ち上がり、及び立ち下がりのタイミングが検出されると、所定振幅の信号を検出結果(D1)に同期させることでクロック信号D4が再生される。
また、受信信号D0は、図14に示した伝送信号(Output)に対応して振幅「+3」「+1」「−1」「−3」を持つ形状を有している。この信号に対し、閾値電位Vth1を用いて受信信号D0の振幅値Lが振幅「+2」を越える期間を示すデータD2を検出する。同様に、閾値電位Vth2を用いて受信信号D0の振幅値Lが振幅「−2」を下回る期間を示すデータD3を検出する。但し、データD3を反転することで受信信号D0の振幅値Lが振幅「−2」を下回る期間が得られる。このように、受信信号D0の振幅が「+3」である期間、及び受信信号D0の振幅値Lが「−3」である期間が検出される。
次に、図17を参照する。上記のように、受信信号D0からクロック信号D1及びデータD2が検出されると、クロック信号D1に同期するようにデータD2が整形され、データD5が生成される。一方で、受信信号D0からクロック信号D1及びデータD3が検出されると、クロック信号D1の反転信号に同期するようにデータD3が整形され、データD6が生成される。上記の通り、データD5及びデータD6は、EX−NOR回路432により論理演算が施され、NRZ符号形式のデータD7が生成される。つまり、エンコーダ402により符号化される前のデータが復元される。
既に述べた通り、本実施形態においては、エンコーダ402により符号化信号(CMI)の振幅中央値が0に調整され、同様に振幅中央値が0のクロック信号(CLK)に同期加算されて伝送される。従って、復号処理部410に入力される伝送信号の振幅値はDCフリーである。また、復号処理部410においてPLLを用いずにクロック信号を再生することができる。さらに、上記の回路構成例に示した通り、再生したクロック信号を用いることで、僅か2つのコンパレータによりNRZ符号形式のデータが復元される。上記のようにPLLを用いずに済む分だけ受信側の消費電力量が大幅に削減できる。さらに、データ判定に用いるコンパレータの数が2つで済み、更なる消費電力量の削減に寄与する。
[CRV付きCMI符号への適用]
次に、図18〜図20を参照しながら、CRV付きCMI符号を用いた場合の本実施形態に係る符号化方法について説明する。
CRVとはコード規則違反を意味する。CMI符号の場合、本来、入力されたデータ「1」を符号化する際、前回入力されたデータ「1」に対応するCMI符号が「00」ならば、今回入力されたデータ「1」はCMI符号「11」に符号化される。しかし、CRV付きCMI符号の場合、例えば、前回入力されたデータ「1」に対応するCMI符号が「00」であるにも関わらず、今回入力されたデータ「1」をCMI符号「00」に符号化されることがある。また、本来、「01」と符号化されるデータを「10」と符号化することもCRV付きCMI符号の符号化例である。
(CRV付きCMI符号の生成方法)
まず、図18を参照しながら、CRV付きCMI符号の符号化規則、及びCRV付きCMI符号の生成方法について説明する。図18は、CRV付きCMI符号の符号化規則、及び符号化方法を示す説明図である。上記の通り、CRV付きCMI符号の符号化とは、上記のCRVを敢えて生成し、そのCRVの位置や状態を利用して付加的なデータを符号化する方法である。この方法において実現可能な状態遷移を纏めたのが図18である。
図18には、CRVの状態も含めた6つの状態(N1、N2、N3、N4、N5、N6)と、各状態間の遷移方向とが示されている。状態N1はCMI符号のデータ「00」に対応する。状態N2はCMI符号のデータ「01(−)」に対応する。状態N3はCMI符号のデータ「10(−)」に対応する。状態N4はCMI符号のデータ「11」に対応する。状態N5はCMI符号のデータ「10(+)」に対応する。状態N6はCMI符号のデータ「01(+)」に対応する。
但し、図18の中で、記号(+)は、状態「11」からの遷移を示している。また、記号(−)は、状態「00」からの遷移を示している。さらに、0vは、NRZ符号のデータ0に対するCRVを意味する。そして、1vは、NRZ符号のデータ1に対するCRVを意味する。つまり、主系列のデータとは異なる付加的なデータ系列の入力は、0v、1vにより表現される。
まず、状態N1を始点とする遷移としては、(1−1)状態N1から状態N2に向かうもの、(1−2)状態N1から状態N3に向かうもの、(1−3)状態N1から状態N4に向かうもの、(1−4)状態N1から再び状態N1に向かうものがある。
(1−1)状態N1から状態N2に向かう遷移は、NRZ符号のデータ「0」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「00」の場合、新たに入力されるNRZ符号のデータ「0」がCMI符号のデータ「01」に変換されることを意味している。(1−2)状態N1から状態N3に向かう遷移は、NRZ符号のデータ「0v」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「00」の場合、新たに入力されるNRZ符号のデータ「0v」がCMI符号のデータ「10」に変換されることを意味している。
(1−3)状態N1から状態N4に向かう遷移は、NRZ符号のデータ「1」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「00」の場合、新たに入力されるNRZ符号のデータ「1」がCMI符号のデータ「11」に変換されることを意味している。(1−4)状態N1から再び状態N1に向かう遷移は、NRZ符号のデータ「1v」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「00」の場合、新たに入力されるNRZ符号のデータ「1v」がCMI符号のデータ「00」に変換されることを意味している。
また、状態N2を始点とする遷移としては、(2−1)状態N2から状態N3に向かうもの、(2−2)状態N2から再び状態N2に向かうもの、(2−3)状態N2から状態N4に向かうもの、(2−4)状態N2から状態N1に向かうものがある。
(2−1)状態N2から状態N3に向かう遷移は、NRZ符号のデータ「0v」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「01」の場合、新たに入力されるNRZ符号のデータ「0v」がCMI符号のデータ「10」に変換されることを意味している。(2−2)状態N2から再び状態N2に向かう遷移は、NRZ符号のデータ「0」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「01」の場合、新たに入力されるNRZ符号のデータ「0」がCMI符号のデータ「01」に変換されることを意味している。
(2−3)状態N2から状態N4に向かう遷移は、NRZ符号のデータ「1」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「01」の場合、新たに入力されるNRZ符号のデータ「1」がCMI符号のデータ「11」に変換されることを意味している。(2−4)状態N2から状態N1に向かう遷移は、NRZ符号のデータ「1v」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「01」の場合、新たに入力されるNRZ符号のデータ「1v」がCMI符号のデータ「00」に変換されることを意味している。
また、状態N3を始点とする遷移としては、(3−1)状態N3から状態N4に向かうもの、(3−2)状態N3から再び状態N3に向かうもの、(3−3)状態N3から状態N1に向かうもの、(2−4)状態N3から状態N2に向かうものがある。
(3−1)状態N3から状態N4に向かう遷移は、NRZ符号のデータ「1」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「10」の場合、新たに入力されるNRZ符号のデータ「1」がCMI符号のデータ「11」に変換されることを意味している。(3−2)状態N3から再び状態N3に向かう遷移は、NRZ符号のデータ「0v」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「10」の場合、新たに入力されるNRZ符号のデータ「0v」がCMI符号のデータ「10」に変換されることを意味している。
(3−3)状態N3から状態N1に向かう遷移は、NRZ符号のデータ「1v」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「10」の場合、新たに入力されるNRZ符号のデータ「1v」がCMI符号のデータ「00」に変換されることを意味している。(3−4)状態N3から状態N2に向かう遷移は、NRZ符号のデータ「0」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「10」の場合、新たに入力されるNRZ符号のデータ「0」がCMI符号のデータ「01」に変換されることを意味している。
また、状態N4を始点とする遷移としては、(4−1)状態N4から状態N5に向かうもの、(4−2)状態N4から再び状態N4に向かうもの、(4−3)状態N4から状態N1に向かうもの、(4−4)状態N4から状態N6に向かうものがある。
(4−1)状態N4から状態N5に向かう遷移は、NRZ符号のデータ「0v」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「11」の場合、新たに入力されるNRZ符号のデータ「0v」がCMI符号のデータ「10」に変換されることを意味している。(4−2)状態N4から再び状態N4に向かう遷移は、NRZ符号のデータ「1v」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「11」の場合、新たに入力されるNRZ符号のデータ「1v」がCMI符号のデータ「11」に変換されることを意味している。
(4−3)状態N4から状態N1に向かう遷移は、NRZ符号のデータ「1」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「11」の場合、新たに入力されるNRZ符号のデータ「1」がCMI符号のデータ「00」に変換されることを意味している。(4−4)状態N4から状態N6に向かう遷移は、NRZ符号のデータ「0」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「11」の場合、新たに入力されるNRZ符号のデータ「0」がCMI符号のデータ「01」に変換されることを意味している。
また、状態N5を始点とする遷移としては、(5−1)状態N5から状態N6に向かうもの、(5−2)状態N5から再び状態N5に向かうもの、(5−3)状態N5から状態N1に向かうもの、(5−4)状態N5から状態N4に向かうものがある。
(5−1)状態N5から状態N6に向かう遷移は、NRZ符号のデータ「0」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「10」の場合、新たに入力されるNRZ符号のデータ「0」がCMI符号のデータ「01」に変換されることを意味している。(5−2)状態N5から再び状態N5に向かう遷移は、NRZ符号のデータ「0v」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「10」の場合、新たに入力されるNRZ符号のデータ「0v」がCMI符号のデータ「10」に変換されることを意味している。
(5−3)状態N5から状態N1に向かう遷移は、NRZ符号のデータ「1」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「10」の場合、新たに入力されるNRZ符号のデータ「1」がCMI符号のデータ「00」に変換されることを意味している。(5−4)状態N5から状態N4に向かう遷移は、NRZ符号のデータ「1v」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「10」の場合、新たに入力されるNRZ符号のデータ「1v」がCMI符号のデータ「11」に変換されることを意味している。
また、状態N6を始点とする遷移としては、(6−1)状態N6から状態N5に向かうもの、(6−2)状態N6から再び状態N6に向かうもの、(6−3)状態N6から状態N1に向かうもの、(6−4)状態N6から状態N4に向かうものがある。
(6−1)状態N6から状態N5に向かう遷移は、NRZ符号のデータ「0v」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「01」の場合、新たに入力されるNRZ符号のデータ「0v」がCMI符号のデータ「10」に変換されることを意味している。(6−2)状態N6から再び状態N6に向かう遷移は、NRZ符号のデータ「0」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「01」の場合、新たに入力されるNRZ符号のデータ「0」がCMI符号のデータ「01」に変換されることを意味している。
(6−3)状態N6から状態N1に向かう遷移は、NRZ符号のデータ「1」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「01」の場合、新たに入力されるNRZ符号のデータ「1」がCMI符号のデータ「00」に変換されることを意味している。(6−4)状態N6から状態N4に向かう遷移は、NRZ符号のデータ「1v」が入力された場合に発生する。つまり、この遷移は、直前のCMI符号のデータが「01」の場合、新たに入力されるNRZ符号のデータ「1v」がCMI符号のデータ「11」に変換されることを意味している。
このように、図18に示すような状態遷移図を用いることで、CRV付きCMI符号則を全て網羅する形で状態間の遷移が漏れなく表現される。つまり、CRV付きCMI符号の符号化方法は、図18に示した状態遷移図に基づいて実行される。上記のCRVを用いることで、通常のCMI符号により伝送される主系列のデータとは異なる付加的なデータ系列が伝送できるようになる。例えば、CRV付きCMI符号に基づいて伝送された付加的なデータ系列は、CRVの有無を用いて復号される。
このように、CRV付きCMI符号を用いると、CMI符号の並びに誤りを含ませるだけで主系列のデータ系列の他に付加的なデータ系列を伝送することができる。なお、通常のCMI符号においてCRVの挿入率が高くなると、同期引き込み時間が伸びてしまい、CMI符号の同期外れが引き起こされてしまう。しかし、本実施形態においては、CMI符号にクロック信号が同期加算されて伝送されるため、CMI符号のブロック同期を取らなくても済む。そのため、CRVの挿入率が高い場合においても、CMI符号のブロック同期が外れることがない。
しかしながら、CRVの挿入率が高くなることでDCオフセットにずれが発生してしまうことがある。そこで、以下では、CRVを挿入することで発生するDCオフセットを補正する方法について説明する。
(DCオフセットの補正方法)
次に、図19、図20を参照しながら、DCオフセットの補正方法について説明する。図19は、DCオフセット補正部450の機能構成例を示す説明図である。図20は、DCオフセットの補正方法を示す説明図である。なお、DCオフセット補正部450は、エンコーダ402に含まれ、DCオフセットの補正値を算出し、その算出値をデータフレームの一部に挿入するための手段である。
まず、図19を参照する。図19に示すように、DCオフセット補正部450は、エンコーダ452と、CRVインサータ454と、CRVコントローラ456とを有する。エンコーダ452には、データフレームを生成するフレームエンコーダ(Frame ENC)、及びCMI符号を生成するCMIエンコーダ(CMI ENC)が含まれる。
まず、エンコーダ452には、主系列のデータ(Main Data)が入力される。一方、CRVインサータ454(CRV Inserter)には、付加的なデータ(Sub Data)が入力される。CRVインサータ454は、データフレームのフレームタイミングに合わせて付加的なデータをCRVの有無に変換する。CRVインサータ454によりCRVの有無で表現された付加的なデータ(CRV Data)は、エンコーダ452に入力される。CRVインサータ454から付加的なデータが入力されると、エンコーダ452は、主系列のデータをCMI符号に符号化する際に、図18に示したCRV付きCMI符号化規則に基づいて付加的なデータを挿入する。
次いで、CRVコントローラ456は、付加的なデータが挿入されたCMI符号に含まれる「00」及び「11」の数をCRVインサータ454に通知する。このとき、CRVコントローラ456は、「00」の数と「11」の数との差分を計算し、差分の情報をCRVインサータ454に通知するように構成されていてもよい。例えば、「00」が「11」に比べて3つ多い場合には、「+3」がCRVコントローラからCRVインサータ454に通知される。CRVインサータ454は、フレームタイミングに合わせてオフセット補正するための付加的なデータ(CRV Data)を決定し、エンコーダ452に入力する。エンコーダ452は、CRVインサータ454からオフセット補正用に入力された付加的なデータを図18に示したCRV付きCMI符号則に基づいて符号化する。
ここで、図20を参照しながら、オフセット補正用データの算出方法等について具体例を交えて説明する。図20には、図18に示したCRV付きCMI符号則に基づいて符号化されたCRVを含むCMI符号のデータフレーム(送信データ)が示されている。既に述べた通り、CMI符号の符号化信号(CMI)は、振幅中央値が0になるように調整されている。例えば、CMI符号のデータ1は電位1、CMI符号のデータ0は電位−1に調整される。そのため、ビット値0及びビット値1の数がフレーム単位で等しくならないと、DCオフセットが発生してしまう。
そこで、本実施形態においては、DCオフセットを補正するためのオフセット補正用のデータをデータフレームに付加することにより、符号化信号がデータフレームの単位でDCフリーになるようにデータフレームに含まれるビット値が調整される。このオフセット補正を行うために、本実施形態に係るデータフレームには、オフセット補正用データの格納領域が設けられている。図20においてオフセット補正領域と表記された部分がオフセット補正用データの格納領域である。
まず、エンコーダ452によりCRV付きCMI符号のデータフレーム(送信データ)が生成される。図20の例では、データフレームの中で下線が引かれた部分にデータ1のCRV(1v)が含まれている。次いで、エンコーダ452によりデータフレームが生成されると、フレーム単位でオフセットが算出される。上記の通り、ビット値0の数とビット値1の数との差がオフセットになる。つまり、ビット値1の数が1フレームに含まれるビット数の半分であればオフセットは発生しない。
そこで、図20に例示した「オフセット計算」列のように、CRVコントローラ456は、データフレームの先頭から順にビット値を加算し、オフセット補正領域を除くデータフレームの終端までに加算されたビット値(加算値)からオフセット補正の要否を判断する。図20の例では、CMI符号の6コード分(12bit)の加算値が5になる。従って、加算値/ビット数(X)=6/12−1/12<0.5となる。この場合、加算値/ビット値(X)が0.5未満であり、プラス方向にデータ1の分だけオフセットの補正が必要であると判断される。仮に、加算値/ビット値(X)=0.5であった場合、オフセット補正は不要であると判断される。また、加算値/ビット値(X)>0.5であった場合、マイナス方向にオフセットの補正が必要であると判断される。
次いで、上記の判断結果に基づき、CRVインサータ454は、オフセット補正領域を含むデータフレーム全体でDCフリーになるように、オフセット補正領域にオフセット補正用のデータを挿入する。図20の例では、上記の通り、データ1の分だけプラス方向にオフセットを補正する必要があることから、CRVインサータ454は、オフセット補正領域にデータ1に対応するCMI符号「11」を挿入する。さらに、CRVインサータ454は、オフセット補正領域を含むデータフレームの全ビットをデータで埋めるため、空いているビットにデータ0に対応するCMI符号「01」を挿入する。
当然のことながら、「01」を挿入してもオフセットはずれない。また、上記のオフセット補正が必要になるのは、データ1のCRVが含まれる場合のみである。ところで、図20の例においては、オフセット補正領域がデータフレームの末尾に設けられているが、本実施形態に係る技術はこれに限定されない。例えば、データフレームの内部にオフセット補正領域が設けられていてもよい。この場合、データフレームの先頭からオフセット補正領域の先頭までの区間でオフセットが補正され、データフレームの末尾にオフセット補正領域が設けられなくてもよい。
以上、本実施形態に係るオフセットの補正方法について説明した。上記のオフセット補正を行うことにより、CRVの挿入頻度を高くしても符号化信号にDCオフセットが発生しない。また、本実施形態に係る符号化方式の場合、データに同期したクロックが当該データに重畳された形で伝送されるため、受信側でCMI符号同期を取る必要が無く、CRVの挿入頻度を高くしても符号同期が外れる心配が無い。そのため、CRVを利用して主系列のデータと共に比較的情報量の大きな副系列のデータを伝送することができるようになる。例えば、フレーム同期情報やヘッダ情報を副系列のデータとして伝送することが可能になり、フレーム同期ビットやヘッダ領域を主系列のデータフレームに含める必要が無くなり、主系列のデータを伝送フレームにのせる際の速度変換をせずに済むようになる。また、副系列のデータとして制御情報等を伝送することも可能になる。
[まとめ]
最後に、本実施形態の携帯端末が有する機能構成と、当該機能構成により得られる作用効果について簡単に纏める。当該携帯端末は、操作部108に相当する第1の情報処理モジュールと、表示部102に相当する第2の情報処理モジュールとを有する。
第1の情報処理モジュールは、次のようなデータ符号化部と、クロック信号加算部と、信号伝送部とを有する。上記のデータ符号化部は、第1の入力データをCMIコード規則に基づいて符号化し、前記CMIコード規則の誤りを用いて第2の入力データを符号化して符号化信号を生成するものである。このようにして符号化信号を生成することにより、2系列のデータを同じデータフレームで伝送することが可能になる。例えば、CMIコード規則の誤り(CRV)の有無を利用して第2の入力データが符号化される。
また、上記のクロック信号加算部は、前記データ符号化部により生成された符号化信号に対し、当該符号化信号よりも大きな振幅値を有するクロック信号を同期加算して伝送信号を生成するものである。また、上記の信号伝送部は、前記クロック信号加算部により生成された伝送信号を伝送するものである。このようにして伝送信号を生成することにより、伝送信号は、直流成分を含まず、かつ、一周期毎に極性が反転する信号になる。その結果、直流電源の電源線等に伝送信号を重畳して伝送することが可能になる。さらに、伝送信号の振幅が有する立ち上がりタイミング、及び立ち下がりタイミングを検出することにより、PLLを用いずとも伝送信号からクロック成分を検出することができるようになる。その結果、受信側でPLLを用いずに済む分だけ消費電力を低減させることができる。さらに、伝送信号からクロックが再生できるため、CMI符号同期を取る必要が無くなり、CRVの挿入頻度を高くしても符号同期が外れる心配が無い。
また、前記データ符号化部は、振幅中心値が0になるように前記符号化信号の振幅を調整するように構成されていてもよい。この場合、前記クロック信号加算部は、振幅中心値が0に調整された前記符号化信号に対し、前記クロック信号を同期加算して伝送信号を生成する。このように、伝送信号、及びクロック信号の振幅中央値が0に調整されることにより、フレーム単位で伝送信号の平均振幅値が0となりDCフリーになる。また、データ判定に用いる符号化信号の振幅値の数が、プラス領域で2つ、マイナス領域で2つに抑えられるため、AMI方式(プラスに3つ、マイナスに3つ)に比べて低減される。その結果、伝送信号の振幅範囲を抑制することが可能になり、消費電力の低減に寄与する。また、上記の新方式に比べ、データ判定に用いるコンパレータの数も減らすことができる。
また、前記符号化信号を形成するデータフレームには、当該データフレームにおける前記符号化信号の平均振幅値を補正するための補正データを格納する領域が設けられていてもよい。この場合、前記データ符号化部は、前記符号化信号の平均振幅値が0になるように前記補正データの格納領域に補正データを格納して前記符号化信号を生成する。CMIコード規則の誤り(CRV)が多く含まれると、DCオフセットが生じ、電源線等に重畳させた場合にデータの誤りが発生してしまう。しかし、上記のように補正データを用いてフレーム単位のオフセットが発生しないように調整することで、電源線等に伝送信号を重畳させた場合に発生するデータの誤りを防止することができる。その結果、CMIコード規則の誤り(CRV)を多く挿入できるようになり、比較的情報量の大きい第2の入力データを伝送することが可能になる。
また、第2の情報処理モジュールは、次のような信号受信部と、クロック成分検出部とを備えていてもよい。上記の信号受信部は、所定の伝送線路を介して前記伝送信号を受信するものである。また、上記のクロック成分検出部は、前記信号受信部により受信された伝送信号が有する極性の反転周期を検出し、当該反転周期に基づいて当該伝送信号に含まれるクロック成分を検出するものである。この場合、前記入力データ復号部は、前記クロック成分検出部により検出されたクロック成分を用いて前記第1及び第2の入力データを復号する。上記の通り、伝送信号にはクロック信号が同期加算されているため、伝送信号の極性反転周期を検出することにより、PLLを用いずにクロックを再生することができる。このように、伝送信号からクロックが再生できるため、CMI符号同期を取る必要が無くなり、CRVの挿入頻度を高くしても符号同期が外れる心配が無くなる。
また、前記所定の伝送線路は、直流電流が流れる電源線路であってもよい。この場合、前記伝送信号は、前記信号伝送部により前記直流電流に重畳された上で伝送され、前記信号受信部により前記直流電流から分離される。このように、電源線に伝送信号を重畳させることで電源線1本で入力データとクロック信号とを伝送することができるようになる。そのため、第1及び第2の情報処理モジュールを接続する部分の可動性が高まり、携帯端末全体としてのデザイン性を高めることができるようになる。
(備考)
上記のエンコーダ402、452、DCオフセット補正部450、CRVインサータ454は、データ符号化部の一例である。上記のエンコーダ402は、クロック信号加算部の一例である。上記のドライバ156、重畳部232は、信号伝送部の一例である。上記の分離部234、レシーバ172は、信号受信部の一例である。上記のクロック検出部406は、クロック成分検出部の一例である。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
さて、上記の説明においては、携帯端末400を形成するシリアライザ134とデシリアライザ138との間の信号伝送に本実施形態の技術を適用するケースが例示され、この例に基づいて説明が行なわれた。しかしながら、本実施形態に係る技術は、任意の形態を有する2つの情報処理モジュールの間で信号を伝送する際に用いることができる。また、2つの情報処理モジュールは別体で構成されていてもよい。
例えば、本実施形態に係る技術は、2つの情報処理モジュールの間を電源線で接続し、電源線を通じて信号伝送するケースに適用することができる。各情報処理モジュール又は携帯端末の形態は任意であり、その形態には、例えば、携帯電話、PHS(Personal Handy−phone System)、PDA(Personal Digital Assistant)等の携帯情報端末が含まれる。さらに、撮像装置、放送機器、家庭用ゲーム機、テレビジョン受像機、録画再生装置等も上記の情報処理モジュール又は携帯端末の形態に含まれる。