JP2009186405A - 磁気センサ集積回路 - Google Patents

Abstract

【課題】 インターフェース回路ICと安価で扱いやすい材料を用いた磁気抵抗センサを一体形成し、安定した温度補正が可能な構成を有することにより、価格を含め、使い勝手の良い多軸の磁気センサモジュールを提供する。
【解決手段】 半導体基板の裏面の一部に形成した当該基板面に対して傾いた面に磁性体磁気抵抗体による複数の磁気センサエレメントを設け、同一面に形成した磁性材シールド膜を備えた磁気センサエレメントと磁性材シールド膜のない磁気センサエレメントとを対にして差動的に磁気抵抗変化を検出する構成とし、安定に半導体基板と垂直な磁界成分を求めている。
【選択図】 図１

Description

本発明は、磁性体を用いた磁気抵抗素子を組み合わせた磁気センサと集積回路とからなる磁気センサ集積回路の構成に関する。

磁界により抵抗値が減少する磁性体磁気抵抗素子が磁界を検出するセンサとして磁気記録媒体の読み出しヘッドや磁気を用いた回転体回転検出など幅広い用途で用いられている。

一般的磁気センサとしては図１０に示すように九十九折形状にパターニングされた磁気センサエレメント１０１及び磁気センサエレメント１０３と、これらとパターンの長手方向の向きが９０°異なる磁気センサエレメント１０２及び磁気センサエレメント１０４を基板１０５上に形成し、それぞれ二つのエレメントを直列接続し、四つのエレメントが環状に繋がったブリッジ接続とし、磁気センサ素子としている。

磁気抵抗素子は磁気抵抗エレメント膜の面内方向でパターンの長手方向と直交する磁界成分に対して感度を持つ。このため、図１０の従来例では４つの磁気センサエレメントを載せた基板の面内で直交した２方向の磁界成分を検出することが可能であるが、基板面に垂直な磁界成分は検出できない。

基板面以外の磁界を検出するため、セラミックス等の基板に凹部を形成し、この凹部が基板面対して傾いた面を有し、この傾斜面に一対の薄膜ヨークを形成し、これらのヨークの間に形成された磁気抵抗素子に磁束を集めて流し、高感度を得るとともに基板面と直交した方向の磁界の検出を実現する構成が公開されている（特許文献１参照）。
特開２００４−３５４１８２号公報

基板面方向の磁界と基板面と垂直に方向の磁界を検出する安価な３軸のセンサを提供するためには信号処理を行うインターフェース回路ＩＣと一体化する必要があり、また、特殊な磁気抵抗素子材料を用いず、加工の手間のかかる薄膜ヨークは用いないことが望ましい。

また、凹部にはインターフェース回路を形成することができず、ＩＣの上に薄膜磁気センサを形成した場合には平坦性が保てないためセンサの感度特性の制御が難しく、回路と磁気センサエレメントを面方向に重ならないよう配置する必要があるが、ＩＣ面積が大きくなってしまう。

更に、磁気抵抗素子の抵抗値は大きな温度特性を持ち、適切な温度補正を行わなければ磁界による抵抗値の変化を正確に検出することができないため、一般的には、同形状で異なる方向に対して磁気感度を持つ二つの磁気センサエレメントを組み合わせて温度特性をキャンセルさせて用いるが、正確に補正するためには二つの磁気センサエレメントを同一の工程で、同一の条件で作成することが望まれ、基板面と斜面で特性の揃った磁気センサエレメントを得ることは難しい。

そこでこの発明は、扱いやすい材料であるパーマロイ系材料のみを用いてインターフェース回路ＩＣと磁気抵抗センサエレメントを一体とし、安定した温度補正が可能な構成を有することにより、価格を含め、使い勝手の良い多軸の磁気センサ集積回路を提供することを目的としている。

上記目的を達成するために、本発明は、半導体基板と、前記半導体基板の表面に形成されたインターフェース回路と、前記半導体基板の裏面の一部であって前記裏面に対して一定の傾きを持って形成された面に配置され、前記インターフェース回路に接続された、磁性体磁気抵抗体による第１の磁気センサエレメントと、からなることを特徴とする。

また本発明は、上述のインターフェース回路と接続され、上述の半導体基板の裏面の基板面内に形成された、前記基板面内方向の磁界を検出する第２の磁気センサエレメントと、前記基板面内方向の磁界を検出する前記第２の磁気センサエレメントの出力により前記基板面に対して傾いた面に形成された前記第１の磁気センサエレメンの出力を補正し、前記基板面と垂直な磁界成分を計算する補正回路と、をさらに有することを特徴とする。

また本発明は、上述の第１の磁気センサエレメントは積層された磁性材シールド膜を備えた磁気センサエレメントを少なくともひとつ含むことを特徴とする。

また本発明は、上述の第１の磁気センサエレメントおよび上述の第２の磁気センサエレメントはそれぞれ積層された磁性材シールド膜を備えた磁気センサエレメントを少なくともひとつ含むことを特徴とする。

また本発明は、半導体基板と、前記半導体基板の表面に形成したインターフェース回路と、前記半導体基板の裏面に形成した４辺の傾斜面に配置した少なくとも４個の磁気センサエレメントと、前記磁気センサエレメントにバイアス磁界を加えるための少なくとも２分割されたコイルと、前記インターフェース回路と前記複数の磁気センサエレメント及び前記複数のコイルを接続する手段と、を有することを特徴とする。

本発明によれば、取扱が容易で安定した１種類の材料のみで磁気センサを構成でき、特性のそろった磁気センサエレメントを作ることができ、温度特性のキャンセルが正確に行え、磁気センサ・インターフェース回路ＩＣと一体化しているため、極めて使い勝手の良い３軸磁気センサ集積回路が得られる。

以下、図面を参照して本発明の一実施形態による磁気センサを説明する。

基板面内方向の磁界を検出する磁気抵抗センサに関しては従来例である図１０と同様で、インターフェース回路ＩＣ基板の表面あるいは裏面の平面に形成され、スルーホールを形成してインターフェース回路と接続される。

図１及び図２は基板面と垂直な磁界成分を検出するための磁気抵抗センサ部の最終状態及び加工中間状態を示す斜視図である。

インターフェース回路ＩＣ基板１に裏面外周の一辺をエッチング加工により基板面と傾いた面を形成する。例えばＩＣ用Ｓｉ基板を異方性ウエットエッチングにより５５度程度の角度が得られ、等方性ウエットエッチングにより４５度程度の角度が得られ、異方性ドライエッチングで９０度近い角度が得られる。得られた傾斜面に対してNi80Fe20などの磁気抵抗磁性体をスパッタリングし、二つの同形の九十九折パターンを有し、直列接続された磁気センサエレメント２及び磁気センサエレメント３のパターニング加工を行う。磁気センサエレメント２の一端と磁気センサエレメント３の一端との接続点への配線、磁気センサエレメント２の他端への配線、磁気センサエレメント３の他端への配線はインターフェース回路ＩＣ基板１の側面を介して表面に繋がり、インターフェース回路に接続される。

次に磁気センサエレメント２及び磁気センサエレメント３の上にポリイミドなどの絶縁膜を形成する。更に、磁気センサエレメント３全体を覆う寸法のNi80Fe20などの磁性材シールド膜４をメッキ法などにより形成する。

磁性材シールド膜４の作用により磁気センサエレメント３に印加される磁界の大部分が磁性材シールド膜４を通り、磁気センサエレメント３を通る磁界は極わずかとなる。

磁気センサエレメント３全体を磁性材シールド膜が覆っているわけではないが適切な寸法の磁性材シールド膜４を重ねることにより磁気センサエレメント３の磁界を数分の一程度に減少させることができる。磁気抵抗素子の磁界による抵抗値変化はほぼ加わる磁界の自乗に比例するので、抵抗値変化は十分の一以下に抑制される。

この磁性材シールド膜４は磁気センサエレメント２の一部を覆っても良いが、磁気センサエレメント２の大部分には磁性材シールド膜４がない配置としている。

図３は磁気センサエレメント２及び磁気センサエレメント３を接続するインターフェース回路の一部回路図である。なお、磁気センサエレメントの番号は図１ならびに図２と同一の番号を使用している。

磁気センサエレメント２の一端は電源に接続され、磁気センサエレメント２の他端は磁気センサエレメント３に接続され、磁気センサエレメント３の他端は接地されている。この磁気センサエレメント２と磁気センサエレメント３の接続点はインターフェース回路８の中の差動増幅回路５の片方の入力端子に接続される。差動増幅回路５の他方の入力端子にはインターフェース回路ＩＣ内蔵あるいは外付けで、特性の揃った抵抗６と抵抗７との直列接続点が接続され、抵抗６の他端は電源に接続され、抵抗７の他端は接地されている。
差動増幅回路５の出力は直接、あるいは他の回路を介して補正回路９に接続され、基板１の表面あるいは裏面に形成された基板面内方向の磁界を検出する磁気抵抗センサ１０の出力も補正回路９に入力される。

磁気センサエレメント２と磁気センサエレメント３とは同じ形状で作成されているため磁界が加わらない状態では磁気センサエレメント２と磁気センサエレメント３の抵抗はほぼ同一で、磁気センサエレメント２と磁気センサエレメント３の接続点はほぼ電源電圧の２分の１の電位となる。同様に抵抗６と抵抗７の接続点も電源電圧の２分の１の電位となる。このため、差動増幅回路５の出力は差動入力ゼロに対応した出力電圧を出す。

磁気センサエレメント２の長手方向と直行する成分を持った磁界が加わった場合、抵抗６と抵抗７の接続点の電位は変わらないが、磁界を受けて磁気センサエレメント２の抵抗値は減少する。一方、磁気センサエレメント３は磁性材シールド膜４の作用により抵抗値がほとんど変化しない。このため、磁気センサエレメント２と磁気センサエレメント３の接続点の電位は上昇する。これにより、差動増幅回路５の入力の差動成分が発生し、この差動入力電圧に応じて増幅された電圧が出力され、磁界が検出できる。

最終的に基板面と垂直な磁界成分を求めるため、補正回路９では傾斜面で検出した磁界に対して、磁気抵抗センサ１０で検出した基板面方向の磁界で補正する。傾斜面で検出した磁界は基板面磁界成分と基板と垂直な磁界成分をそれぞれ傾斜角に応じた成分に分解し、加算したものなので、基板面の磁界成分が分かれば容易に基板と垂直な磁界成分を計算することができる。

なお、磁性材シールド膜付き磁気センサエレメント2個と磁性材シールド膜なしの磁気センサエレメント２個を組み合わせて、いわゆるフルブリッジ構成とすることも可能である。

図４、図５は本発明の別の実施形態である基板面と垂直な磁界成分を検出するための磁気抵抗センサ部の構成を示す斜視図及び加工中間状態を示す断面図である。

基板１１の裏面に、エッチングにより基板面と傾いた面を有する九十九折形状の細長いＶ字溝１２及びＶ字溝１３を形成する。Ｖ字溝１２及びＶ字溝１３の傾いた面に、エッチングされた凹凸構造またはメタルマスク等を用いて磁気抵抗効果を持つNi80Fe20等の磁性材を斜め方向からスパッタリングし、Ｖ字溝の片方の面にのみ九十九折形状で繋がった磁気センサエレメント1４及び磁気センサエレメント１５を形成する。ただし、細長いＶ字溝同士を繋ぐ短いＶ字溝部では両方の傾斜面に磁性材を乗せて電気的接続をとっている。このような加工を行うことにより、Ｖ字溝エッチングと磁性材のスパッタリング工程のみで磁気センサエレメントのパターニングも同時に行っており、加工工程を減らすことができる。

次に薄い絶縁膜を形成し（図５では省略している）、磁気センサエレメント１５の上面には磁気センサエレメント１５を平面的に完全に隠す形状の磁性材シールド膜１６を形成する。

磁気センサエレメント１４と磁気センサエレメント１５は直列接続され、それぞれの磁気センサエレメントの他端を含めて３点が基板８の側面を介してインターフェース回路に接続される。

磁気センサとしての動作は図１、図２、図３の実施形態と同様なので説明を省略する。

図６は本発明の更に別の実施形態を説明するための斜視図である。

基板１７の２辺に傾斜面を形成し、ひとつの傾斜面には磁気センサエレメント１８と、磁気センサエレメント１８と同形状の九十九折磁気抵抗膜パターンの上に絶縁した磁気シールド用磁性材を重ねた磁性材シールド付きエレメント１９を形成している。他の一辺の傾斜面に磁気センサエレメント２０を、基板１７の裏面面内に磁気センサエレメント２１と、磁性材シールド付きエレメント１９と同様な磁性材シールド付きエレメント２２を設けている。

磁性材シールド付きエレメント２２と磁気センサエレメント２１を用いて基板面内の一方向の磁界を検出する。磁性材シールド付きエレメント１９と磁気センサエレメント２０を用いて磁気センサエレメント２１で検出した方向の磁界の傾斜面成分と基板１７に垂直な磁界の傾斜面成分の合成磁界を検出する。磁気センサエレメント２１で基板面方向の磁束密度が測定されているので、この値を用いて磁気センサエレメント２０で検出した磁界から基板１７に垂直な成分を分離できる。最後に、磁気センサエレメント１８と磁性材シールド付きエレメント１９を用いて基板１７の面内で磁気センサエレメント２１により検出した向きと直交する向きの磁界の傾斜面成分と基板１７に垂直な磁界の傾斜面成分の合成磁界を検出し、既に基板１７と垂直な磁束密度が計算されているため基板１７の面内で磁気センサエレメント２１により検出した向きと直交する向きの磁界を分離することができる。

なお、要求される精度やコストに合わせて、磁性材シールド付きエレメント１９と磁性材シールド付きエレメント２２を兼用としてひとつにしたり、逆に磁気センサエレメント２０と同一面に別個の磁性材シールド付きエレメントを設けたりすることも可能である。

図７、図８は磁界の向きも検出できる本発明の実施形態を示す平面図である。

磁気抵抗素子そのものは磁界の強さの自乗にほぼ比例して抵抗値が変化し、磁界の向きを検出することができない。磁気抵抗素子に一定のバイアス磁界を加えると、この磁界に対して被測定磁界が加わり、被測定磁界の向きに応じてバイアス磁界との合成磁界が増加したり減少したりするため磁界の向きを判定することができる。また、磁界の強さの自乗にほぼ比例して抵抗値が変化する特性から、磁気飽和しない範囲でバイアス磁界が大きい程、バイアス磁界に加減算される比較的弱い被測定磁界に対する感度が高くなる。

図７は基板２３の裏面であり、基板２３外側の4辺に傾斜面を設け、各辺順番に磁気センサエレメント２４、磁気センサエレメント２５、磁気センサエレメント２６、磁気センサエレメント２７を配置している。

図８はバイアス磁界を発生するコイルを示している。コイル基板２８には磁気センサエレメント２７と磁気センサエレメント２４に対してバイアス磁界を供給する三角形のコイル２９と磁気センサエレメント２５と磁気センサエレメント２６に対してバイアス磁界を供給する三角形のコイル３０が設けられている。これらのコイルは磁気センサエレメントが配置されている基板２３に一体的に作成することも可能だが本実施形態では別体で作成し、重ね合わせて機能させる構成としている。

磁気センサエレメント２４磁気センサエレメント２６を組み合わせて基板２３の面と垂直（以降単に垂直と呼ぶ）な磁界と基板２３の面内で磁気センサエレメント２４と磁気センサエレメント２６を結ぶ方向（以降ｘ方向と呼ぶ）の磁界との合成磁界を検出することができる。コイル２９とコイル３０に電流を流して両コイルが共に基板２３の裏面から表面に向かって磁界を発生させると、垂直方向の被測定磁界に対しては磁気センサエレメント２４と磁気センサエレメント２６で同方向のバイアスとなり、磁気センサエレメント２４と磁気センサエレメント２６の抵抗値変化の差動成分には垂直方向の被測定磁界成分は現れない。一方、ｘ方向の磁界に対しては、ｘ方向の被測定磁界の傾斜面成分とバイアス磁界の傾斜面成分との合成となり、磁気センサエレメント２４と磁気センサエレメント２６とでは逆向きのバイアスとなる。このため、磁気センサエレメント２４と磁気センサエレメント２６の抵抗値変化の差動成分としてｘ方向磁界が検出できる。また、コイル２９とコイル３０の発生する磁界の向きが逆になるよう電流を流せば垂直方向の磁界を検出できる。

同様に、磁気センサエレメント２５と磁気センサエレメント２７を組み合わせることにより基板２３の面内で磁気センサエレメント２５と磁気センサエレメント２７を結ぶ方向の磁界を検出することができる。

なお、バイアスコイルは三角形である必要はなく、さまざまな形状に変えることもでき、二分割ではなく各辺に対応して４分割でも機能させることができる。

また、傾斜面を持つ４辺の位置は図９に示すように基板３１の裏面中央付近をエッチングすることにより凹部を形成し、この凹部の４面に順番に磁気センサエレメント３２、磁気センサエレメント３３、磁気センサエレメント３４、磁気センサエレメント３５を配置することにより図７を用いて説明した実施形態と同様に動作させることが可能である。

図３の補正回路９はハードウェアによる演算回路として説明したが、ソフトウェアによる補正も可能であり、その場合も本発明の範囲に含まれることは言うまでもない。

本発明の実施形態を示す磁気抵抗センサ部の最終状態斜視図である。 本発明の実施形態を示す磁気抵抗センサ部の加工中間状態斜視図である。 本発明の実施形態を示すインターフェース回路入力部の回路図である。 本発明の別の実施形態を示す斜視図である。 本発明の別の実施形態を示す断面図である。 本発明の別の実施形態を示す斜視図である。 本発明の別の実施形態を示す平面図である。 本発明の別の実施形態を示す一部平面図である。 本発明の別の実施形態を示す平面図である。 従来例を示す斜視図である。

符号の説明

１ インターフェース回路ＩＣ基板１
２、３、１４、１５、１８、２０、２１、２４、２５、２６、２７ 磁気センサエレメント
３ 磁気センサエレメント
４、１６ 磁性材シールド膜
５ 差動増幅回路
６、７ 抵抗
８ インターフェース回路
９ 補正回路
１０ 磁気抵抗センサ
１１、１７、２３ 基板
１２、１３ Ｖ字溝
１９、２２ 磁性材シールド付きセンサエレメント
２８ コイル基板
２９、３０ 三角形のコイル

Claims (5)

1. 半導体基板と、
   前記半導体基板の表面に形成されたインターフェース回路と、
   前記半導体基板の裏面の一部であって前記裏面に対して一定の傾きを持って形成された面に配置され、前記インターフェース回路に接続された、磁性体磁気抵抗体による第１の磁気センサエレメントと、からなる磁気センサ集積回路。
2. 前記インターフェース回路と接続され、前記半導体基板の裏面の基板面内に形成された、前記基板面内方向の磁界を検出する第２の磁気センサエレメントと、
   前記基板面内方向の磁界を検出する前記第２の磁気センサエレメントの出力により前記基板面に対して傾いた面に形成された前記第１の磁気センサエレメンの出力を補正し、前記基板面と垂直な磁界成分を計算する補正回路と、をさらに有する請求項１記載の磁気センサ集積回路。
3. 前記第１の磁気センサエレメントは積層された磁性材シールド膜を備えた磁気センサエレメントを少なくともひとつ含む請求項１記載の磁気センサ集積回路。
4. 前記第１の磁気センサエレメントおよび前記第２の磁気センサエレメントはそれぞれ積層された磁性材シールド膜を備えた磁気センサエレメントを少なくともひとつ含む請求項２記載の磁気センサ集積回路。
5. 半導体基板と、
   前記半導体基板の表面に形成したインターフェース回路と、
   前記半導体基板の裏面に形成した４辺の傾斜面に配置した少なくとも４個の磁気センサエレメントと、
   前記磁気センサエレメントにバイアス磁界を加えるための少なくとも２分割されたコイルと、
   前記インターフェース回路と前記複数の磁気センサエレメント及び前記複数のコイルを接続する手段と、を有することを特徴とする磁気センサ集積回路。

Images