JP2009177835A - 離散時間値を信号処理するための装置 - Google Patents
離散時間値を信号処理するための装置 Download PDFInfo
- Publication number
- JP2009177835A JP2009177835A JP2009083930A JP2009083930A JP2009177835A JP 2009177835 A JP2009177835 A JP 2009177835A JP 2009083930 A JP2009083930 A JP 2009083930A JP 2009083930 A JP2009083930 A JP 2009083930A JP 2009177835 A JP2009177835 A JP 2009177835A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sampling
- signal sampling
- analog
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/662—Multiplexed conversion systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06J—HYBRID COMPUTING ARRANGEMENTS
- G06J1/00—Hybrid computing arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Automation & Control Theory (AREA)
- Multimedia (AREA)
- Fuzzy Systems (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Analogue/Digital Conversion (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Communication Control (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【課題】サンプリング・システムの精度またはサンプリング速度を変更することなくサンプリング・システムにおける中間値の数を増加することを可能にする形式の離散時間値信号処理のための装置を提供する。
【解決手段】離散時間値を生じる手段と、離散時間値をアナログ値へ処理する手段とを有する装置において、特に同じ入力信号が印加された少なくとも2つの信号サンプリング・システム20の少なくとも1つのグループが並列接続された設計であり、位相シフト角を持つサンプリング周波数を生じて生じた特定周波数に対する位相シフト角で各サンプリング・システム20を駆動する手段25が設けられ、信号サンプリング・システムからの信号を加算する手段30が設けられ、サンプリング・システムからの加算信号を更に処理してアナログ信号へ変換する手段40が設けられる。
【選択図】図13
【解決手段】離散時間値を生じる手段と、離散時間値をアナログ値へ処理する手段とを有する装置において、特に同じ入力信号が印加された少なくとも2つの信号サンプリング・システム20の少なくとも1つのグループが並列接続された設計であり、位相シフト角を持つサンプリング周波数を生じて生じた特定周波数に対する位相シフト角で各サンプリング・システム20を駆動する手段25が設けられ、信号サンプリング・システムからの信号を加算する手段30が設けられ、サンプリング・システムからの加算信号を更に処理してアナログ信号へ変換する手段40が設けられる。
【選択図】図13
Description
本発明は、アナログ離散時間出力信号を送る手段へ与えられる離散時間値を生じる手段、少なくとも2つの並列接続された信号サンプリング手段の少なくとも1つのグループ、同じ周波数でサンプリング信号を生じる手段、信号サンプリング装置からの出力信号を加算する加算装置を有する、ディジタル/アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの手段を備える信号サンプリング・システムに対する離散時間値の信号処理のための装置に関する。
サンプリング・システムが特定の時間にのみ特定の値を出力し得ることが知られる。このことは、このようなシステムに対する出力信号が階段波に類似すること、およびこのため、有効情報に加えてサンプリング周波数のスペクトル成分をも含むことを意味する。これらのスペクトル成分は、有効信号およびサンプリング周波数から重畳生成物が生成されないように時間連続型フィルタによって抑制される。
公知のディジタル/アナログ(DA)・コンバータには問題が生じる。このような問題は、コンパクト・ディスク(CD)プレヤーを用いて容易に説明される。第一世代CDプレヤーの再生電子装置の簡単化したブロック図が図2に示される。再生電子装置50が、クロック・パルス当たり16ビットでディジタル・データ・ストリームを搬送する。サンプリング周波数は44.1KHzである。可聴帯域が20Hzから20KHzにわたるので、サンプリング理論に従って、44.1KHzでクロックされたディジタル/アナログ・コンバータ52を用い、かつ重畳生成物を抑制する下流側のアナログ折り返し防止フィルタ54を用いて、元の情報を復元することが可能である。このフィルタ54は、遂行する2つの基本的要件を有する。このフィルタは、望ましくない折り返し生成物を抑制するために、有効レンジ内に平滑な周波数応答を有することを必要とし、22.05KHzのサンプリング速度の半分で60dB以上の減衰を生じることを必要とする。このような要件は、複雑な13次フィルタ54を用いるのみで満たされる。
別の解決法はDAコンバータ技術の改善で明らかになる。第二世代は、2倍ないし4倍のオーバーサンプリング速度を用いた。図3は、第二世代CDプレヤーの再生電子装置のブロック図の概略図である。このために、DAコンバータ58へ更に出力された中間値の計算のため56再生電子装置56内部の特殊なディジタル・フィルタ、いわゆるFIRフィルタ(有限時間インパルス応答フィルタ)が用いられた。これが、サンプリング速度を44.1KHzから88.2KHzあるいは176.4KHzへ増加した。しかし、増加したサンプリング周波数に加えて、DAコンバータ58は更に正確であること、すなわち20ビットであることを必要とした。更に正確であり速いことの要件は、実際には相互に抵触する。このようなコストのかかる解決法の犠牲において得られる利点は、60dBの減衰がクロック速度44.1KHzまたは88.2KHzの僅かに半分で達成される必要があるのでアナログ・フィルタが簡単になることである。4倍のオーバーサンプリングでは、フィルタ60において必要な極数は5まで低減される。今日可能である16倍のオーバーサンプリングの場合には、実際に2次フィルタで充分である。
スイッチド・コンデンサ・フィルタもまたサンプリング・システムであり、このことは、同じ問題がこのような場合に生じることを意味する。能動型時間連続フィルタは、能動型要素(例えば、演算増幅器)の他に抵抗とコンデンサを必要とする。スイッチド・コンデンサ・フィルタにおいては、抵抗はスイッチド・コンデンサで置換される。スイッチング周波数と等価のアドミッタンスとの間には線形の関係がある。集積SCフィルタの典型的なサンプリング周波数は、遮断周波数の50ないし100倍である。このことは、出力信号が50ないし100のアナログ離散時間値からなることを意味する。このため、この階段波状の特性もまたスイッチング周波数のスペクトル成分を含む。これらの成分は、下流側フィルタにより抑制することができる。このようなフィルタがサンプリング周波数を変更することによって可同調に作られるよう意図されるならば、こうして20倍のレンジを実現することができる。事例として、音響レンジをカバーする低域通過フィルタを作ることが望ましければ、同調されるレンジは20Hzないし20KHzの30倍にわたる。このことは、このようなフィルタが20Hzの遮断周波数を持つならば、システムに応じて有効信号より略々−40dB(1/100)低い振幅で2KHzの周波数成分を生成するゆえに同調または切換えが可能であるように、アナログ平滑化フィルタが同様に設計されねばならないことを意味する。
下記の文献においてDAコンバータおよびSCフィルタに関する更に他の従来技術を見出すことができる。すなわち、
─Paul Horowitz著「エレクトロニックスの技術(The Art of Electronics)」(Cambridge University Press、Cambridge、1990年)
─Robert Adams著「DAC集積回路:何ビットで充分か?、音響およびビデオ・コントラクタ(DAC ICs:How Many Bitsis Enough? Sound and VideoContractor)」(1991年2月20日、8−189ないし8−192ページ)
─Larry GaddyおよびHajima Kawai著「ディジタル・オーディオD/Aコンバータのダイナミック性能テスト法(DYNAMICPERFORMANCE TESTINGOF DIGITAL AUDIO D/A CONVERTERS)」APPLICATIONBULLETIN(Burr−Brown Corp.、1997年)
─Helmuth Lemme著「無計算フィルタリング(Filternohne zu rechnen(Filtering without calculation))」(Electronic 11/1997、96ないし104ページ)
─インターネット・アドレス:http://www.km.philips.com/osc/cd−rom/geninfo/geninf_1.html,11/4/97,1ないし18ページ
─Nav S.Sooch等著「集積されたディジタルおよびアナログ・フィルタによる18ビット・ステレオD/Aコンバータ(18−BIT STEREO D/A CONVERTERWITH INTEGRATED DIGITAL AND ANALOGFILTERS)」(Sooch CS4328AES論文、New York、1991年10月)
─「低いサンプル間遷移[sic]歪みおよびサンプルのジッタおよび抵抗相互の増幅器のスルーレートに対する低感度を持つディジタル/アナログ・コンバータ(Digital−to−AnalogConverter with Low Intersample Transision [sic] Distortionand Low Sensitivity to Sample Jitter andtransresistance AmplifierSlew Rate)」(AudioEngineering Society,第42巻第11部、1994年11月)
─David F.Hoescheleの著書「アナログ/ディジタル変換およびディジタル/アナログ変換技術(Analog−to−Digital and Digital−to−Analog Conversion Techniques)」(Wiley−Interscience 第2版、1994年ISEN 0−471−57147−4)
─米国特許第5,521,946号、序文に記載された形式の離散時間値を信号処理するための装置を開示。同装置においては、複数のDAコンバータが並列に接続され、異なる値が印加される。同じ入力信号が異なるディジタル・フィルタへ与えられ、このフィルタが更にDAコンバータに対する異なる入力信号を表わす異なるディジタル出力値を生じる。アナログ信号への変換後に、アナログ領域で加算が行われる。
─Paul Horowitz著「エレクトロニックスの技術(The Art of Electronics)」(Cambridge University Press、Cambridge、1990年)
─Robert Adams著「DAC集積回路:何ビットで充分か?、音響およびビデオ・コントラクタ(DAC ICs:How Many Bitsis Enough? Sound and VideoContractor)」(1991年2月20日、8−189ないし8−192ページ)
─Larry GaddyおよびHajima Kawai著「ディジタル・オーディオD/Aコンバータのダイナミック性能テスト法(DYNAMICPERFORMANCE TESTINGOF DIGITAL AUDIO D/A CONVERTERS)」APPLICATIONBULLETIN(Burr−Brown Corp.、1997年)
─Helmuth Lemme著「無計算フィルタリング(Filternohne zu rechnen(Filtering without calculation))」(Electronic 11/1997、96ないし104ページ)
─インターネット・アドレス:http://www.km.philips.com/osc/cd−rom/geninfo/geninf_1.html,11/4/97,1ないし18ページ
─Nav S.Sooch等著「集積されたディジタルおよびアナログ・フィルタによる18ビット・ステレオD/Aコンバータ(18−BIT STEREO D/A CONVERTERWITH INTEGRATED DIGITAL AND ANALOGFILTERS)」(Sooch CS4328AES論文、New York、1991年10月)
─「低いサンプル間遷移[sic]歪みおよびサンプルのジッタおよび抵抗相互の増幅器のスルーレートに対する低感度を持つディジタル/アナログ・コンバータ(Digital−to−AnalogConverter with Low Intersample Transision [sic] Distortionand Low Sensitivity to Sample Jitter andtransresistance AmplifierSlew Rate)」(AudioEngineering Society,第42巻第11部、1994年11月)
─David F.Hoescheleの著書「アナログ/ディジタル変換およびディジタル/アナログ変換技術(Analog−to−Digital and Digital−to−Analog Conversion Techniques)」(Wiley−Interscience 第2版、1994年ISEN 0−471−57147−4)
─米国特許第5,521,946号、序文に記載された形式の離散時間値を信号処理するための装置を開示。同装置においては、複数のDAコンバータが並列に接続され、異なる値が印加される。同じ入力信号が異なるディジタル・フィルタへ与えられ、このフィルタが更にDAコンバータに対する異なる入力信号を表わす異なるディジタル出力値を生じる。アナログ信号への変換後に、アナログ領域で加算が行われる。
本発明は、前述の従来技術に基いて、サンプリング・システムの精度またはサンプリング速度を変更することなくサンプリング・システムにおける中間値の数を増加することを可能にする前項で述べた形式の離散時間値信号処理のための装置を規定する目的または技術的問題に基くものである。
本発明による装置は、請求の範囲独立項の特徴により提供される。従属項は、有利な改善および開発に関するものである。
従って、離散時間値を信号処理するための本発明による装置は、少なくとも2つの信号サンプリング並列接続手段の少なくとも1つのグループにおいて、強さにおいて同じである信号サンプリングがそれぞれ入力信号について行われ、各サンプリング装置が、サンプリング信号に対する位相シフト角を用いて同じ周波数でサンプリング信号を生じる手段により駆動され、その結果、各入力信号ごとに同じであるが位相が並列接続された信号サンプリング手段数に基いてシフトされる複数のアナログ出力信号が生じ、前記出力信号の加算がアナログ領域における補間を表わすことを特徴としている。
1つの特に選好される改善は、並列接続されたサンプリング手段の数が位相シフト角度をもって生成される周波数の数に等しいという点で際立つものである。
本発明による装置の1つの特に選好される改善は、位相シフト角度を持つサンプリング周波数の位相差が同じである、すなわち、それぞれ360°/nだけ位相シフトしたn個のサンプリング信号が生成されるという点で際立つものである(但し、nは並列接続されたサンプリング手段の数に対応する、すなわち、線形補間が可能である)。
別の1つの改善は、同じ周波数のサンプリング信号の場合、位相シフト角を持つサンプリング周波数の位相差が異なることを特徴とする。これは、非線形補間を実現することを可能にし、このことは事例として特に高レベルの精度あるいはその他を有するレンジ、例えば単一のレンジを高い信頼度で示すことを可能にする。
1つの有利な展開は、異なる位相角を持つサンプリング手段が非反転入力信号と反転入力信号とが印加された2つのグループへそれぞれ分けられ、加算手段が非反転信号を加算し反転信号を減算することを特徴とする。
1つの特に望ましい展開は、少なくとも2つのサンプリング・システムが同じであるという点で際立つものである。
特に有利な1つの改善は、サンプルされるべき複数のグループのシステムが設けられ、各グループが位相シフト角度を持つ異なるサンプリング周波数を用いて駆動されるという点で際立つものである。このことは、代替策として、複数のグループのサンプリング手段からの信号が加算手段へ与えられるように、信号の更なる処理が行われことがことが望ましく、あるいは第1のグループのサンプリング手段からの加算信号が、位相シフト角度を持つサンプリング周波数を用いて更に駆動されかつその信号が更に他の加算手段へ与えられる、第2のグループサンプリング手段へ与えられるように行われることが望ましいことを意味する。
本発明による装置の更に望ましい改善は、サンプルされるべき複数のグループのシステムが設けられ、各グループが位相シフト角度を持つ同じサンプリング周波数を用いて駆動されるという点で際立つものである。
本発明の更なる実施の形態および利点については、請求の範囲に記載される更なる特徴と以下に述べる実施の形態により明らかになろう。請求の範囲の各項の特徴は、明らかに相互に排斥するものでないことを前提として、望ましい方法で相互に組合わせることができる。
本発明および有利な実施の形態およびその開発については、図面に示される事例の助けにより以下において更に詳細に記述される。記述および図面に見出される特徴は、本発明によれば、独立的にあるいは任意の望ましい組合わせで適用することができる。
本発明の実施の形態及び関連する形態を以下例示する。
〔形態1〕
アナログの離散時間出力信号を供給する、ディジタル/アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段(20、21)を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段(25)と、
前記信号サンプリング手段(20、21)からの全てのアナログの離散時間出力信号を加算する加算手段(30)と、
を有する装置において、
前記少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段(20、21)が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段(25)により駆動され、
信号サンプリングの際、前記位相シフト角を持つサンプリング・クロック信号の位相差が異なるように、それにより非線形補間が可能であるようにされ、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段(20、21)の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
〔形態2〕
アナログの離散時間出力信号を供給する、ディジタル/アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段(20、21)を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段(25)と、
前記信号サンプリング手段(20、21)からの全てのアナログの離散時間出力信号を加算する加算手段(30)と、
を有する装置において、
前記少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段(20、21)が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段(25)により駆動され、
信号サンプリングの際、前記並列接続された信号サンプリング手段が、前記位相シフト角を持つサンプリング・クロック信号を用いて駆動され、かつ非反転入力信号(20.1、20.2)と反転入力信号(20.3、20.4)とが印加され、出力信号を加算する加算手段(30)が非反転出力信号を加算し反転出力信号を減算するようにされ、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段(20、21)の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
〔形態3〕
アナログの離散時間出力信号を供給する、ディジタル/アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段(20、21)を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段(25)と、
前記信号サンプリング手段(20、21)からの全てのアナログの離散時間出力信号を加算する加算手段(30)と、
を有する装置において、
前記少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段(20、21)が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段(25)により駆動され、
信号サンプリングの際、前記位相シフト角で生成されたサンプリング・クロック信号の数が補間点の数に等しいようにされ、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段(20、21)の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
〔形態4〕
アナログの離散時間出力信号を供給する、ディジタル/アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段(20、21)を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段(25)と、
前記信号サンプリング手段(20、21)からの全てのアナログの離散時間出力信号を加算する加算手段(30)と、
を有する装置において、
前記少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段(20、21)が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段(25)により駆動され、
少なくとも2つのサンプリング手段が同じであり、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段(20、21)の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
〔形態5〕
アナログの離散時間出力信号を供給する、ディジタル/アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段(20、21)を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段(25)と、
前記信号サンプリング手段(20、21)からの全てのアナログの離散時間出力信号を加算する加算手段(30)と、
を有する装置であって、さらに、複数のグループの信号サンプリング手段(20、21)を含み、各グループが、ある位相シフト角を持つ異なるサンプリング・クロック信号を用いて駆動される装置において、
前記少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段(20、21)が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段(25)により駆動され、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段(20、21)の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
〔形態6〕
形態5記載の装置において、複数の前記グループの信号サンプリング手段からの信号が加算手段(30)へ与えられることを特徴とする、装置。
〔形態7〕
形態5記載の装置において、第1のグループの信号サンプリング手段(20.1、20.2、、、)からの加算信号が第2のグループの信号サンプリング手段(21.1、21.2、、、)へ与えられ、該第2のグループの信号サンプリング手段が更に、信号サンプリングの際、前記位相シフト角を持つサンプリング・クロック周波数を用いてサンプリング・クロック信号を生成する更なる手段(26)を介して駆動され、その信号が更に他の加算手段(31)へ与えられることを特徴とする、装置。
〔形態8〕
形態1〜4、6、7のいずれか1つに記載の装置において、複数のグループの信号サンプリング手段(20、21)を含み、各グループが、前記位相シフト角を持つ同じサンプリング・クロック周波数を用いて駆動されることを特徴とする、装置。
〔形態9〕
アナログの離散時間出力信号を供給する、ディジタル/アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段(20、21)を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段(25)と、
前記信号サンプリング手段(20、21)からの全てのアナログの離散時間出力信号を加算する加算手段(30)と、
を有する装置であって、さらに、信号サンプリング手段(20、21)に関する複数のグループを含み、各グループが、ある位相シフト角を持つ異なるサンプリング・クロック信号を用いて駆動される装置において、
前記少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段(20、21)が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段(25)により駆動され、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段(20、21)の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
〔形態10〕
形態9記載の装置において、それぞれ360°だけ位相シフトされたn個(nは並列接続された信号サンプリング手段(20、21)の数に対応)のサンプリング・クロック信号が生成され、それにより、直線(線形)内挿が可能であることを特徴とする、装置。
〔形態11〕
形態1〜3、8〜10のいずれか1つに記載の装置において、並列接続された信号サンプリング手段(20、21)の数が、前記位相シフト角を持つ同じ周波数のサンプリング・クロック信号の数に等しいことを特徴とする、装置。
〔形態1〕
アナログの離散時間出力信号を供給する、ディジタル/アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段(20、21)を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段(25)と、
前記信号サンプリング手段(20、21)からの全てのアナログの離散時間出力信号を加算する加算手段(30)と、
を有する装置において、
前記少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段(20、21)が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段(25)により駆動され、
信号サンプリングの際、前記位相シフト角を持つサンプリング・クロック信号の位相差が異なるように、それにより非線形補間が可能であるようにされ、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段(20、21)の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
〔形態2〕
アナログの離散時間出力信号を供給する、ディジタル/アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段(20、21)を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段(25)と、
前記信号サンプリング手段(20、21)からの全てのアナログの離散時間出力信号を加算する加算手段(30)と、
を有する装置において、
前記少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段(20、21)が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段(25)により駆動され、
信号サンプリングの際、前記並列接続された信号サンプリング手段が、前記位相シフト角を持つサンプリング・クロック信号を用いて駆動され、かつ非反転入力信号(20.1、20.2)と反転入力信号(20.3、20.4)とが印加され、出力信号を加算する加算手段(30)が非反転出力信号を加算し反転出力信号を減算するようにされ、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段(20、21)の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
〔形態3〕
アナログの離散時間出力信号を供給する、ディジタル/アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段(20、21)を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段(25)と、
前記信号サンプリング手段(20、21)からの全てのアナログの離散時間出力信号を加算する加算手段(30)と、
を有する装置において、
前記少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段(20、21)が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段(25)により駆動され、
信号サンプリングの際、前記位相シフト角で生成されたサンプリング・クロック信号の数が補間点の数に等しいようにされ、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段(20、21)の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
〔形態4〕
アナログの離散時間出力信号を供給する、ディジタル/アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段(20、21)を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段(25)と、
前記信号サンプリング手段(20、21)からの全てのアナログの離散時間出力信号を加算する加算手段(30)と、
を有する装置において、
前記少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段(20、21)が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段(25)により駆動され、
少なくとも2つのサンプリング手段が同じであり、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段(20、21)の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
〔形態5〕
アナログの離散時間出力信号を供給する、ディジタル/アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段(20、21)を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段(25)と、
前記信号サンプリング手段(20、21)からの全てのアナログの離散時間出力信号を加算する加算手段(30)と、
を有する装置であって、さらに、複数のグループの信号サンプリング手段(20、21)を含み、各グループが、ある位相シフト角を持つ異なるサンプリング・クロック信号を用いて駆動される装置において、
前記少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段(20、21)が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段(25)により駆動され、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段(20、21)の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
〔形態6〕
形態5記載の装置において、複数の前記グループの信号サンプリング手段からの信号が加算手段(30)へ与えられることを特徴とする、装置。
〔形態7〕
形態5記載の装置において、第1のグループの信号サンプリング手段(20.1、20.2、、、)からの加算信号が第2のグループの信号サンプリング手段(21.1、21.2、、、)へ与えられ、該第2のグループの信号サンプリング手段が更に、信号サンプリングの際、前記位相シフト角を持つサンプリング・クロック周波数を用いてサンプリング・クロック信号を生成する更なる手段(26)を介して駆動され、その信号が更に他の加算手段(31)へ与えられることを特徴とする、装置。
〔形態8〕
形態1〜4、6、7のいずれか1つに記載の装置において、複数のグループの信号サンプリング手段(20、21)を含み、各グループが、前記位相シフト角を持つ同じサンプリング・クロック周波数を用いて駆動されることを特徴とする、装置。
〔形態9〕
アナログの離散時間出力信号を供給する、ディジタル/アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段(20、21)を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段(25)と、
前記信号サンプリング手段(20、21)からの全てのアナログの離散時間出力信号を加算する加算手段(30)と、
を有する装置であって、さらに、信号サンプリング手段(20、21)に関する複数のグループを含み、各グループが、ある位相シフト角を持つ異なるサンプリング・クロック信号を用いて駆動される装置において、
前記少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段(20、21)が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段(25)により駆動され、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段(20、21)の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
〔形態10〕
形態9記載の装置において、それぞれ360°だけ位相シフトされたn個(nは並列接続された信号サンプリング手段(20、21)の数に対応)のサンプリング・クロック信号が生成され、それにより、直線(線形)内挿が可能であることを特徴とする、装置。
〔形態11〕
形態1〜3、8〜10のいずれか1つに記載の装置において、並列接続された信号サンプリング手段(20、21)の数が、前記位相シフト角を持つ同じ周波数のサンプリング・クロック信号の数に等しいことを特徴とする、装置。
図13は、例えば、オーディオ・システム内部で用いられるような、離散時間値を信号処理するための装置のブロック図の一部の概略図である。同図は、いわゆるマスタ・クロック信号を提供するクロック発生器15を示している。クロック発生器15の下流側に接続されているのは、出力信号を更に下流側で並列に接続されたサンプリング・システム20.1、20.2、20.3などへ印加するクロック信号を生成する手段25である。サンプリング・システム20からの出力信号は加算手段30へ与えられ、この加算信号は更に信号を処理/変換する手段40へ与えられ、これら手段はおそらくは例えば20KHz以上のレンジ内の周波数を抑制する市販のアナログ・フィルタである。
サンプリング周波数を生じる手段25は、下流側で並列接続さあれた各サンプリング・システムに対して一連の周波数を生じ、かかる一連の周波数は予め規定された相互位相シフトを有する。
図14に示される離散時間値を信号処理するための装置の概略ブロック図は、図13に示された装置の構成要素を有し、かつシフトした位相を持つサンプリング周波数を生じる第2の手段26をも有し、この第2の手段26が信号を第2のグループのサンプリング・システム21.1、21.2、、、へ印加し、これらサンプリング・システム21はサンプリング・システム20から加算信号を与えられる。更に、当該サンプリング・システム21は、それら信号を第2の加算手段31へ送り、次いで先に述べたように、この手段が信号を更なる処理/変換目的のための別の手段40へ与える。
図15に示される装置は、図13に示した装置の設計と類似する設計を持つが、この場合第2の手段26は位相シフトを持つサンプリング周波数を生じるために設けられ、当該第2の手段はサンプリング・システム20と並列に接続された更に他のシステム21に対し、ともに加算手段30へ与えられるサンプリング・システム20およびサンプリング・システム21からの出力信号である信号を印加する。
図15に示される装置は、図13に示した装置の設計と類似する設計を持つが、この場合第2の手段26は位相シフトを持つサンプリング周波数を生じるために設けられ、当該第2の手段はサンプリング・システム20と並列に接続された更に他のシステム21に対し、ともに加算手段30へ与えられるサンプリング・システム20およびサンプリング・システム21からの出力信号である信号を印加する。
サンプルされるべき複数のグループの手段が、それぞれ与えられた同じグループの位相シフトされたクロック信号を持つこともまた可能である。
図1は、サンプリング手段がある場合に印加された180°ずれた入力信号を持つ構成を示している。図示されたこのような対称的構成は、サンプリング手段により生じる歪みが抑制されるという更なる利点を有する。2つのサンプリング手段20.1、20.2は、等しい高さの6つのステップを含むデルタ電圧を生じる。他の2つのサンプリング手段20.3、20.4は、180°ずれた同じ信号を生じる。当該4つの手段20.1、20.2、20.3、20.4は、クロック信号生成手段25を介して同じ周波数であるが異なる位相角を持つ4つのクロック信号を用いて駆動される。正しい数学符号による4つの出力信号を加算することは、ステップごとに4つの各補間点を持つデルタ電圧を生じ、すなわち、デルタ電圧はこの時24ステップから生成される。出力信号を加算する手段30の内部に示される信号は、更に良好な比較を可能にするために、係数4だけ減じた状態で示される。図1は、この解が個々のサンプリング手段の解を増すことなく、かつサンプリング速度を増すことなく係数4だけ増えたことを明瞭に示している。
一般に、非反転信号および反転信号は入力信号と関連し、サンプリング・システムの結果として得る出力信号と関連する。非反転信号の加算および反転信号の減算は、サンプリング・システムからの出力信号と関連している。このため、ディジタル/アナログ・コンバータを用いて更なる反転信号を生じるために、各コンバータに対するディジタル入力ワードが反転する必要はない。
僅かに2個のサンプリング・システムが並列に接続されるならば、サンプリング周波数は180°(2個のサンプリング手段の場合は、360°)だけシフトされることになる。これは最も単純な場合である。ここでは、サンプリング手段の入力信号と出力信号の位相角のみが加減算のいずれが行われるかを決定する。
更に他の実施の形態は、正弦波振動の生成である。デルタ電圧とは対照的に、ステップは異なる高さを有する。変化は、正弦波のゼロ交差において最大である。図4は、ディジタル正弦波発生器の1つのあり得る構成のブロック図を示している。
クロック発生器15は、マスタ・クロック信号を生じ、これから他の全てのクロック信号が得られる。
2つのディジタル正弦波発生器20.1、20.2は、公知の設計の公知の構成を含んでいる。両方の発生器モジュール20は、2400Hzの同じ周波数で、しかし180°ずれたクロック信号を用いて駆動される。従って、結果として生じる正弦波の周波数は2400Hz/16=150Hzの周波数を持つ。この2つの出力の振幅は下流側の加算段において加算される。図5は、対応するオシログラムを示している。この2つの16ステップの正弦波振動12.1、12.2は、相互に関連するクロック周期[sic]の半分だけずれている。中心において、正弦波振動14は2つの信号の加算として示される。加算信号14は振幅が2倍であり離散点数の2倍であることが明らかである。異なる高さのステップが同じ方法で得られる。
図6は、16ステップの正弦波振動12.1のスペクトル分析を示している。主要なスペクトル成分は、選択された150Hzにおける基本波と、抑制されないサンプリング周波数における基本波の重畳生成物(サンプリング周波数−基本波と、サンプリング周波数+基本波)である。これらの生成物は、基本波より25dB低く、これは20log(1/16ビット)=−24dBに略々等しい。
図7は、正弦波振動14の32ステップの加算のスペクトル分析を示している。図示されたカーブでは、同様に、主要スペクトル成分が基本波であり、抑制されないサンプリング周波数における基本波の重畳生成物である(サンプリング周波数−基本波と、サンプリング周波数+基本波)。相違は、主サンプリング周波数が図6に示されたスペクトル分析と比較して周波数が2倍であることであり、かつ振幅が半分になる、すなわち例えば6dBであることである。これは、20log(1/32ビット)=−30dBに略々等しい。更なるミラー(面対称)生成物が、サンプリング周波数が抑制されなかったゆえに生じる。
図5に示された正弦波振動14に対する信号は、これらのミラー生成物を抑制するように遮断周波数が設定される2つのスイッチド・コンデンサ・フィルタ21.1、21.2へ与えられる。この2つのフィルタ21.1、21.2は19.2KHzの周波数で動作させられ、これは19200/100=192Hzの結果として得る3dB遮断周波数がこの場合に選択された指定値に照らして生成されることを意味する。当該発生器と同じように、2つのクロック信号が相互に180°だけシフトされ、2つの出力信号が加算手段31において加算される。
図8は、唯一つのSC低域通過フィルタ21.1が用いられるときの信号を示している。より高いサンプリング速度、すなわち、19200/150=128に基く更に多くの段階がある。この信号のスペクトル分析が、図9に示される。150Hzの基本波以外に、19.2KHzのサンプリング周波数も見ることができる。これは、基本波より20log(19200/150)=−42dB低い。
両フィルタ21.1、21.2が用いらるとき、ステップは図10に示されるように倍加される。このような信号のスペクトル分析は、図11に示される。同図において、サンプリング周波数のスペクトル成分が20KHzの可聴帯域外の[sic]、すなわち、20log(38400/150)=−48dBの振幅を持つ38.4KHzであるから、この時基本波のみを見ることができる。
このため、このような構成から、並列接続された他の各システムがこのように中間値を許容し、すなわち同じ周波数における0°ずれたクロック信号を用い、かつ180°ずれたクロック信号を用いて駆動される2つの並列接続されたシステムが、周波数が元の周波数成分より係数2だけ高くかつ振幅が係数2だけ低い周波数成分を生じることが明らかである。
下流側のアナログ的に時間連続型フィルタの遮断周波数にわたりスイッチングすることなくSCフィルタを用いて全可聴レンジにわたるフィルタリングを生じるためには、結果として得るスペクトル成分は20KHzの外側にある必要がある。これは、3dBの遮断周波数がサンプリング周波数より係数100だけ低いことを前提として、10個のSCフィルタを並列に接続することによって達成することができる。フィルタに対する10個のクロック信号は、それぞれ36°だけずれている。図12は、このような構成を示している。この構成は、2つのグループの5つのSCフィルタ21.1ないし21.10をそれぞれ有する。このグループは、これらに印加される180°ずれた入力信号(ディジタル正弦波発生器20の出力および反転出力)を持ち、このことは、2つのグループにおいて生じる歪みが正しい数学符号による加算時に更に排除されることを意味する。
最も重要な部分は、SCフィルタ21.1ないし21.10に対するクロック信号を生じることである。クロック信号生成手段25の図から明らかなように、全てのクロック信号が同じ周波数を有するが相互に異なる位相角を有する。
最悪のケースは、サンプリング周波数のスペクトル成分がより高い可聴帯域に最も近いため、20Hzの正弦波信号の生成である。SC低域通過フィルタの遮断周波数が本実施の形態においてフィルタされる基本波に基く周波数の1.28倍であるものとすると、結果は、20log(20×1、28×100×10/20)=−62dBの振幅を持つ20Hz×1、28×10×100=25.6KHzのサンプリング成分となる。このようなスペクトル成分の周波数は、各個のSCフィルタと関連する成分よりも係数10だけ高く、このスペクトル成分の振幅は係数10(−20dB)だけ低い。このような成分は、下流側の時間連続型フィルタにより容易に抑制され、このフィルタの設計は公知である。
図示のように、前図が事例としてディジタル・オーディオ・システムに関するものであるため、当該システムは、固定された周波数、例えばCD領域に対しては44.1KHz、テープ領域に対しては48KHz、あるいはビデオ領域に対しては13.5MHzで動作し得る。
しかし、本発明による装置はまた、可同調型SCフィルタの場合に生じるような種々の周波数においても同様に用いることができる。
サンプリング・システムを並列に接続することにより生じる更なる利点は、有効信号の出力振幅が2倍になっても関連しないシステムにおけるノイズ電圧が2の平方根でしか増加しないため、ノイズの低減である。
Claims (10)
- アナログの離散時間出力信号を供給する、ディジタル/アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段(20、21)を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段(25)と、
前記信号サンプリング手段(20、21)からの全てのアナログの離散時間出力信号を加算する加算手段(30)と、
を有する装置において、
前記少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段(20、21)が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段(25)により駆動され、
信号サンプリングの際、前記並列接続された信号サンプリング手段が、前記位相シフト角を持つサンプリング・クロック信号を用いて駆動され、かつ非反転入力信号(20.1、20.2)と反転入力信号(20.3、20.4)とが印加され、出力信号を加算する加算手段(30)が非反転出力信号を加算し反転出力信号を減算するようにされ、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段(20、21)の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。 - アナログの離散時間出力信号を供給する、ディジタル/アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段(20、21)を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段(25)と、
前記信号サンプリング手段(20、21)からの全てのアナログの離散時間出力信号を加算する加算手段(30)と、
を有する装置において、
前記少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段(20、21)が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段(25)により駆動され、
信号サンプリングの際、前記位相シフト角で生成されたサンプリング・クロック信号の数が補間点の数に等しいようにされ、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段(20、21)の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。 - アナログの離散時間出力信号を供給する、ディジタル/アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段(20、21)を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段(25)と、
前記信号サンプリング手段(20、21)からの全てのアナログの離散時間出力信号を加算する加算手段(30)と、
を有する装置において、
前記少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段(20、21)が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段(25)により駆動され、
少なくとも2つのサンプリング手段が同じであり、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段(20、21)の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。 - アナログの離散時間出力信号を供給する、ディジタル/アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段(20、21)を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段(25)と、
前記信号サンプリング手段(20、21)からの全てのアナログの離散時間出力信号を加算する加算手段(30)と、
を有する装置であって、さらに、複数のグループの信号サンプリング手段(20、21)を含み、各グループが、ある位相シフト角を持つ異なるサンプリング・クロック信号を用いて駆動される装置において、
前記少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段(20、21)が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段(25)により駆動され、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段(20、21)の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。 - 請求項4記載の装置において、複数の前記グループの信号サンプリング手段からの信号が加算手段(30)へ与えられることを特徴とする、装置。
- 請求項4記載の装置において、第1のグループの信号サンプリング手段(20.1、20.2、、、)からの加算信号が第2のグループの信号サンプリング手段(21.1、21.2、、、)へ与えられ、該第2のグループの信号サンプリング手段が更に、信号サンプリングの際、前記位相シフト角を持つサンプリング・クロック周波数を用いてサンプリング・クロック信号を生成する更なる手段(26)を介して駆動され、その信号が更に他の加算手段(31)へ与えられることを特徴とする、装置。
- 請求項1〜3、5、6のいずれか1つに記載の装置において、複数のグループの信号サンプリング手段(20、21)を含み、各グループが、前記位相シフト角を持つ同じサンプリング・クロック周波数を用いて駆動されることを特徴とする、装置。
- アナログの離散時間出力信号を供給する、ディジタル/アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段(20、21)を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段(25)と、
前記信号サンプリング手段(20、21)からの全てのアナログの離散時間出力信号を加算する加算手段(30)と、
を有する装置であって、さらに、信号サンプリング手段(20、21)に関する複数のグループを含み、各グループが、ある位相シフト角を持つ異なるサンプリング・クロック信号を用いて駆動される装置において、
前記少なくとも2つの並列接続された信号サンプリング手段(20、21)の少なくとも1つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段(20、21)が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段(25)により駆動され、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段(20、21)の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。 - 請求項8記載の装置において、それぞれ360°だけ位相シフトされたn個(nは並列接続された信号サンプリング手段(20、21)の数に対応)のサンプリング・クロック信号が生成され、それにより、直線(線形)内挿が可能であることを特徴とする、装置。
- 請求項1、2、7〜9のいずれか1つに記載の装置において、並列接続された信号サンプリング手段(20、21)の数が、前記位相シフト角を持つ同じ周波数のサンプリング・クロック信号の数に等しいことを特徴とする、装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19809882A DE19809882A1 (de) | 1998-03-07 | 1998-03-07 | Vorrichtung zur Signalverarbeitung von zeitdiskreten Werten |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000535097A Division JP4337964B2 (ja) | 1998-03-07 | 1999-02-18 | 離散時間値を信号処理するための装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009177835A true JP2009177835A (ja) | 2009-08-06 |
Family
ID=7860104
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000535097A Expired - Fee Related JP4337964B2 (ja) | 1998-03-07 | 1999-02-18 | 離散時間値を信号処理するための装置 |
JP2009083930A Pending JP2009177835A (ja) | 1998-03-07 | 2009-03-31 | 離散時間値を信号処理するための装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000535097A Expired - Fee Related JP4337964B2 (ja) | 1998-03-07 | 1999-02-18 | 離散時間値を信号処理するための装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6359577B1 (ja) |
EP (1) | EP1062730B1 (ja) |
JP (2) | JP4337964B2 (ja) |
AT (1) | ATE217738T1 (ja) |
DE (2) | DE19809882A1 (ja) |
WO (1) | WO1999045651A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7212316B2 (en) | 2001-12-19 | 2007-05-01 | Wen-Yung Huang | Method for automatically identifying scan area |
US6650263B1 (en) | 2002-11-04 | 2003-11-18 | Analog Devices, Inc. | Differential sampler structures with reduced distortion and current demand |
US7345610B2 (en) * | 2006-06-12 | 2008-03-18 | Wisconsin Alumni Research Foundation | High speed digital-to-analog converter |
JP2009010754A (ja) * | 2007-06-28 | 2009-01-15 | Naoki Suehiro | 並列サンプリング装置、並列サンプリング方法、受信装置及び受信方法 |
US8655663B2 (en) * | 2007-10-26 | 2014-02-18 | D&M Holdings, Inc. | Audio signal interpolation device and audio signal interpolation method |
US11962481B2 (en) * | 2022-05-26 | 2024-04-16 | Mellanox Technologies, Ltd. | Method and system to mirror telemetry data |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62103332U (ja) * | 1985-12-18 | 1987-07-01 | ||
JPH01215126A (ja) * | 1988-02-23 | 1989-08-29 | Matsushita Electric Ind Co Ltd | ディジタル・アナログ変換装置 |
JPH07177029A (ja) * | 1992-02-13 | 1995-07-14 | Meidensha Corp | D−aコンバータ回路 |
JPH08195677A (ja) * | 1995-01-17 | 1996-07-30 | Fujitsu Ltd | D/a変換器 |
JPH08330957A (ja) * | 1995-06-01 | 1996-12-13 | Kenwood Corp | D/a変換装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3754236A (en) * | 1971-10-13 | 1973-08-21 | Nasa | Digital to analog conversion apparatus |
US4238831A (en) * | 1978-09-01 | 1980-12-09 | Westinghouse Air Brake Company | Pulse interpolation method and apparatus |
US5537113A (en) * | 1992-06-17 | 1996-07-16 | Advantest Corp. | A/D or D/A conversion using distribution of differential waveforms to interleaved converters |
EP0663728A1 (en) * | 1994-01-14 | 1995-07-19 | International Business Machines Corporation | Convolutional digital to analog converter |
US5521946A (en) * | 1994-01-07 | 1996-05-28 | The 3Do Company | Multi-phase filter/DAC |
US5880689A (en) * | 1995-12-11 | 1999-03-09 | Massachusetts Institute Of Technology | Balanced digital-to-analog converter |
-
1998
- 1998-03-07 DE DE19809882A patent/DE19809882A1/de not_active Withdrawn
-
1999
- 1999-02-18 JP JP2000535097A patent/JP4337964B2/ja not_active Expired - Fee Related
- 1999-02-18 DE DE59901452T patent/DE59901452D1/de not_active Expired - Lifetime
- 1999-02-18 WO PCT/DE1999/000507 patent/WO1999045651A1/de active IP Right Grant
- 1999-02-18 EP EP99916754A patent/EP1062730B1/de not_active Expired - Lifetime
- 1999-02-18 AT AT99916754T patent/ATE217738T1/de active
-
2000
- 2000-09-07 US US09/657,480 patent/US6359577B1/en not_active Expired - Fee Related
-
2009
- 2009-03-31 JP JP2009083930A patent/JP2009177835A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62103332U (ja) * | 1985-12-18 | 1987-07-01 | ||
JPH01215126A (ja) * | 1988-02-23 | 1989-08-29 | Matsushita Electric Ind Co Ltd | ディジタル・アナログ変換装置 |
JPH07177029A (ja) * | 1992-02-13 | 1995-07-14 | Meidensha Corp | D−aコンバータ回路 |
JPH08195677A (ja) * | 1995-01-17 | 1996-07-30 | Fujitsu Ltd | D/a変換器 |
JPH08330957A (ja) * | 1995-06-01 | 1996-12-13 | Kenwood Corp | D/a変換装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1062730A1 (de) | 2000-12-27 |
DE19809882A1 (de) | 1999-09-09 |
JP4337964B2 (ja) | 2009-09-30 |
EP1062730B1 (de) | 2002-05-15 |
DE59901452D1 (de) | 2002-06-20 |
JP2002506312A (ja) | 2002-02-26 |
US6359577B1 (en) | 2002-03-19 |
WO1999045651A1 (de) | 1999-09-10 |
ATE217738T1 (de) | 2002-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009177835A (ja) | 離散時間値を信号処理するための装置 | |
US5021788A (en) | Digital analog converter | |
EP0457496A2 (en) | Digital-to-analogue converter | |
JPH03242025A (ja) | ディジタル―アナログ変換回路とその方法、ならびに、フィルタのタップの数とタップウェイト係数とを決定する方法 | |
JP2000068835A5 (ja) | ||
JPH057130A (ja) | Pcmデイジタルオーデイオ信号再生装置 | |
JPH01296714A (ja) | デジタルアナログ変換器 | |
US6515608B1 (en) | Digital-analog converter and method, and data interpolation device and method | |
JP5935824B2 (ja) | D/a変換器 | |
JPH01117426A (ja) | デジタルアナログ変換方式 | |
JP2002374170A (ja) | 1ビットd/a変換器 | |
JP3312538B2 (ja) | 音響信号処理装置 | |
JPH01117423A (ja) | デジタルアナログ変換器 | |
JP2602331B2 (ja) | D/a変換装置 | |
JP3125225B2 (ja) | デジタル/アナログ変換器 | |
JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
WO2001045270A1 (fr) | Convertisseur numerique-analogique | |
US6483451B1 (en) | Sampling function waveform data generating device | |
JPH0710411Y2 (ja) | 信号発生器 | |
JPH05160640A (ja) | ダイレクト・デジタル・シンセサイザ | |
JPH04137907A (ja) | スムージングフィルタ | |
JPH05341871A (ja) | ファンクションジェネレータ | |
JP5764966B2 (ja) | オーディオミキシング装置及び方法並びに電子機器 | |
JP3097324B2 (ja) | デジタル音響データ出力装置 | |
JPH05129837A (ja) | デイジタル方式周波数可変正弦波信号発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100407 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100802 |