JP2009159605A - デジタル−アナログ変換器における電流セル回路 - Google Patents
デジタル−アナログ変換器における電流セル回路 Download PDFInfo
- Publication number
- JP2009159605A JP2009159605A JP2008310851A JP2008310851A JP2009159605A JP 2009159605 A JP2009159605 A JP 2009159605A JP 2008310851 A JP2008310851 A JP 2008310851A JP 2008310851 A JP2008310851 A JP 2008310851A JP 2009159605 A JP2009159605 A JP 2009159605A
- Authority
- JP
- Japan
- Prior art keywords
- current
- pmos transistor
- cell circuit
- digital
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
Abstract
【解決手段】電源電圧端に連結されて一定の大きさの電流を生成する電流源と、前記電流源から提供される電流を第1出力端に伝達する第1電流スイッチと、前記第1出力端の出力電圧を検出し、検出された電圧から減少する電流量を生成する第1電流生成部と、前記第1電流生成部から生成された前記電流量を前記第1電流スイッチに供給する第1電流供給部とを含んでデジタル−アナログ変換器における電流セル回路を構成する。
【選択図】図2
Description
M1 第2PMOSトランジスタ
M2 第3PMOSトランジスタ
M3 第1NMOSトランジスタ
M4 第4PMOSトランジスタ
M5 第5PMOSトランジスタ
M6 第2NMOSトランジスタ
M7 第6PMOSトランジスタ
M8 第7PMOSトランジスタ
Claims (10)
- 電源電圧端に連結されて一定の大きさの電流を生成する電流源と、
前記電流源から提供される電流を第1出力端に伝達する第1電流スイッチと、
前記第1出力端の出力電圧を検出し、検出された電圧から減少する電流量を生成する第1電流生成部と、
前記第1電流生成部から生成された前記電流量を前記第1電流スイッチに供給する第1電流供給部と、
を含むことを特徴とするデジタル−アナログ変換器における電流セル回路。 - 前記第1電流生成部は、
前記第1出力端に連結されたゲート、接地端に連結されたソース及び前記第1電流供給部に連結されたドレインを有するNMOSトランジスタを含むことを特徴とする請求項1に記載のデジタル−アナログ変換器における電流セル回路。 - 前記第1電流供給部は、
ソースが前記電源電圧端に連結され、ドレイン及びゲートが前記NMOSトランジスタのドレインに連結される第1PMOSトランジスタと、
ソースが前記電源電圧端に連結され、ゲートが前記第1PMOSトランジスタのゲートに連結され、ドレインが前記第1電流スイッチに連結される第2PMOSトランジスタと、
を含むことを特徴とする請求項2に記載のデジタル−アナログ変換器における電流セル回路。 - 前記電流源から提供される電流を第2出力端に伝達する第2電流スイッチと、
前記第2出力端の出力電圧を検出し、検出された電圧から減少する電流量を生成する第2電流生成部と、
前記第2電流生成部から生成された前記電流量を前記第2電流スイッチに供給する第2電流供給部と、
をさらに含むことを特徴とする請求項1に記載のデジタル−アナログ変換器における電流セル回路。 - 前記第2電流生成部は、
前記第2出力端に連結されたゲート、接地端に連結されたソース及び前記第2電流供給部に連結されたドレインを有するNMOSトランジスタを含むことを特徴とする請求項4に記載のデジタル−アナログ変換器における電流セル回路。 - 前記第2電流供給部は、
ソースが前記電源電圧端に連結され、ドレイン及びゲートが前記NMOSトランジスタのドレインに連結される第1PMOSトランジスタと、
ソースが前記電源電圧端に連結され、ゲートが前記第1PMOSトランジスタのゲートに連結され、ドレインが前記第2電流スイッチに連結される第2PMOSトランジスタと、
を含むことを特徴とする請求項5に記載のデジタル−アナログ変換器における電流セル回路。 - 前記電流源は、
前記電源電圧端に連結されたソース及び前記第1電流スイッチに連結されるドレインを有するPMOSトランジスタを含むことを特徴とする請求項1に記載のデジタル−アナログ変換器における電流セル回路。 - 前記電流源は、
前記電源電圧端に連結されたソース及び前記第1及び前記第2電流スイッチと並列に連結されるドレインを有するPMOSトランジスタを含むことを特徴とする請求項4に記載のデジタル−アナログ変換器における電流セル回路。 - 前記第1電流スイッチは、
前記電流源から提供される電流を受けるソース及び前記第1出力端に連結されるドレインを有するPMOSトランジスタを含むことを特徴とする請求項1に記載のデジタル−アナログ変換器における電流セル回路。 - 前記第2電流スイッチは、
前記電流源から提供される電流を受けるソース及び前記第2出力端に連結されるドレインを有するPMOSトランジスタを含むことを特徴とする請求項4に記載のデジタル−アナログ変換器における電流セル回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2007-0138896 | 2007-12-27 | ||
KR1020070138896A KR100945873B1 (ko) | 2007-12-27 | 2007-12-27 | 디지털-아날로그 변환기에서의 전류 셀 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009159605A true JP2009159605A (ja) | 2009-07-16 |
JP4764473B2 JP4764473B2 (ja) | 2011-09-07 |
Family
ID=40797473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008310851A Expired - Fee Related JP4764473B2 (ja) | 2007-12-27 | 2008-12-05 | デジタル−アナログ変換器における電流セル回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7782236B2 (ja) |
JP (1) | JP4764473B2 (ja) |
KR (1) | KR100945873B1 (ja) |
CN (1) | CN101471666A (ja) |
DE (1) | DE102008062607A1 (ja) |
TW (1) | TW200929891A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8558727B2 (en) * | 2011-05-18 | 2013-10-15 | Qualcomm Incorporated | Compensated current cell to scale switching glitches in digital to analog convertors |
JP5743924B2 (ja) * | 2012-02-22 | 2015-07-01 | 株式会社東芝 | Daコンバータ |
US10938404B1 (en) * | 2019-12-27 | 2021-03-02 | Intel Corporation | Digital-to-analog converter, transmitter, base station and mobile device |
US20220196855A1 (en) * | 2022-03-03 | 2022-06-23 | Shanghai United Imaging Microelectronics Technology Co., Ltd. | Analog-to-digital conversion circuit, analog-to-digital conversion device, and digital x-ray imaging system |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6290025A (ja) * | 1985-06-12 | 1987-04-24 | Yokogawa Electric Corp | 電流切替回路 |
JPH06188721A (ja) * | 1992-08-18 | 1994-07-08 | Siemens Ag | ディジタル電流スイッチ |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5272432A (en) * | 1991-05-01 | 1993-12-21 | Winbond Electronics N.A. Corporation | DAC current source with stabilizing bias |
KR930008227Y1 (ko) * | 1991-05-30 | 1993-12-13 | 금성일렉트론 주식회사 | 전류셀 회로 |
KR930009432B1 (ko) * | 1991-12-31 | 1993-10-04 | 현대전자산업 주식회사 | 디지탈/아나로그 변환기용 전류소자 |
US5373294A (en) * | 1993-07-12 | 1994-12-13 | Nec Electronics, Inc. | Current switch for a high speed DAC |
US5598095A (en) * | 1995-03-08 | 1997-01-28 | Alliance Semiconductor Corporation | Switchable current source for digital-to-analog converter (DAC) |
US5642078A (en) * | 1995-09-29 | 1997-06-24 | Crystal Semiconductor Corporation | Amplifier having frequency compensation by gain degeneration |
US6160507A (en) * | 1996-05-13 | 2000-12-12 | Texas Instruments Incorporated | Current bit cell and switched current network formed of such cells |
KR100283722B1 (ko) | 1998-02-24 | 2001-03-02 | 조태원 | 3볼트용 8비트 상보형금속산화막반도체 디지털 아날로그 변환기 |
GB2356304B (en) * | 1999-11-10 | 2003-11-19 | Fujitsu Ltd | Switch driver circuitry |
TW463466B (en) * | 2000-08-30 | 2001-11-11 | Silicon Integrated Sys Corp | Current A/D converter and the unit cell thereof |
KR100459695B1 (ko) | 2001-01-19 | 2004-12-03 | 삼성전자주식회사 | 소비전력이 적은 디지털 아날로그 변환기. |
US6975132B2 (en) * | 2003-09-11 | 2005-12-13 | Xilinx, Inc. | DAC based driver with selectable pre-emphasis signal levels |
JP4537840B2 (ja) * | 2004-12-13 | 2010-09-08 | 株式会社東芝 | 電流源セルおよびそれを用いたd/aコンバータ |
JP4858959B2 (ja) * | 2006-06-06 | 2012-01-18 | ルネサスエレクトロニクス株式会社 | 差動信号駆動回路及び差動信号駆動方法 |
JP4960216B2 (ja) * | 2007-12-28 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | D/a変換回路 |
TWI354449B (en) * | 2008-02-12 | 2011-12-11 | Faraday Tech Corp | Current steering dac and voltage booster for curre |
-
2007
- 2007-12-27 KR KR1020070138896A patent/KR100945873B1/ko not_active IP Right Cessation
-
2008
- 2008-12-05 JP JP2008310851A patent/JP4764473B2/ja not_active Expired - Fee Related
- 2008-12-12 TW TW097148667A patent/TW200929891A/zh unknown
- 2008-12-17 DE DE102008062607A patent/DE102008062607A1/de not_active Withdrawn
- 2008-12-27 US US12/344,499 patent/US7782236B2/en not_active Expired - Fee Related
- 2008-12-29 CN CNA2008101873565A patent/CN101471666A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6290025A (ja) * | 1985-06-12 | 1987-04-24 | Yokogawa Electric Corp | 電流切替回路 |
JPH06188721A (ja) * | 1992-08-18 | 1994-07-08 | Siemens Ag | ディジタル電流スイッチ |
Also Published As
Publication number | Publication date |
---|---|
DE102008062607A1 (de) | 2009-08-13 |
US7782236B2 (en) | 2010-08-24 |
CN101471666A (zh) | 2009-07-01 |
KR100945873B1 (ko) | 2010-03-05 |
US20090167424A1 (en) | 2009-07-02 |
TW200929891A (en) | 2009-07-01 |
JP4764473B2 (ja) | 2011-09-07 |
KR20090070770A (ko) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170201268A1 (en) | Analog-To-Digital Converter | |
TWI596907B (zh) | 數位類比轉換器 | |
US20130127646A1 (en) | Multiplying digital-to-analog converter (dac) | |
JP4764473B2 (ja) | デジタル−アナログ変換器における電流セル回路 | |
EP2940862B1 (en) | Reference buffer with wide trim range | |
US10819365B1 (en) | Utilizing current memory property in current steering digital-to-analog converters | |
JP2005160013A (ja) | A/dコンバータ及び半導体装置 | |
US20100289683A1 (en) | Reference voltage generation circuit, a/d converter and d/a converter | |
Tang et al. | Two-step single slope/SAR ADC with error correction for CMOS image sensor | |
KR20050103541A (ko) | 클럭 부스팅을 이용한 아날로그-디지털 변환기 | |
JP2006173721A (ja) | 電流源セルおよびそれを用いたd/aコンバータ | |
US8760336B2 (en) | Mixed mode analog to digital converter and method of operating the same | |
Reaz et al. | Design of a low-power 10-Bit DAC in 130 nm CMOS technology | |
Rao et al. | Optimizing the Stage Resolution of a 10-Bit, 50 Ms/Sec Pipelined A/D Converter & Its Impact on Speed, Power, Area, and Linearity | |
Xu et al. | A system-level correction SAR ADC with noise-tolerant technique | |
Katic et al. | A sub-mW pulse-based 5-bit flash ADC with a time-domain fully-digital reference ladder | |
JP2006211262A (ja) | A/d変換器 | |
Elkafrawy et al. | A high resolution transimpedance amplifier for use in a 10-bit 200 MS/s current mode SAR ADC | |
Shin et al. | A 0.16㎟ 12b 30MS/s 0.18 um CMOS SAR ADC Based on Low-Power Composite Switching | |
US11949418B2 (en) | Comparator circuit and ad converter | |
Koo et al. | A Single Amplifier-Based 12-bit 100 MS/s 1 V 19 mW 0.13 µm CMOS ADC with Various Power and Area Minimized Circuit Techniques | |
Huq et al. | Design of low power 8-bit DAC using PTM-LP technology | |
Shu et al. | A power-efficient 10-bit 40-MS/s sub-sampling pipelined CMOS analog-to-digital converter | |
Park et al. | Range-Scaled 14b 30 MS/s Pipeline-SAR Composite ADC for High-Performance CMOS Image Sensors | |
Nairn | A 130/spl mu/W DAC for low-power video systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110610 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |