CN101471666A - 数模转换器中的电流单元电路 - Google Patents

数模转换器中的电流单元电路 Download PDF

Info

Publication number
CN101471666A
CN101471666A CNA2008101873565A CN200810187356A CN101471666A CN 101471666 A CN101471666 A CN 101471666A CN A2008101873565 A CNA2008101873565 A CN A2008101873565A CN 200810187356 A CN200810187356 A CN 200810187356A CN 101471666 A CN101471666 A CN 101471666A
Authority
CN
China
Prior art keywords
current
pmos transistor
pmos
grid
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101873565A
Other languages
English (en)
Inventor
金尚俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101471666A publication Critical patent/CN101471666A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit

Abstract

本发明实施例涉及一种数模转换器中的电流单元电路。根据本发明实施例，数模转换器中的电流单元电路可以包括：电流源，连接至电源电压端以产生具有预定幅度的电流；第一电流开关，将由电流源提供的电流传输至第一输出端；第一电流发生器，检测来自第一输出端的输出电压并且根据被检测的电压来产生所减少的电流量；以及第一电流供应器，将由第一电流发生器产生的电流量提供给第一电流开关。根据本发明实施例，可以使在恒定输出电压下的电流变化最小化。这可以获得更稳定的频率特性。

Description

数模转换器中的电流单元电路
本申请基于35U.S.C119要求第10-2007-0138896(于2007年12月27日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种数模转换器(DAC)，更具体地，涉及一种数模转换器中的电流单元电路(current cell circuit)。
背景技术
数模转换器(digital-analog converter)(DAC)可以将数字信号转换成模拟信号。可以使用诸如电阻器、电容器、电流源等各种器件制造DAC。根据使用的器件和结构，如上述制造的DAC可以在转换速度、分辨率(resolution)、功耗等方面具有各种优点和缺点。
在具有各种结构的数模转换器之中，电流驱动型数模转换器可以是一种适合于高速度以及高分辨率信号转换的结构。可以将许多高速度和高分辨率装置的数模转换器设计为电流驱动型DAC。
近年来数字信号处理技术的发展可以包括用于处理部件的信号处理方法。根据相关技术，可以用数字信号处理相关技术中的模拟信号。可以将处理结果重新转换成模拟信号。在各种有线/无线通讯系统中的大量处理数据可能越来越多，其中可以将上述的信号处理方法应用于有线/无线通讯系统。因此，可能增加大量的数据，这些数据可能需要将数字信号转换成模拟信号。从而，相比于相关技术，对一种具有改良性能并且具有高速度和高分辨率特性的数模转换器的需求可能增加。
此外，在各种有线/无线通讯系统中大量的数据处理可能日益增加，这些有线/无线通讯系统可以具有宽带(宽频带，wide band)特性以及占用宽带的信号。因此，可能存在对具有高速运算特性(high operation characteristics)的数模转换器(DAC)的需求，其中上述的高速运算特性用来处理占用宽带的信号。
可以开发并实现通讯系统和高速图像信号处理系统作为片上系统(SOC)。因此，作为知识产权(IP)，DAC的实用价值可以变得更加重要。
图1示出了在相关技术的数模转换器中的电流单元电路。参照图1，根据从解码器和驱动器中输出的信号，DAC中的电流单元电路可以将由电流源(current source)M0提供的电流传输至输出端IOUTN和IOUTP，其中该解码器可以接收N-位数字数据。
DAC中的电流单元电路可以包括第一PMOS晶体管M0，其中第一PMOS晶体管M0可以具有连接至电源电压端VDD的源极，并且第一PMOS晶体管M0作为电流源来工作以产生具有预定幅度的电流。电流单元电路还可以包括第二PMOS晶体管M1，其中第二PMOS晶体管M1的源极可以经由节点VS连接至第一PMOS晶体管M0的漏极，并且第二PMOS晶体管M1作为电流开关(currentswitch)来工作以将由第一PMOS晶体管M0提供的电流传输至第一输出端IOUTN。还可以提供第三PMOS晶体管M2，并且第三PMOS晶体管M2的源极可以经由节点VS连接至第一PMOS晶体管M0的漏极，并且第三PMOS晶体管M2作为电流开关来工作以将由第一PMOS晶体管M0提供的电流传输至第二输出端IOUTP。
第二PMOS晶体管M1的栅极可以连接至第一开关端(switchterminal)SW1，而第三PMOS晶体管M2的栅极可以连接至第二开关端SW2。如果来自第一输出端IOUTN以及第二输出端IOUTP的输出电压增大，则第一PMOS晶体管M0可以从饱和区进入线性区，其中第一PMOS晶体管M0可以是电流源。在这种情况下，当来自第一输出端IOUTN以及第二输出端IOUTP的输出电压值达到预置电压值时，流过第一PMOS晶体管M0的电流值可能改变。
如果第一PMOS晶体管M0的电流值改变，则单位电流可能失配，这对于输入代码可能引起输出电压值的差异。从而，积分非线性(INL)值所具有的值可以大于几个最低有效位(least significantbit)(LSB)值。
由于数模转换器具有更宽的输出范围，所以可以更容易地设计各种系统。这可能增加对数模转换器更宽的IP输出范围的需求。然而，如图1中所示，在相关技术的电流单元电路中，对于输入代码可能出现输出电压的差异。这可能减少来自电流源的电流量。
发明内容
本发明实施例涉及一种数模转换器(DAC)。本发明实施例涉及一种数模转换器中的电流单元电路以及一种从数模转换器中的电流单元电路中提供电流的方法。
本发明实施例涉及一种数模转换器中的电流单元电路，该电流单元电路通过将从电流单元电路中检测出的电压转换成电流来扩大输出电压的范围。这可以补偿随着输出电压增加而减少的电流量，以便可以在预定的输出电压下使电流变化最小化。
根据本发明实施例，一种数模转换器中的电流单元电路可以包括下述中的至少一个：电流源，连接至电源电压端以产生具有预定幅度的电流；第一电流开关，将由电流源提供的电流传输至第一输出端；第一电流发生器，用来检测来自第一输出端的输出电压并根据被检测的电压来产生所减少的电流量(the amount of reducedcurrent)；第一电流供应器，用来将由第一电流发生器产生的电流量提供给第一电流开关。
附图说明
图1是示出了一种相关技术的数模转换器(DAC)的视图。
实例图2是根据本发明实施例的数模转换器中的电流单元电路的电路图。
实例图3是将根据本发明实施例的电流单元电路的特性与相关技术的电流单元电路的特性进行比较的曲线图。
实例图4和图5是示出了使用根据本发明实施例的电流单元电路的数模转换器的性能测量结果的曲线图。
具体实施方式
实例图2是根据本发明实施例的数模转换器中的电流单元电路的电路图。参照实例图2，根据从驱动器和译码器中输出的信号，数模转换器(DAC)中的电流单元电路可以将由电流源M0提供的电流传输至输出端IOUTN以及IOUTP，其中上述译码器可以接收N-位(N-bit)数字数据。
根据本发明实施例，一种DAC中的电流单元电路还可以包括四个PMOS晶体管M4、M5、M7和M8以及两个NMOS晶体管M3和M6。电流单元电路还可以包括第一PMOS晶体管M0、第二PMOS晶体管M1、以及第三PMOS晶体管M2。
根据本发明实施例，第一PMOS晶体管M0可以作为电流源来工作以产生具有预定幅度的电流，其中第一PMOS晶体管M0可以具有连接至电源电压端VDD的源极。根据本发明实施例，第二PMOS晶体管M1的源极可以被连接用来接收由第一PMOS晶体管M0提供的电流，并且第二PMOS晶体管M1可以具有连接至第一输出端IOUTN的漏极。根据本发明实施例，第二PMOS晶体管M1可以作为电流开关来工作，并且可以将由第一PMOS晶体管M0提供的电流传输至第一输出端IOUTN，其中第二PMOS晶体管M1的源极可以经由节点VS连接至第一PMOS晶体管M0的漏极。
根据本发明实施例，第三PMOS晶体管M2的源极可以被连接用来接收由第一PMOS晶体管M0提供的电流，并且第三PMOS晶体管M2可以具有连接至第二输出端IOUTP的漏极。根据本发明实施例，第三PMOS晶体管M2可以作为电流开关来工作，并且可以将由第一PMOS晶体管M0提供的电流传输至第二输出端IOUTP，其中第三PMOS晶体管M2的源极可以经由节点VS连接至第一PMOS晶体管M0的漏极。
根据本发明实施例，第一NMOS晶体管M3的栅极可以并行地连接至第三PMOS晶体管M2的漏极和第二输出端IOUTP，并且第一NMOS晶体管M3可以具有连接至接地端GND的源极。根据本发明实施例，第一NMOS晶体管M3可以检测来自第二输出端IOUTP的输出电压并可以根据被检测的电压来产生所减少的电流量(an amount of reduced current)。根据本发明实施例，第一NMOS晶体管M3可以作为电流发生器来工作。
根据本发明实施例，第四PMOS晶体管M4可以具有连接至电源电压端VDD的源极，并且第四PMOS晶体管M4的漏极和栅极可以连接至第一NMOS晶体管M3的漏极。第五PMOS晶体管M5可以具有连接至电源电压端VDD的源极，第五PMOS晶体管M5的栅极可以连接至第四PMOS晶体管M4的栅极，并且第五PMOS晶体管M5的漏极可以连接至节点VS。
根据本发明实施例，第四PMOS晶体管M4和第五PMOS晶体管M5可以将由第一NMOS晶体管M3产生的电流量(an amountof current)提供给第三PMOS晶体管M2。根据本发明实施例，第四PMOS晶体管M4和第五PMOS晶体管M5可以是电流供应器。
根据本发明实施例，第二NMOS晶体管M6的栅极可以并行地连接至第二PMOS晶体管M1的漏极和第一输出端IOUTN，并且第二NMOS晶体管M6可以具有连接至接地端GND的源极。第二NMOS晶体管M6可以检测来自第一输出端IOUTN的输出电压，并且可以根据被检测的电压来产生所减少的电流量。根据本发明实施例，第二NMOS晶体管M6可以作为电流发生器来工作。
根据本发明实施例，第六PMOS晶体管M7可以具有连接至电源电压端VDD的源极，并且第六PMOS晶体管M7的漏极和栅极可以连接至第二NMOS晶体管M6的漏极。根据本发明实施例，第七PMOS晶体管M8可以具有连接至电源电压端VDD的源极，第七PMOS晶体管M8的栅极可以连接至第六PMOS晶体管M7的栅极，以及第七PMOS晶体管M8可以具有连接至节点VS的漏极。
根据本发明实施例，第六PMOS晶体管M7和第七PMOS晶体管M8可以将由第二NMOS晶体管M6产生的电流量提供给第二PMOS晶体管M1。根据本发明实施例，第六PMOS晶体管M7和第七PMOS晶体管M8可以是电流供应器。
根据本发明实施例，当输出端IOUTN和IOUTP的输出电压增加时，节点VS的电压也可以增加。由于这样的现象，所以第一PMOS晶体管M0的源极和漏极之间的电压差可以减小，其中第一PMOS晶体管M0可以是电流源。根据本发明实施例，由第一PMOS晶体管M0产生的单位电流量(an amount of unit current)可以减少。
根据本发明实施例，在数模转换器中的电流单元电路中，通过第一NMOS晶体管M3和第二NMOS晶体管M6，可以分别检测来自输出端IOUTN以及IOUTP的输出电压。可以根据被检测的电压来产生所减少的电流量。通过第四PMOS晶体管M4和第五PMOS晶体管M5，可以将由第一NMOS晶体管M3产生的电流量提供给第三PMOS晶体管M2。通过第六PMOS晶体管M7和第七PMOS晶体管M8，可以将由第二NMOS晶体管M6产生的电流量提供给第二PMOS晶体管M1。
实例图3是将根据本发明实施例的电流单元电路的特性和相关技术的电流单元电路的特性进行比较的曲线图。横轴可以代表输出端的电压，而纵轴可以代表第三PMOS晶体管M2的电流。实线可以代表相关技术(related art technique)，而虚线可以代表本发明实施例。
参照实例图3，如果来自输出端的电压IOUTP达到1.6V，则相关技术的电流单元电路可以具有较大的电流变化。即使来自输出端的电压IOUTP达到1.6V，根据本发明实施例的电流单元仍可以具有基本上恒定的输出电流。
实例图4和实例图5是示出了使用根据本发明实施例的电流单元电路的数模转换器的性能测量结果的曲线图。在实例图4和图5所示的曲线图中，分别地，横轴可以代表输入代码(input code)，而纵轴可以代表LSB。在实例图4中，参考标号10可以代表相关技术的数模转换器的性能，而参考标号20可以代表使用根据本发明实施例的电流单元电路的数模转换器的性能。实例图5仅示出了使用根据本发明实施例的电流单元电路的数模转换器的性能测量结果。
参照实例图4，根据本发明实施例的数模转换器中的电流单元电路的积分非线性(INL)特性可以被改进为超过相关技术的电流单元电路的两倍。如实例图5中所示，相比于相关技术的电流单元电路，根据本发明实施例的数模转换器中的电流单元电路的微分非线性(DNL)(Differential Non-Linearity)特性可以基本上相同。
表1举例说明了根据本发明实施例的数模转换器中的电流单元电路的仿真结果。
[表1]
INL+/-1LSB
DNL+/-0.3LSB
SNR(at，fin＝2.34M，fs＝100M)53.02dB
SFDR(at，fin＝2.34M，fs＝100M)53.88dB
输出摆幅(Output Swing)-1.6～1.6V
分辨率(Resolution)10bit
VDD 3.3V
根据本发明实施例，SFDR可以代表无杂散动态范围(spurious-free dynamic range)，而SNR可以代表信噪比(signal tonoise ratio)。根据本发明实施例，数模转换器中的电流单元电路可以应用于，例如，具有10比特100Msps(10bit100Msps)的数模转换器，并且使用0.13μm spice模型作为应用器件。
参照表1，通过仿真结果，电流单元电路可以具有3.3V的电源电压VDD，而且可以具有很宽的摆幅结构(swing structure)，该摆幅结构具有范围从大约-1.6V到1.6V的输出电压，+/-1LSB的INL，以及+/-0.3LSB的DNL。
同样，如果输入频率fin是2.3MHz，且采样频率fs是100MHz，则无杂散动态范围(SFDR)可以是大约53.88dB，而信噪比(SNR)可以是大约53.07dB。
根据本发明实施例，如果使用数模转换器中的电流单元电路，则在电流单元内的电流源的L值(实例图2中的第一PMOS晶体管M0的长度)可以增加，这可以产生更好的频率特性。
根据本发明实施例的数模转换器中的电流单元电路可以在恒定输出电压下使电流变化最小化。这可以提供更加稳定的频率特性。
在本发明所披露的实施例中可以作各种修改及变形，这对于本领域的技术人员而言是显而易见的。因此，如果这些修改和变化落在所附权利要求和其等同替换的范围内，本发明所披露的实施例旨在覆盖这些明显和显而易见的修改和变形。

Claims (20)

1.一种器件，包括：
电流源，连接至电源电压端并被构造用来产生具有预定幅度的电流；
第一电流开关，被构造用来将由所述电流源提供的所述电流传输至第一输出端；
第一电流发生器，被构造用来检测来自所述第一输出端的输出电压，并根据所述被检测的电压来产生所减少的第一电流量；以及
第一电流供应器，被构造用来将由所述第一电流发生器产生的所述第一电流量提供给所述第一电流开关。
2.根据权利要求1所述的器件，其中，所述第一电流发生器包括NMOS晶体管，所述NMOS晶体管具有连接至所述第一输出端的栅极、具有连接至接地端的源极，以及具有连接至所述第一电流供应器的漏极。
3.根据权利要求2所述的器件，其中，所述第一电流供应器包括：
第一PMOS晶体管，具有连接至所述电源电压端的源极，并且所述第一PMOS晶体管的漏极和栅极连接至所述NMOS晶体管的所述漏极；以及
第二PMOS晶体管，具有连接至所述电源电压端的源极，所述第二PMOS晶体管的栅极连接至所述第一PMOS晶体管的所述栅极，并且所述第二PMOS晶体管具有连接至所述第一电流开关的漏极。
4.根据权利要求1所述的器件，包括：
第二电流开关，被构造用来将由所述电流源提供的所述电流传输至第二输出端；
第二电流发生器，被构造用来检测来自所述第二输出端的输出电压，并根据所述被检测的电压来产生所减少的第二电流量；以及
第二电流供应器，被构造用来将由所述第二电流发生器产生的所述第二电流量提供给所述第二电流开关。
5.根据权利要求4所述的器件，其中，所述电流源包括PMOS晶体管，所述PMOS晶体管具有连接至所述电源电压端的源极以及连接至所述第一和第二电流开关的漏极。
6.根据权利要求4所述的器件，其中，所述第二电流开关包括PMOS晶体管，所述PMOS晶体管的源极被连接用来接收由所述电流源提供的所述电流，并且所述PMOS晶体管具有连接至所述第二输出端的漏极。
7.根据权利要求4所述的器件，其中，所述第二电流发生器包括NMOS晶体管，所述NMOS晶体管具有连接至所述第二输出端的栅极、具有连接至接地端的源极，以及具有连接至所述第二电流供应器的漏极。
8.根据权利要求7所述的器件，其中，所述第二电流供应器包括：
第一PMOS晶体管，具有连接至所述电源电压端的源极，并且所述第一PMOS晶体管的漏极和栅极连接至所述NMOS晶体管的所述漏极；以及
第二PMOS晶体管，具有连接至所述电源电压端的源极，所述第二PMOS晶体管的栅极连接至所述第一PMOS晶体管的所述栅极，并且所述第二PMOS晶体管具有连接至所述第二电流开关的漏极。
9.根据权利要求1所述的器件，其中，所述第一电流发生器包括第一NMOS晶体管，所述第一NMOS晶体管具有连接至所述第一输出端的栅极、具有连接至接地端的源极，以及具有连接至所述第一电流供应器的漏极，以及其中，所述第二电流发生器包括第二NMOS晶体管，所述第二NMOS晶体管具有连接至所述第二输出端的栅极、具有连接至所述接地端的源极，以及具有连接至所述第二电流供应器的漏极。
10.根据权利要求9所述的器件，其中，所述第一电流供应器包括：
第一PMOS晶体管，具有连接至所述电源电压端的源极，所述第一PMOS晶体管的漏极和栅极连接至所述第一NMOS晶体管的所述漏极；以及
第二PMOS晶体管，具有连接至所述电源电压端的源极，所述第二PMOS晶体管的栅极连接至所述第一PMOS晶体管的所述栅极，并且所述第二PMOS晶体管具有连接至所述第一电流开关的漏极。
11.根据权利要求10所述的器件，其中，所述第二电流供应器包括：
第三PMOS晶体管，具有连接至所述电源电压端的源极，并且所述第三PMOS晶体管的漏极和栅极连接至所述第二NMOS晶体管的所述漏极；以及
第四PMOS晶体管，具有连接至所述电源电压端的源极，所述第四PMOS晶体管的栅极连接至所述第三PMOS晶体管的所述栅极，并且所述第四PMOS晶体管具有连接至所述第二电流开关的漏极。
12.根据权利要求1所述的器件，其中，所述电流源包括PMOS晶体管，所述PMOS晶体管具有连接至所述电源电压端的源极以及连接至所述第一电流开关的漏极。
13.根据权利要求1所述的器件，其中，所述第一电流开关包括PMOS晶体管，所述PMOS晶体管的源极连接至由所述电流源提供的所述电流，并且所述PMOS晶体管具有连接至所述第一输出端的漏极。
14.一种方法，包括：
利用连接至电源电压端的电流源来产生具有预定幅度的电流；
使用第一电流开关将由所述电流源提供的所述电流传输至第一输出端；
使用第一电流发生器检测来自所述第一输出端的输出电压并根据所述被检测的电压来产生所减少的第一电流量；以及
使用第一电流供应器将由所述第一电流发生器产生的所述第一电流量提供给所述第一电流开关。
15.根据权利要求14所述的方法，其中，所述第一电流发生器包括NMOS晶体管，所述NMOS晶体管具有连接至所述第一输出端的栅极、具有连接至接地端的源极，以及具有连接至所述第一电流供应器的漏极。
16.根据权利要求15所述的方法，其中，所述第一电流供应器包括：
第一PMOS晶体管，具有连接至所述电源电压端的源极，并且所述第一PMOS晶体管的漏极和栅极连接至所述NMOS晶体管的所述漏极；以及
第二PMOS晶体管，具有连接至所述电源电压端的源极，所述第二PMOS晶体管的栅极连接至所述第一PMOS晶体管的所述栅极，并且所述第二PMOS晶体管具有连接至所述第一电流开关的漏极。
17.根据权利要求14所述的方法，所述方法包括：
使用第二电流开关将由所述电流源提供的电流传输至第二输出端；
使用第二电流发生器检测来自所述第二输出端的输出电压并根据所述被检测的电压来产生所减少的第二电流量；以及
使用第二电流供应器将由所述第二电流发生器产生的所述第二电流量提供给所述第二电流开关。
18.根据权利要求17所述的方法，其中，所述电流源包括第一PMOS晶体管，所述第一PMOS晶体管具有连接至所述电源电压端的源极以及具有并行地连接至所述第一和第二电流开关的漏极，以及其中，所述第二电流开关包括第二PMOS晶体管，所述第二PMOS晶体管的源极连接至由所述电流源提供的电流，并且所述第二PMOS晶体管具有连接至所述第二输出端的漏极。
19.根据权利要求17所述的方法，其中，所述第二电流发生器包括NMOS晶体管，所述NMOS晶体管具有连接至所述第二输出端的栅极、具有连接至接地端的源极，以及具有连接至所述第二电流供应器的漏极。
20.根据权利要求19所述的方法，其中，所述第二电流供应器包括：
第一PMOS晶体管，具有连接至所述电源电压端的源极，并且所述第一PMOS晶体管的漏极和栅极连接至所述NMOS晶体管的所述漏极；以及
第二PMOS晶体管，具有连接至所述电源电压端的源极，所述第二PMOS晶体管的栅极连接至所述第一PMOS晶体管的所述栅极，并且所述第二PMOS晶体管具有连接至所述第二电流开关的漏极。
CNA2008101873565A 2007-12-27 2008-12-29 数模转换器中的电流单元电路 Pending CN101471666A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070138896A KR100945873B1 (ko) 2007-12-27 2007-12-27 디지털-아날로그 변환기에서의 전류 셀 회로
KR1020070138896 2007-12-27

Publications (1)

Publication Number Publication Date
CN101471666A true CN101471666A (zh) 2009-07-01

Family

ID=40797473

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101873565A Pending CN101471666A (zh) 2007-12-27 2008-12-29 数模转换器中的电流单元电路

Country Status (6)

Country Link
US (1) US7782236B2 (zh)
JP (1) JP4764473B2 (zh)
KR (1) KR100945873B1 (zh)
CN (1) CN101471666A (zh)
DE (1) DE102008062607A1 (zh)
TW (1) TW200929891A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558727B2 (en) * 2011-05-18 2013-10-15 Qualcomm Incorporated Compensated current cell to scale switching glitches in digital to analog convertors
JP5743924B2 (ja) * 2012-02-22 2015-07-01 株式会社東芝 Ｄａコンバータ
US10938404B1 (en) * 2019-12-27 2021-03-02 Intel Corporation Digital-to-analog converter, transmitter, base station and mobile device
US20220196855A1 (en) * 2022-03-03 2022-06-23 Shanghai United Imaging Microelectronics Technology Co., Ltd. Analog-to-digital conversion circuit, analog-to-digital conversion device, and digital x-ray imaging system

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6290025A (ja) * 1985-06-12 1987-04-24 Yokogawa Electric Corp 電流切替回路
US5272432A (en) * 1991-05-01 1993-12-21 Winbond Electronics N.A. Corporation DAC current source with stabilizing bias
KR930008227Y1 (ko) * 1991-05-30 1993-12-13 금성일렉트론 주식회사 전류셀 회로
KR930009432B1 (ko) * 1991-12-31 1993-10-04 현대전자산업 주식회사 디지탈/아나로그 변환기용 전류소자
DE4227282C1 (de) * 1992-08-18 1993-11-25 Siemens Ag Digitaler Stromschalter
US5373294A (en) * 1993-07-12 1994-12-13 Nec Electronics, Inc. Current switch for a high speed DAC
US5598095A (en) * 1995-03-08 1997-01-28 Alliance Semiconductor Corporation Switchable current source for digital-to-analog converter (DAC)
US5642078A (en) * 1995-09-29 1997-06-24 Crystal Semiconductor Corporation Amplifier having frequency compensation by gain degeneration
US6160507A (en) * 1996-05-13 2000-12-12 Texas Instruments Incorporated Current bit cell and switched current network formed of such cells
KR100283722B1 (ko) 1998-02-24 2001-03-02 조태원 3볼트용 8비트 상보형금속산화막반도체 디지털 아날로그 변환기
GB2356304B (en) * 1999-11-10 2003-11-19 Fujitsu Ltd Switch driver circuitry
TW463466B (en) * 2000-08-30 2001-11-11 Silicon Integrated Sys Corp Current A/D converter and the unit cell thereof
KR100459695B1 (ko) 2001-01-19 2004-12-03 삼성전자주식회사 소비전력이 적은 디지털 아날로그 변환기.
US6975132B2 (en) * 2003-09-11 2005-12-13 Xilinx, Inc. DAC based driver with selectable pre-emphasis signal levels
JP4537840B2 (ja) * 2004-12-13 2010-09-08 株式会社東芝 電流源セルおよびそれを用いたｄ／ａコンバータ
JP4858959B2 (ja) * 2006-06-06 2012-01-18 ルネサスエレクトロニクス株式会社 差動信号駆動回路及び差動信号駆動方法
JP4960216B2 (ja) * 2007-12-28 2012-06-27 ルネサスエレクトロニクス株式会社 Ｄ／ａ変換回路
TWI354449B (en) * 2008-02-12 2011-12-11 Faraday Tech Corp Current steering dac and voltage booster for curre

Also Published As

Publication number Publication date
DE102008062607A1 (de) 2009-08-13
US7782236B2 (en) 2010-08-24
KR100945873B1 (ko) 2010-03-05
US20090167424A1 (en) 2009-07-02
TW200929891A (en) 2009-07-01
JP4764473B2 (ja) 2011-09-07
KR20090070770A (ko) 2009-07-01
JP2009159605A (ja) 2009-07-16

Similar Documents

Publication Publication Date Title
Hong et al. A 65-fJ/conversion-step 0.9-V 200-kS/s rail-to-rail 8-bit successive approximation ADC
Kwak et al. A 15-b, 5-Msample/s low-spurious CMOS ADC
US20170201268A1 (en) Analog-To-Digital Converter
Yu et al. A 1-V 1.25-GS/S 8-bit self-calibrated flash ADC in 90-nm digital CMOS
EP2401814B1 (en) Capacitive voltage divider
Yousefi et al. An energy-efficient DAC switching method for SAR ADCs
Kim et al. A 2MHz BW buffer-embedded noise-shaping SAR ADC achieving 73.8 dB SNDR and 87.3 dB SFDR
CN101471666A (zh) 数模转换器中的电流单元电路
Saisundar et al. A 1.8 V 1MS/s rail-to-rail 10-bit SAR ADC in 0.18 μm CMOS
CN1411629A (zh) 改进的电流控制数/模变换
US7009545B2 (en) Semiconductor device having on-chip reference voltage generator
Yenuchenko Alternative structures of a segmented current-steering DAC
Tang et al. Two-step single slope/SAR ADC with error correction for CMOS image sensor
An et al. A two-Channel 10b 160 MS/s 28 nm CMOS asynchronous pipelined-SAR ADC with low channel mismatch
Clara et al. A 1.5 V 13bit 130-300MS/s self-calibrated DAC with active output stage and 50MHz signal bandwidth in 0.13 μm CMOS
JP2005252663A (ja) 電流セルマトリクス型ディジタル・アナログ変換器
Elkafrawy et al. Design of a current steering DAC for a high speed current mode SAR ADC
J Patel et al. Comparative Study of Current steering DAC based on Implementation using various types of Switches
Wikner et al. Modelling of CMOS digital-to-analog converters for telecommunication
Huang et al. A 0.5 v rate-resolution scalable sar adc with 63.7 db sfdr
Silva et al. A low-power CMOS folding and interpolation A/D converter with error correction
Ab-Aziz et al. 12-bit pseudo-differential current-source resistor-string hybrid DAC
Idros et al. A 1.8 V high-speed 8-bit hybrid DAC with integrated rail-to-rail buffer amplifier in CMOS 180 nm
Wei et al. Design of a High-voltage Successive Approximation Register Analog-to-Digital Converter
Park et al. A 12-bit 180 MS/s Current-steering DAC with Cascaded Local-element Matching Topologies

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20090701

C20 Patent right or utility model deemed to be abandoned or is abandoned