JPS6290025A - 電流切替回路 - Google Patents
電流切替回路Info
- Publication number
- JPS6290025A JPS6290025A JP12760785A JP12760785A JPS6290025A JP S6290025 A JPS6290025 A JP S6290025A JP 12760785 A JP12760785 A JP 12760785A JP 12760785 A JP12760785 A JP 12760785A JP S6290025 A JPS6290025 A JP S6290025A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- output
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、「発明の目的」
〔産業上の利用分野〕
本発明は、高精度のD/△変FA器等に使用される電流
切換回路に関するものである。
切換回路に関するものである。
(従来の技術〕
高速のD/A変換器では、電流切換回路が良く用いられ
る。従来の電流切換回路の例を第2図〜第5図に示す。
る。従来の電流切換回路の例を第2図〜第5図に示す。
第2図は対となる出力トランジスタQ5.Q6のエミッ
タに定電流源を接続して電流■0を流し、Q5 、Qe
のベースに第2図に示ずような相補型のデジタル信号I
N、INを加え、1−ランジスタの一方を遮断し、他方
を能動状態にし、能動状態にあるトランジスタに定電流
1oを流すものである。
タに定電流源を接続して電流■0を流し、Q5 、Qe
のベースに第2図に示ずような相補型のデジタル信号I
N、INを加え、1−ランジスタの一方を遮断し、他方
を能動状態にし、能動状態にあるトランジスタに定電流
1oを流すものである。
今、出力トランジスタQ6が能動状態であるとする。こ
のときコレクタに流れる出力電流Lutは、正確に言う
と定電流I0からQeのベース電流lbi を差し引い
たものである。
のときコレクタに流れる出力電流Lutは、正確に言う
と定電流I0からQeのベース電流lbi を差し引い
たものである。
ココでQeのエミッタ接地電流増幅率をhf4.とする
と次式の関係がある。
と次式の関係がある。
Iau< = hl+eb ・ I o
/ (h+46 + 1 >本明細占で論する電
流切替回路では、この出力電流15社が、外乱で変動し
ては、困るのであって、routは一定であることが必
要である。
/ (h+46 + 1 >本明細占で論する電
流切替回路では、この出力電流15社が、外乱で変動し
ては、困るのであって、routは一定であることが必
要である。
しかし、ト1+4は、トランジスタの温度及びv(Eの
値により変化する。今、hモ(6がh+46(1+Δ)
に変化したとする。定電流roは一定であるとして、I
、工の変化率を計算すると、 Δ/(h4^(1+Δ)+1)となる。温度1℃の変化
に対して、Δは約0.5%変化する。
値により変化する。今、hモ(6がh+46(1+Δ)
に変化したとする。定電流roは一定であるとして、I
、工の変化率を計算すると、 Δ/(h4^(1+Δ)+1)となる。温度1℃の変化
に対して、Δは約0.5%変化する。
h+46〜100とするとく高速・高周波用のトランジ
スタのh+、は一般にこの値以下である)出力電流の変
化率は、0.005%/℃となる。この値は非常に小さ
い値のように思われるが、13ピット、14ビツトの精
度を要求されるD 、、/ A変換器では、その精度を
百分率に1!!!!算した場合、0.012%、 0
.006%どなり、出力電流1m routが必要な精
度に入るための温度範囲が著しく制限されることになる
。
スタのh+、は一般にこの値以下である)出力電流の変
化率は、0.005%/℃となる。この値は非常に小さ
い値のように思われるが、13ピット、14ビツトの精
度を要求されるD 、、/ A変換器では、その精度を
百分率に1!!!!算した場合、0.012%、 0
.006%どなり、出力電流1m routが必要な精
度に入るための温度範囲が著しく制限されることになる
。
これらの欠点を除くため、次の手段が考えられる。
■ Q5 、QeをFET化するく第3図)。
■ トランジスタQ6をダイオードとする(第4図)。
■ 補償された定電流源を利用したスイッチを用いる(
第5図)。
第5図)。
しかしながら、■(第3図)はトランジスタを用いた場
合に比べて入力振幅を大きくとる必要があること、及び
高速動作に]8したFETがない(GaAsFETでは
ゲート電流が大き過ぎる)という問題点がある。
合に比べて入力振幅を大きくとる必要があること、及び
高速動作に]8したFETがない(GaAsFETでは
ゲート電流が大き過ぎる)という問題点がある。
■(第4図)は、エミッタの電位がスイッチのオン・オ
フにより変化するため、高速動作には不向きであり、更
に出力側のダイオードのアノードの電位を一定に保たな
くてはならない。
フにより変化するため、高速動作には不向きであり、更
に出力側のダイオードのアノードの電位を一定に保たな
くてはならない。
■(第4図)も■(第5図)も同様、エミッタの電位が
スイッチのオン・オフで変化するため高速動作には向い
ておらず、また、補償用のトランジスタのコレクタ電位
が固定されているために、出力トランジスタの■εの変
化にrvうh4.の変化を補償できないと言う問題点が
ある。
スイッチのオン・オフで変化するため高速動作には向い
ておらず、また、補償用のトランジスタのコレクタ電位
が固定されているために、出力トランジスタの■εの変
化にrvうh4.の変化を補償できないと言う問題点が
ある。
本発明の目的は、出力トランジスタのベース電流を補償
し、また出力トランジスタのコレクタ・エミッタ間電圧
の変化に応することで、高精度、かつ高い直線性をもつ
出力電流値を供給できる電流切換回路を提供することで
ある。
し、また出力トランジスタのコレクタ・エミッタ間電圧
の変化に応することで、高精度、かつ高い直線性をもつ
出力電流値を供給できる電流切換回路を提供することで
ある。
口、「発明の(開成」
C問題点を解決するための手段〕
本発明は、上記問題点を解決するために、 エミッタに
定電流源が接続され、ベースに駆動信号が加えられ、コ
レクタから出力電流が取出される出力トランジスタと、
この出力トランジスタのコレクタ側にゲートが接続さ
れ、コレクタ電圧を°検出するFETと、 この出力ト
ランジスタのエミッタ側にベースが接続され、出力トラ
ンジスタと熱的結合を有した補償用トランジスタと、
出力トランジスタと補償用1−ランジスタのコレクター
エミッタ間電圧を同一にする手段と、 出力i〜ランジ
スタのベース電流と、補償用トランジスタのベース電流
とが等しくなるように調整する下段と、を講じたもので
ある。
定電流源が接続され、ベースに駆動信号が加えられ、コ
レクタから出力電流が取出される出力トランジスタと、
この出力トランジスタのコレクタ側にゲートが接続さ
れ、コレクタ電圧を°検出するFETと、 この出力ト
ランジスタのエミッタ側にベースが接続され、出力トラ
ンジスタと熱的結合を有した補償用トランジスタと、
出力トランジスタと補償用1−ランジスタのコレクター
エミッタ間電圧を同一にする手段と、 出力i〜ランジ
スタのベース電流と、補償用トランジスタのベース電流
とが等しくなるように調整する下段と、を講じたもので
ある。
以下、図面を用いて本発明の詳細な説明する。
第1図は、本発明の一実施例を示した図である。
同図において、Qo、Q+は対となるスイッチングの出
力トランジスタ、Q2は補償用トランジスタ、03はF
ETである。IOは定電流源であり、定電流■0を流す
。r、も定電流源であるが、その電流値1+を可変調整
することができる。R1は:J4′m抵抗、Sはスイッ
チ手段、Eは定電圧源、Lはこの電流切替回路に接続さ
れる負荷である。
力トランジスタ、Q2は補償用トランジスタ、03はF
ETである。IOは定電流源であり、定電流■0を流す
。r、も定電流源であるが、その電流値1+を可変調整
することができる。R1は:J4′m抵抗、Sはスイッ
チ手段、Eは定電圧源、Lはこの電流切替回路に接続さ
れる負荷である。
出力トランジスタQOと01は、共にエミッタが定電流
源1oに接続され、ベースにはそれぞれ第1図に示すよ
うな相補型のデジタル信号が加えられる。トランジスタ
Qoのコレクタは回路アースに接続され、トランジスタ
Q1のコレクタは、次段の負荷りに接続される。スイッ
チングされた出力電流r。、tは負荷りに流れる。
源1oに接続され、ベースにはそれぞれ第1図に示すよ
うな相補型のデジタル信号が加えられる。トランジスタ
Qoのコレクタは回路アースに接続され、トランジスタ
Q1のコレクタは、次段の負荷りに接続される。スイッ
チングされた出力電流r。、tは負荷りに流れる。
トランジスタQo、Q+のエミッタには補償用1−ラン
ジスタQ2のベースが接続され、この補償用のトランジ
スタQ2のエミッタは可変定電流源1+に接1シtされ
る。補n用トランジスタQ2は、出力トランジスタQ1
と熱的に結合されている。
ジスタQ2のベースが接続され、この補償用のトランジ
スタQ2のエミッタは可変定電流源1+に接1シtされ
る。補n用トランジスタQ2は、出力トランジスタQ1
と熱的に結合されている。
また、トランジスタQ1のコレクタ側には、FET
Qコのゲートが1妄抗され、このFETQ3のドレイン
はN源Vcc に接続されている。更にFET Q3
のソースは調整抵抗R+を介して、トランジスタQ2の
コレクタに接続されている。
Qコのゲートが1妄抗され、このFETQ3のドレイン
はN源Vcc に接続されている。更にFET Q3
のソースは調整抵抗R+を介して、トランジスタQ2の
コレクタに接続されている。
また、補直用トランジスタQ2のコレクタには、スイッ
チSと定電圧源Eの直列回路が接続される。
チSと定電圧源Eの直列回路が接続される。
なお、調整抵抗R1は、第1図では、可変抵抗器として
図示したが、第1図の回路をLSI’Sで構成したとす
れば、例えば、薄膜抵抗をトリミング等により抵抗器を
調整することで可変抵抗器と闘換えることができる。
図示したが、第1図の回路をLSI’Sで構成したとす
れば、例えば、薄膜抵抗をトリミング等により抵抗器を
調整することで可変抵抗器と闘換えることができる。
第1図において、点線で囲った構成部分が本発明で新た
に付加したものである。以下、従来の回路と比べて、第
1図の回路が高速性を損わずに、出力トランジスタQI
の温度変化、コレクタ・ヱミッタ間電圧の変化等に対し
て高精度の電流切換をできる点を説明する。
に付加したものである。以下、従来の回路と比べて、第
1図の回路が高速性を損わずに、出力トランジスタQI
の温度変化、コレクタ・ヱミッタ間電圧の変化等に対し
て高精度の電流切換をできる点を説明する。
まず、本発明の大まかな、動作を説明する。
トランジスタQo、Q+は電流!;v換回換金路成して
おり、定電流IOをこのQo、Q+で切t1えている。
おり、定電流IOをこのQo、Q+で切t1えている。
そして、本発明では、トランジスタQ1と02を熱的に
結合させるとともに、トランジスタQIのベース電流i
b+を第1図で点線で囲った補正回路で吸収すること、
及び出力トランジスタと補償用トランジスタのvcT:
を等しくするように調整することで、h+、の変動分を
少なくし、その結果、Iovb=1oが維持されるよう
にしている。
結合させるとともに、トランジスタQIのベース電流i
b+を第1図で点線で囲った補正回路で吸収すること、
及び出力トランジスタと補償用トランジスタのvcT:
を等しくするように調整することで、h+、の変動分を
少なくし、その結果、Iovb=1oが維持されるよう
にしている。
ここで、FET Q3を使用することにより、Iov
hに比べて、FET Q3のゲート電流を無視できる
ようにした。
hに比べて、FET Q3のゲート電流を無視できる
ようにした。
以下、詳細に動作を説明する。
点線で囲った補償回路は、出力トランジスタQノのベー
ス電流ib1を補償している。モこて、トランジスタQ
Oがオフであって、トランジスタQ1がオンの場合につ
いて述べる。この場合、出力電流1oveは、トランジ
スタQ+のエミッタ電流■Eからベース電流ib+ を
引いたものである。従って、(1)式が成立つ。
ス電流ib1を補償している。モこて、トランジスタQ
Oがオフであって、トランジスタQ1がオンの場合につ
いて述べる。この場合、出力電流1oveは、トランジ
スタQ+のエミッタ電流■Eからベース電流ib+ を
引いたものである。従って、(1)式が成立つ。
1ovt = r E i、、
(1)fε :トランジスタQ1のエミッタ電流
トランジスタQ1の直流電流増幅率をh+41とづると
、IE = (1+h6a+) ”blであるから(2
)式が19られる。
(1)fε :トランジスタQ1のエミッタ電流
トランジスタQ1の直流電流増幅率をh+41とづると
、IE = (1+h6a+) ”blであるから(2
)式が19られる。
r −+五東−・r E (
2)ouτ 1+ に千41 ここでエミッタ電流fEは、定電流1oと補償用トラン
ジスタQ2のベースに流れ込む電流U>ユの和であるh
日ら、(3)式が得られる。
2)ouτ 1+ に千41 ここでエミッタ電流fEは、定電流1oと補償用トラン
ジスタQ2のベースに流れ込む電流U>ユの和であるh
日ら、(3)式が得られる。
1 i: = I o + 26.
<3>トランジスタQ2の直流電流増幅率をh
4<2とする・と、(4)式が1りられる。
<3>トランジスタQ2の直流電流増幅率をh
4<2とする・と、(4)式が1りられる。
1’ (4)fb2=″け)
L山 (2)、(3)、(4)式から次式が15られる。
L山 (2)、(3)、(4)式から次式が15られる。
ここで、■。、え=Ioとする調整く即も、出力トラン
ジスタQ、と補員用トランジスタQ2のベース電流向と
を一致させる調整)と、トランジスタQ1とQ2のVc
Hを同一にザるVIJ uとを次のようにして行なう。
ジスタQ、と補員用トランジスタQ2のベース電流向と
を一致させる調整)と、トランジスタQ1とQ2のVc
Hを同一にザるVIJ uとを次のようにして行なう。
まず、スイッチSを閉じ、補償用I〜ランジスタQ2の
コレクタへ定電圧口を加える。そして、出力トランジス
タQ1のVcsと補償用1〜ランジスクQ2のvcEと
が等しくなるように、定電圧源Eの電圧レベルを調整す
る。
コレクタへ定電圧口を加える。そして、出力トランジス
タQ1のVcsと補償用1〜ランジスクQ2のvcEと
が等しくなるように、定電圧源Eの電圧レベルを調整す
る。
次に、Tout=roとなるように可変定電流源11を
可変調整する。low;=Ioとなった時における電流
値I+は、(5)式で表わされる。
可変調整する。low;=Ioとなった時における電流
値I+は、(5)式で表わされる。
次に、スイッチSをオフの状態とし、調整抵抗R1を調
整してトランジスタQ+とQ2のVcaが等しくなるよ
うにする。
整してトランジスタQ+とQ2のVcaが等しくなるよ
うにする。
以上の調整を行なうことにより、温度、Vcεの変化に
かかわらず九1 と九2は等しい値を保ち、1oり丈−
1oの関係が維持される。
かかわらず九1 と九2は等しい値を保ち、1oり丈−
1oの関係が維持される。
温度変化、VCHの変化によってトランジスタQ1.Q
2のh(<1 、 t144AzがそれぞれF1+e+
(1+ΔI)、h+4z(1+Δ2)に変化した時の
出力電流を Iov<−とすると(6)式が17られる
。
2のh(<1 、 t144AzがそれぞれF1+e+
(1+ΔI)、h+4z(1+Δ2)に変化した時の
出力電流を Iov<−とすると(6)式が17られる
。
このどき、調整時の出力電流f。は−10からの変化率
は、(Ioいえ−/Iovカ)−1で与えられる。これ
を計算すると、(7)式となる。
は、(Ioいえ−/Iovカ)−1で与えられる。これ
を計算すると、(7)式となる。
るので、(7)式は、(8)式となる。
本発明では、Δ1とΔ2の差を小さくするために出力ト
ランジスタQ、と補償用1−ランジスタQ2の温度及び
VC+:を同一に保っているh日ろ、Δ1−Δ2は非常
に小さなj直となる。
ランジスタQ、と補償用1−ランジスタQ2の温度及び
VC+:を同一に保っているh日ろ、Δ1−Δ2は非常
に小さなj直となる。
第6図は、本発明の別の構成例を示した図である。第6
図が第1図と異なる点は、第1図の可変定電流源スタI
+を抵抗R2に置換えた点である。その他の構成は、第
1図と同様なため、その構成・接続の説明は省略する。
図が第1図と異なる点は、第1図の可変定電流源スタI
+を抵抗R2に置換えた点である。その他の構成は、第
1図と同様なため、その構成・接続の説明は省略する。
第6図において、トランジスタQ2のエミッタに流れる
電流は、エミッタ・VEE間の降下電圧と抵抗R2で定
まる。エミッタの電位は、ベース電位カらV叩(約0.
7v )引いた値である。ベースの電位はトランジスタ
Qo、Q+のエミッタの電位であり、これ(まQl、Q
’2のベースに相補型の入力を加えているので一定であ
る。トランジスタQ2のエミッタ電流I Elとibz
とは、(9)式の関係がある。
電流は、エミッタ・VEE間の降下電圧と抵抗R2で定
まる。エミッタの電位は、ベース電位カらV叩(約0.
7v )引いた値である。ベースの電位はトランジスタ
Qo、Q+のエミッタの電位であり、これ(まQl、Q
’2のベースに相補型の入力を加えているので一定であ
る。トランジスタQ2のエミッタ電流I Elとibz
とは、(9)式の関係がある。
r Elの変化に対して1.2の変化は小さい。従つ゛
て、第1図の回路程、精度、温度の範囲を要求されない
場合は、第6図の回路が利用できる。
て、第1図の回路程、精度、温度の範囲を要求されない
場合は、第6図の回路が利用できる。
第7図は本発明の別の構成例であり、第6図における抵
抗R2にJζるV、ヨのI整を省略するための実施例で
ある。第7図で示した構成は、第1図の点線で囲った部
分のみである。即ち、点P1は第1図の出力トランジス
タQ、のコレクタへ接続され、点P2は第1図の出力ト
ランジスタQ1のエミッタに接続される。
抗R2にJζるV、ヨのI整を省略するための実施例で
ある。第7図で示した構成は、第1図の点線で囲った部
分のみである。即ち、点P1は第1図の出力トランジス
タQ、のコレクタへ接続され、点P2は第1図の出力ト
ランジスタQ1のエミッタに接続される。
第7図では、FETQ3のソース側の回路に、このFE
T Q3とベアになるI”ET Q、5が抵抗R3
を介して接続されている。また、トランジスタQ1.が
FETQ3のドレイン−ソース間に接続され、この1−
ランジスクQ1.のエミッタ回路にトランジスタQ2が
接続される。1−ランジスタQ16のベースは「ETQ
IIi−のドレインに接続され、F E T Qlir
のソース・ゲート間に抵抗R4が接続される。このよう
な回路では、VCEQI = Vc3.1となることが
知られている。即ち、第6図で説明したような抵抗R2
によるVc5の調整が不要となる。
T Q3とベアになるI”ET Q、5が抵抗R3
を介して接続されている。また、トランジスタQ1.が
FETQ3のドレイン−ソース間に接続され、この1−
ランジスクQ1.のエミッタ回路にトランジスタQ2が
接続される。1−ランジスタQ16のベースは「ETQ
IIi−のドレインに接続され、F E T Qlir
のソース・ゲート間に抵抗R4が接続される。このよう
な回路では、VCEQI = Vc3.1となることが
知られている。即ち、第6図で説明したような抵抗R2
によるVc5の調整が不要となる。
なJ3、第7図の動作は、ありふれたFETバッフ1回
路であるため、その説明を省略する。
路であるため、その説明を省略する。
なJ3、第1図、第6図では、トランジスタQ。
のコレクタを回蕗アースに接続する例で説明したが、こ
のコレクタ回路に負荷を接続して、トランジスタQoか
らも、出力電流を取出すようにしても良い。
のコレクタ回路に負荷を接続して、トランジスタQoか
らも、出力電流を取出すようにしても良い。
また、出力トランジスタQ+ と補償用1〜ランジスク
Q2との熱的結合度を高めるため、Ql 、 Q2を同
一のウェハ上に近接して設けることが有効である。
Q2との熱的結合度を高めるため、Ql 、 Q2を同
一のウェハ上に近接して設けることが有効である。
ハ、1本発明の効果」
以上述べたように、本発明によれば、次の効果が10ら
れる。
れる。
温度変化と出力電流端子の電圧変化について、電流切替
えのトランジスタQ1のベース電流を補償しているので
、高精度を広い温度範囲にわたって維持することができ
る。
えのトランジスタQ1のベース電流を補償しているので
、高精度を広い温度範囲にわたって維持することができ
る。
例えば、h+、!七100、 △1.Δ2七0.5%/
℃、ma X I Δ、−Δ2 1 = 0.1%
/’Cト見&’1 ツタ場合、出力電流の変化は、本発
明による補匿が無い場合は、0.005%/℃であるが
、本発明によれば、これが0.001%/℃以内に改善
される。
℃、ma X I Δ、−Δ2 1 = 0.1%
/’Cト見&’1 ツタ場合、出力電流の変化は、本発
明による補匿が無い場合は、0.005%/℃であるが
、本発明によれば、これが0.001%/℃以内に改善
される。
更に、出力トランジスタQ1のコレクターエミッタ間電
圧についても補償を行なっているので、本発明に係る回
路を用いて、D/A変換器を構成した場合は、優れた直
線性が得られる。
圧についても補償を行なっているので、本発明に係る回
路を用いて、D/A変換器を構成した場合は、優れた直
線性が得られる。
また、電流切替回路のエミッタ電位がスイッチのオン・
オフにかかわらず一定となる回路構成であるため、高速
な動作が可能となる。
オフにかかわらず一定となる回路構成であるため、高速
な動作が可能となる。
第1図は本発明に係る電流切替回路の一+ll!li例
を示した図、第2図〜第5図は従来の電流切換回路の例
を示す図、第6図と第7図は本発明の別の満成例を示し
た図である。 Qo 、Q+・・・出力1−ランジスタ、Q2・・・補
(α用トランジスタ、Q10 ・・・トランジスタ、Q
3.Q1=;・・・FET、ro・・・定電流源、11
・・・可変定電流源、R+ 、R2・・・調整抵抗、R
3・・・抵抗、S・・・スイッチ、「・・・定電圧源。 第1図 第2図 第3図 第4図 第5図 第6図 第7図 手 続 補 正 書く方式) %式% 2、発明の名称 電流切替回路 3、補正する者 事件との関係 特許出願人 住 所 東京都武蔵野市中町2丁目9番32号
名 称 横河電機株式会社 4、代理人 住 所 東京都武蔵野市中町2丁目9番32@
横河電機株式会社内 置(入代> <0422> (54) 11117
、補正の内容 明tI書の第1頁第3行目に「電流切換回路」とあるの
を「電流切替回路」と補正する。
を示した図、第2図〜第5図は従来の電流切換回路の例
を示す図、第6図と第7図は本発明の別の満成例を示し
た図である。 Qo 、Q+・・・出力1−ランジスタ、Q2・・・補
(α用トランジスタ、Q10 ・・・トランジスタ、Q
3.Q1=;・・・FET、ro・・・定電流源、11
・・・可変定電流源、R+ 、R2・・・調整抵抗、R
3・・・抵抗、S・・・スイッチ、「・・・定電圧源。 第1図 第2図 第3図 第4図 第5図 第6図 第7図 手 続 補 正 書く方式) %式% 2、発明の名称 電流切替回路 3、補正する者 事件との関係 特許出願人 住 所 東京都武蔵野市中町2丁目9番32号
名 称 横河電機株式会社 4、代理人 住 所 東京都武蔵野市中町2丁目9番32@
横河電機株式会社内 置(入代> <0422> (54) 11117
、補正の内容 明tI書の第1頁第3行目に「電流切換回路」とあるの
を「電流切替回路」と補正する。
Claims (4)
- (1)エミッタに定電流源が接続され、ベースに駆動信
号が加えられ、コレクタから出力電流が取出される出力
トランジスタと、 この出力トランジスタのコレクタ側にゲートが接続され
、コレクタ電圧を検出するFETと、この出力トランジ
スタのエミッタ側にベースが接続され、出力トランジス
タと熱的結合を有した補償用トランジスタと、 出力トランジスタと補償用トランジスタのコレクターエ
ミッタ間電圧を同一にする手段と、出力トランジスタの
ベース電流と、補償用トランジスタのベース電流とが等
しくなるように調整する手段と、を備えたことを特徴と
する電流切換回路。 - (2)前記出力トランジスタと補償用トランジスタのコ
レクターエミッタ間電圧を同一にする手段と前記FET
のソースと補償用トランジスタのコレクタ間に設けた調
整抵抗と、補償用トランジスタのコレクタへ定電圧を加
える手段とを用いたことを特徴とする特許請求の範囲第
1項記載の電流切替回路。 - (3)前記出力トランジスタのベース電流と、補償用ト
ランジスタのベース電流とが等しくなるように調整する
手段として、 補償用トランジスタのエミッタに接続された可変定電流
源を用いたことを特徴とする特許請求の範囲第1項記載
の電流切替回路。 - (4)エミッタが前記出力トランジスタのエミッタと接
続され、ベースには、出力トランジスタのベースに加え
られる信号と相補の関係を有する信号が加えられるトラ
ンジスタを備えたことを特徴とする特許請求の範囲第1
項記載の電流切替回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12760785A JPS6290025A (ja) | 1985-06-12 | 1985-06-12 | 電流切替回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12760785A JPS6290025A (ja) | 1985-06-12 | 1985-06-12 | 電流切替回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6290025A true JPS6290025A (ja) | 1987-04-24 |
Family
ID=14964272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12760785A Pending JPS6290025A (ja) | 1985-06-12 | 1985-06-12 | 電流切替回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6290025A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009159605A (ja) * | 2007-12-27 | 2009-07-16 | Dongbu Hitek Co Ltd | デジタル−アナログ変換器における電流セル回路 |
-
1985
- 1985-06-12 JP JP12760785A patent/JPS6290025A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009159605A (ja) * | 2007-12-27 | 2009-07-16 | Dongbu Hitek Co Ltd | デジタル−アナログ変換器における電流セル回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5512859A (en) | Amplifier stage having compensation for NPN, PNP beta mismatch and improved slew rate | |
KR890004647B1 (ko) | 정전류원회로 및 이 회로를 사용한 차동증폭기 | |
US4766394A (en) | Operational amplifier circuit having wide operating range | |
CA1219045A (en) | Amplifier with rail-to-rail input capability and controlled transconductance | |
US7339402B2 (en) | Differential amplifier with over-voltage protection and method | |
US4371843A (en) | Semiconductor differential amplifier circuit with feedback bias control | |
US4783602A (en) | Operational transconductance amplifier for use in sample-and-hold circuits and the like | |
US5212458A (en) | Current mirror compensation circuit | |
US5373253A (en) | Monolithic current mirror circuit employing voltage feedback for β-independent dynamic range | |
US5469104A (en) | Active folded cascode | |
US5130572A (en) | Operational track-and-hold amplifier | |
US4524318A (en) | Band gap voltage reference circuit | |
US5900779A (en) | Differential transimpedance amplifier | |
US4879524A (en) | Constant current drive circuit with reduced transient recovery time | |
US5243235A (en) | Sample-and-hold circuit | |
KR920010237B1 (ko) | 증폭회로 | |
US5517103A (en) | Reference current source for low supply voltage operation | |
JP2590378B2 (ja) | 論理回路 | |
JP3085803B2 (ja) | 差動電流源回路 | |
US4529948A (en) | Class AB amplifier | |
JPH04227106A (ja) | 高周波数クロス接合折返しカスコード回路 | |
US6924701B1 (en) | Method and apparatus for compensating an amplifier | |
US4241314A (en) | Transistor amplifier circuits | |
JPS6290025A (ja) | 電流切替回路 | |
US4855684A (en) | Bias current compensation for bipolar input stages |