JP2009141249A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009141249A5 JP2009141249A5 JP2007318236A JP2007318236A JP2009141249A5 JP 2009141249 A5 JP2009141249 A5 JP 2009141249A5 JP 2007318236 A JP2007318236 A JP 2007318236A JP 2007318236 A JP2007318236 A JP 2007318236A JP 2009141249 A5 JP2009141249 A5 JP 2009141249A5
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal semiconductor
- semiconductor substrate
- insulating layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (6)
- 絶縁表面を有する支持基板上に、単結晶半導体基板から剥離した単結晶半導体層を形成する半導体基板の作製方法であって、
前記単結晶半導体基板にイオンを添加して、前記単結晶半導体基板の表面から所定の深さの領域に損傷層を形成し、
前記支持基板上面に、枠状の第１の絶縁層と、前記第１の絶縁層に囲まれた領域内に島状に設けられた第２の絶縁層と、を形成し、
前記支持基板を、前記第１の絶縁層及び前記第２の絶縁層を介して、前記単結晶半導体基板と重ね合わせ、
前記単結晶半導体基板と前記支持基板を重ね合わせた状態で、前記支持基板及び前記単結晶半導体基板を真空チャンバー内に搬入し、
前記真空チャンバー内を減圧して、前記第１の絶縁層と前記第２の絶縁層とが設けられていない、前記単結晶半導体基板と前記支持基板との間隙を減圧状態とした後、前記真空チャンバー内の前記単結晶半導体基板及び前記支持基板を大気解放し、
前記単結晶半導体基板と前記支持基板を重ね合わせた状態で熱処理を行い、前記損傷層を劈開面として前記単結晶半導体基板の一部を剥離することにより、前記支持基板上の前記第１の絶縁層及び前記第２の絶縁層上に、前記単結晶半導体基板から剥離された前記単結晶半導体層を固定する半導体基板の作製方法。 - 絶縁表面を有する支持基板上に、単結晶半導体基板から剥離した単結晶半導体層を形成する半導体基板の作製方法であって、
前記単結晶半導体基板にイオンを添加して、前記単結晶半導体基板の表面から所定の深さの領域に損傷層を形成し、
前記単結晶半導体基板の上面に、枠状の第１の絶縁層と、前記第１の絶縁層に囲まれた領域内に島状に設けられた第２の絶縁層と、を形成し、
前記単結晶半導体基板を、前記第１の絶縁層及び前記第２の絶縁層を介して、前記支持基板と重ね合わせ、
前記単結晶半導体基板と前記支持基板を重ね合わせた状態で、前記支持基板及び前記単結晶半導体基板を真空チャンバー内に搬入し、
前記真空チャンバー内を減圧して、前記第１の絶縁層と前記第２の絶縁層とが設けられていない、前記単結晶半導体基板と前記支持基板との間隙を減圧状態とした後、前記真空チャンバー内の前記単結晶半導体基板及び前記支持基板を大気解放し、
前記単結晶半導体基板と前記支持基板を重ね合わせた状態で熱処理を行い、前記損傷層を劈開面として前記単結晶半導体基板の一部を剥離することにより、前記支持基板上の前記第１の絶縁層及び前記第２の絶縁層上に、前記単結晶半導体基板から剥離された前記単結晶半導体層を固定する半導体基板の作製方法。 - 絶縁表面を有する支持基板上に、単結晶半導体基板から剥離した単結晶半導体層を形成する半導体基板の作製方法であって、
前記単結晶半導体基板にイオンを添加して、前記単結晶半導体基板の表面から所定の深さの領域に損傷層を形成し、
前記支持基板の中央に、凹部を形成し、
前記凹部が形成された前記支持基板上面に、枠状の第１の絶縁層と、前記第１の絶縁層に囲まれた領域内に島状に設けられた第２の絶縁層と、を形成し、前記第１の絶縁層は前記凹部以外の前記支持基板上面に設けられ、前記第２の絶縁層は前記凹部上面に設けられ、
前記支持基板を、前記第１の絶縁層及び前記第２の絶縁層を介して、前記単結晶半導体基板と重ね合わせ、
前記単結晶半導体基板と前記支持基板を重ね合わせた状態で、前記支持基板及び前記単結晶半導体基板を真空チャンバー内に搬入し、
前記真空チャンバー内を減圧して、前記第１の絶縁層と前記第２の絶縁層とが設けられていない、前記単結晶半導体基板と前記支持基板との間隙を減圧状態とした後、前記真空チャンバー内の前記単結晶半導体基板及び前記支持基板を大気解放し、
前記単結晶半導体基板と前記支持基板を重ね合わせた状態で熱処理を行い、前記損傷層を劈開面として前記単結晶半導体基板の一部を剥離することにより、前記支持基板上の前記第１の絶縁層及び前記第２の絶縁層上に、前記単結晶半導体基板から剥離された前記単結晶半導体層を固定する半導体基板の作製方法。 - 請求項１乃至請求項３のいずれか一において、
前記第１の絶縁層は、１００μｍ乃至１ｃｍの幅で形成されていることを特徴とする半導体基板の作製方法。 - 請求項１乃至請求項４のいずれか一において、
大気解放後の前記単結晶半導体基板と前記支持基板との間隙の気圧は、大気圧よりも０．５気圧以上１気圧以下、減圧されていることを特徴とする半導体基板の作製方法。 - 請求項１乃至５のいずれか一に記載の作製方法で作製された半導体基板を用いて、半導体装置を作製する方法であり、
前記単結晶半導体層を含む半導体素子を作製する半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007318236A JP5201967B2 (ja) | 2007-12-10 | 2007-12-10 | 半導体基板の作製方法および半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007318236A JP5201967B2 (ja) | 2007-12-10 | 2007-12-10 | 半導体基板の作製方法および半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009141249A JP2009141249A (ja) | 2009-06-25 |
| JP2009141249A5 true JP2009141249A5 (ja) | 2011-01-13 |
| JP5201967B2 JP5201967B2 (ja) | 2013-06-05 |
Family
ID=40871544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007318236A Expired - Fee Related JP5201967B2 (ja) | 2007-12-10 | 2007-12-10 | 半導体基板の作製方法および半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5201967B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011029609A (ja) * | 2009-06-26 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法およびｓｏｉ基板 |
| WO2012128030A1 (en) * | 2011-03-18 | 2012-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device |
| JP2024085189A (ja) * | 2022-12-14 | 2024-06-26 | タツモ株式会社 | 半導体デバイスの製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1145862A (ja) * | 1997-07-24 | 1999-02-16 | Denso Corp | 半導体基板の製造方法 |
| JP4556158B2 (ja) * | 2002-10-22 | 2010-10-06 | 株式会社Ｓｕｍｃｏ | 貼り合わせｓｏｉ基板の製造方法および半導体装置 |
| ATE531077T1 (de) * | 2002-12-19 | 2011-11-15 | Nxp Bv | Belastungsfreies zusammengesetztes substrat und verfahren zur herstellung eines solchen zusammengesetzten substrats |
| JP2007158371A (ja) * | 2007-02-02 | 2007-06-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
2007
- 2007-12-10 JP JP2007318236A patent/JP5201967B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009111375A5 (ja) | ||
| JP2009111363A5 (ja) | ||
| WO2011087874A3 (en) | Method of controlling trench microloading using plasma pulsing | |
| JP2009010353A5 (ja) | ||
| JP2009003434A5 (ja) | ||
| JP2008311635A5 (ja) | ||
| JP2008270775A5 (ja) | ||
| JP2009004736A5 (ja) | ||
| JP2008311621A5 (ja) | ||
| WO2006095566A8 (en) | Nitride semiconductor light-emitting device and method for fabrication thereof | |
| WO2009137199A3 (en) | Boron nitride and boron-nitride derived materials deposition method | |
| JP2006024914A5 (ja) | ||
| EP2048705A3 (en) | Manufacturing method of SOI substrate | |
| JP2009135472A5 (ja) | ||
| JP2008270774A5 (ja) | ||
| WO2009004889A1 (ja) | 薄膜シリコンウェーハ及びその作製法 | |
| WO2009008407A1 (ja) | 有機半導体素子の製造方法、有機半導体素子及び有機半導体装置 | |
| JP2010199353A5 (ja) | ||
| JP2010050444A5 (ja) | ||
| JP2007513517A5 (ja) | ||
| JP2009224769A5 (ja) | ||
| JP2010251724A5 (ja) | ||
| JP2009044136A5 (ja) | ||
| JP2009141249A5 (ja) | ||
| JP2009194374A5 (ja) | Ｓｏｉ基板の作製方法 |