JP2009130163A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009130163A
JP2009130163A JP2007304092A JP2007304092A JP2009130163A JP 2009130163 A JP2009130163 A JP 2009130163A JP 2007304092 A JP2007304092 A JP 2007304092A JP 2007304092 A JP2007304092 A JP 2007304092A JP 2009130163 A JP2009130163 A JP 2009130163A
Authority
JP
Japan
Prior art keywords
terminal
semiconductor device
external connection
wiring
screwing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007304092A
Other languages
English (en)
Other versions
JP5292779B2 (ja
Inventor
Shin Soyano
伸 征矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2007304092A priority Critical patent/JP5292779B2/ja
Publication of JP2009130163A publication Critical patent/JP2009130163A/ja
Application granted granted Critical
Publication of JP5292779B2 publication Critical patent/JP5292779B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】歩留まりが高く、複数の半導体素子を樹脂ケースにより包容した半導体装置の配線用端子の配置構造を、簡便に変更し得る半導体装置を提供する。
【解決手段】半導体装置１では、樹脂ケース４０に固定支持された複数の外部接続用端子５０ａ，５１ａ，５２ａ，５３ａと、樹脂ケース４０内に包容された、少なくとも一つの半導体素子と、半導体素子に配設された電極に導通する端子台２３ａ，２３ｂ，２４ａ，２４ｂと、端子台２３ａ，２３ｂ，２４ａ，２４ｂと外部接続用端子５０ａ，５１ａ，５２ａ，５３ａとの電気的接続をする配線用端子５０ｂ，５１ｂ，５２ｂと、を備え、当該外部接続用端子と当該配線用端子、または、当該端子台と当該外部接続用端子とがねじ止めにより接合されている。これにより、歩留まりが高く、半導体装置１の配線用端子５０ｂ，５１ｂ，５２ｂの配置構造を、簡便に変更し得る半導体装置が実現する。
【選択図】図１

Description

本発明は半導体装置に関し、特に複数の半導体素子を樹脂ケースにより包容した半導体装置に関する。
インバータ装置、無停電電源装置、工作機械、産業用ロボット等では、その本体装置とは独立して、パワー半導体素子を搭載した半導体装置（汎用モジュール）が使用されている。そして、このような半導体装置は、複数のパワー半導体素子を樹脂ケース内に封止（パッケージ）させた構造をしている（例えば、特許文献１，２参照）。
このような半導体装置の内部配線は、配線用端子（リードフレーム）で行うのが一般的である（例えば、特許文献３参照）。
例えば、図１１に、パワー半導体素子を樹脂ケース内に封止させた半導体装置の要部模式図を示す。この図では、配線用端子で内部配線を行った半導体装置の一例が示されている。
図示するように、半導体装置は、樹脂ケース４００内に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子１００を配置している。ここで、ＩＧＢＴ素子１００は、縦型のパワー半導体素子であり、その上面にエミッタ電極、下面にコレクタ電極を配設している。そして、ＩＧＢＴ素子１００のエミッタ電極と配線基板２００とは、配線用端子６００を通じて導通している。また、ＩＧＢＴ素子１００のコレクタ電極は、配線基板２００の回路に直接的に導通している。
そして、配線用端子６００の上記エミッタ電極、配線基板２００との接合は、例えば、半田付け、超音波接合、レーザー溶接にて行うのが一般的である。
特開平６−０４５５１８号公報 特開２００２−３６８１９２号公報 特開２００５−６４４４１号公報
しかし、上述した半田付けの場合には、半田付け中に接合部分に与えられる熱が配線用端子６００内を伝導し、樹脂ケース４００自体を変形させてしまうことがある。
また、超音波接合においては、接合部分を樹脂ケース４００内で中空状態で行う場合があり、その接合が確実でない場合が生じる。
また、レーザー溶接の場合は、接合部分から飛散する溶融物（例えば、金属片）が半導体素子の電極に付着したりすると、半導体素子の特性劣化を引き起こす場合がある。このため、レーザー溶接の場合は、配線用端子材に制約を課すこともある。
また、配線用端子６００を一旦、被接合部分に接合させてしまうと、その後において、配線用端子６００の配置変更が自由にできないという問題があった。
本発明はこのような点に鑑みてなされたものであり、歩留まりが高く、複数の半導体素子を樹脂ケースにより包容した半導体装置の配線用端子の配置構造を、簡便に変更し得る半導体装置を提供することを目的とする。
上記課題を解決するために、本発明の一態様では、樹脂ケースに固定支持された複数の外部接続用端子と、前記樹脂ケース内に包容された、少なくとも一つの半導体素子と、前記半導体素子に配設された電極に導通する端子台と、前記端子台と前記外部接続用端子との電気的接続をする配線用端子と、を備え、前記外部接続用端子と前記配線用端子、または、前記端子台と前記外部接続用端子との少なくとも何れかががねじ止めにより接合されていることを特徴とする半導体装置が提供される。
また、本発明の別の一態様では、樹脂ケースに固定支持された複数の外部接続用端子と、前記樹脂ケース内に包容された、少なくとも一つの半導体素子と、前記半導体素子に配設された電極に導通する端子台と、前記端子台と前記外部接続用端子との電気的接続をする配線用端子と、を備え、前記外部接続用端子と前記配線用端子、または、前記端子台と前記外部接続用端子とがねじ止めにより接合されている、複数の半導体モジュール間の前記配線用端子を連結したことを特徴とする半導体装置が提供される。
本発明によれば、歩留まりが高く、複数の半導体素子を樹脂ケースにより包容した半導体装置の配線用端子の配置構造を、簡便に変更し得る半導体装置が実現する。
以下、本実施の形態に係る半導体装置を、図面を参照して詳細に説明する。
＜第１の実施の形態＞
図１は第１の実施の形態に係る半導体装置の要部模式図である。ここで、図（ａ）には、半導体装置の平面模式図が例示され、図（ｂ）には図（ａ）の破線Ｘ−Ｘの位置における断面を矢印の方向に矢視する図が表示されている。尚、図１では、インバータ回路一相分の半導体モジュール（パワーモジュール）の一例が例示されている。
図示する半導体装置１は、板厚が数ミリの金属ベース板１０を基体とし、当該金属ベース板１０上に、錫（Ｓｎ）−銀（Ａｇ）系の鉛フリー半田層（図示しない）を介して絶縁基板２０が接合・搭載されている。そして、絶縁基板２０上層には、パワー半導体素子であるＩＧＢＴ素子３０ａ，３０ｂ、並びにＦＷＤ素子３１ａ，３１ｂを、夫々複数個、実装している。更に、半導体装置１は、上記半導体素子等を樹脂ケース４０によりパッケージングし、所謂、汎用ＩＧＢＴモジュールとして機能する。
絶縁基板２０は、絶縁板２０ａと、絶縁板２０ａの下面にＤＣＢ（Direct Copper Bonding）法で形成された金属箔２０ｂと、絶縁板２０ａの上面に同じくＤＣＢ法で形成された金属箔２０ｃを備えている。
更に、夫々の絶縁基板２０の金属箔２０ｃ上には、半田層（図示しない）を介して、少なくとも一つのＩＧＢＴ素子３０ａ，３０ｂがその裏面側（例えば、コレクタ電極側）を接合させた状態にて、金属箔２０ｃ上に搭載されている。
また、ＩＧＢＴ素子３０ａ，３０ｂのコレクタ電極とは反対側の主面、即ち、ＩＧＢＴ素子３０ａ，３０ｂの上面側には、エミッタ電極が配設されている。更に、ＩＧＢＴ素子３０ａ，３０ｂの上面の一部には、制御電極３０ｇが配設されている。そして、制御電極３０ｇは、金属ワイヤ２１を通じて、樹脂ケース４０にインサート成形（封止）されたピン端子（制御用端子）２２の一端に導通している。また、ピン端子２２のもう一方の端は、半導体装置１の上方へ延出され、樹脂ケース４０の上面より高い位置にまで設定されている。
また、ＦＷＤ素子３１ａ，３１ｂにおいては、半田層（図示しない）を介して、カソード側を金属箔２０ｃに接合させた状態にて、金属箔２０ｃ上に搭載されている。そして、ＦＷＤ素子３１ａ，３１ｂの当該カソード側とは反対側の主面、即ち、上面には、アノード側を配置している。
また、ＩＧＢＴ素子３０ａ，３０ｂのエミッタ電極（ＩＧＢＴ素子３０ａ，３０ｂの上面側）とＦＷＤ素子３１ａ，３１ｂのアノード側（ＦＷＤ素子３１ａ，３１ｂの上面側）には、屈曲構造を備えた端子台２３ａ，２３ｂが半田付けによって架設されている。例えば、端子台２３ａ，２３ｂの断面は、矩形であり、凸形状としている。これにより、ＩＧＢＴ素子３０ａ，３０ｂのエミッタ電極とＦＷＤ素子３１ａ，３１ｂのアノード側との導通が端子台２３ａ，２３ｂを通じて確保されている。
また、ＩＧＢＴ素子３０ａ，３０ｂのコレクタ電極とＦＷＤ素子３１ａ，３１ｂのカソード側は、ＩＧＢＴ素子３０ａ，３０ｂ並びにＦＷＤ素子３１ａ，３１ｂの下地である金属箔２０ｃを通じて互いに導通している。
ここで、絶縁板２０ａは、例えば、アルミナ（Ａｌ2Ｏ3）焼結体のセラミックで構成され、金属箔２０ｂ，２０ｃは、銅（Ｃｕ）を主成分とする金属で構成されている。また、端子台２３ａ，２３ｂは、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）またはこれらの合金を主成分とした材質により構成されている。
また、金属箔２０ｃに搭載する半導体素子においては、上述したＩＧＢＴ素子３０ａ，３０ｂに限らず、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いてもよい。
また、半導体装置１にあっては、金属ベース板１０の上端縁に、例えば、ＰＰＳ（ポリ・フェニレン・サルファイド）製の樹脂ケース４０が固設されている。そして、樹脂ケース４０の一部には、例えば、ＩＧＢＴ素子３０ａ，３０ｂの主電極に導通する外部接続用端子５０ａ，５１ａ，５２ａ，５３ａがインサート成形されている。
ここで、外部接続用端子５０ａは、例えば、インバータ回路の正極入力端子（Ｐ端子）となり、外部接続用端子５１ａは、例えば、インバータ回路の負極入力端子（Ｎ端子）となる。これらの外部接続用端子５０ａ，５１ａは、半導体装置１の外部に設置された直流電源の正極、負極に夫々電気的に接続される。また、外部接続用端子５２ａは、例えば、インバータ回路の交流出力端子（Ｕ，Ｖ，Ｗ相）となる。尚、外部接続用端子５３ａは、予備端子である。
そして、外部接続用端子５０ａには、Ｌ字形状の配線用端子（リードフレーム）５０ｂの一端が金属製のねじ６０によるねじ止めにより接合されている。更に、当該配線用端子５０ｂは、別の端を２股に分岐する構成とし、当該２つの端は、ねじ６０によるねじ止めにより、断面が「コ」の字型をした屈曲構造の端子台２４ｂの上面に接合されている。
尚、端子台２４ｂの下面は、金属箔２０ｃの主面に半田付けまたはレーザー溶接によって接合されている。
即ち、半導体装置１においては、樹脂ケース４０に固設された外部接続用端子５０ａに配線用端子５０ｂの一端が電気的に接続され、当該配線用端子５０ｂのもう一方の端は、端子台２４ｂを通じて、ＩＧＢＴ素子３０ｂのコレクタ電極並びにＦＷＤ素子３１ｂのカソード側に電気的に接続されている。
また、外部接続用端子５１ａには、Ｌ字形状の配線用端子５１ｂの一端がねじ６０によるねじ止めにより接合されている。そして、配線用端子５１ｂのもう一方の端は、ねじ６０によるねじ止めにより、端子台２３ａの上面に接合されている。
即ち、半導体装置１においては、樹脂ケース４０に固設された外部接続用端子５１ａに配線用端子５１ｂの一端が電気的に接続され、当該配線用端子５１ｂのもう一方の端は、端子台２３ａを通じて、ＩＧＢＴ素子３０ａのエミッタ電極並びにＦＷＤ素子３１ａのアノード側に電気的に接続されている。
また、外部接続用端子５２ａには、配線用端子５２ｂの一端がねじ６０によるねじ止めにより接合されている。また、配線用端子５２ｂは、配線用端子５２ｂの中部において、ねじ６０によるねじ止めにより、端子台２３ｂの上面に接合している。そして、外部接続用端子５２ａは配線用端子５０ｂの下方へ潜るように配置され、２股に分岐された別の端をねじ６０によるねじ止めにより、断面が「コ」の字型をした屈曲構造の端子台２４ａの上面に接合している。
尚、端子台２４ａの下面は、金属箔２０ｃの主面に半田付けまたはレーザー溶接によって接合されている。
即ち、半導体装置１においては、樹脂ケース４０に固設された外部接続用端子５２ａに配線用端子５２ｂの一端が電気的に接続され、当該配線用端子５２ｂの中部が端子台２３ｂを通じて、ＩＧＢＴ素子３０ｂのエミッタ電極並びにＦＷＤ素子３１ｂのアノード側に電気的に接続されている。更に、当該配線用端子５２ｂのもう一方の端は、端子台２４ａを通じて、ＩＧＢＴ素子３０ａのコレクタ電極並びにＦＷＤ素子３１ａのカソード側に電気的に接続されている。
そして、樹脂ケース４０及び金属ベース板１０で取り囲まれた空間には、半導体素子、金属ワイヤ２１等の保護を目的として、配線用端子５０ｂ，５１ｂ，５２ｂの真下にまで、封止用樹脂４１が充填されている。即ち、半導体装置１においては、配線用端子５０ｂ，５１ｂ，５２ｂを封止用樹脂４１から表出させた構造をなしている。
ここで、封止用樹脂４１の材質は、例えば、ゲルまたはエポキシ樹脂を主成分とする樹脂により構成されている。
特に、封止用樹脂４１として、エポキシ樹脂を用いた場合は、端子台２３ａ，２３ｂ，２４ａ，２４ｂの外周が当該エポキシ樹脂により封止される。
これにより、ねじ止めのトルクにより端子台２３ａ，２３ｂ，２４ａ，２４ｂにかかる負荷が抑制され、ねじ６０の脱着を繰り返し行っても、端子台２３ａ，２３ｂ，２４ａ，２４ｂが金属箔２０ｃから剥離することはない。
尚、図（ａ）では、半導体装置１の内部の構造を表示するために、封止用樹脂４１が表示されていない。
また、外部接続用端子５０ａ，５１ａ，５２ａ，５３ａ、配線用端子５０ｂ，５１ｂ，５２ｂ、並びに端子台２４ａ，２４ｂは、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）またはこれらの合金を主成分とした材質により構成されている。
このように、半導体装置１では、樹脂ケース４０に固定支持された複数の外部接続用端子５０ａ，５１ａ，５２ａ，５３ａと、樹脂ケース４０内に包容された、少なくとも一つの半導体素子（例えば、ＩＧＢＴ素子３０ａ，３０ｂ、またはＦＷＤ素子３１ａ，３１ｂ）と、半導体素子に配設された電極（例えば、前記エミッタ電極、前記コレクタ電極、前記アノード、前記カソード）に導通する端子台２３ａ，２３ｂ，２４ａ，２４ｂと、端子台２３ａ，２３ｂ，２４ａ，２４ｂと外部接続用端子５０ａ，５１ａ，５２ａ，５３ａとの電気的接続をする配線用端子５０ｂ，５１ｂ，５２ｂと、を備えている。そして、半導体装置１では、外部接続用端子５０ａ，５１ａ，５２ａと配線用端子５０ｂ，５１ｂ，５２ｂ、または、端子台２３ａ，２３ｂ，２４ａ，２４ｂと外部接続用端子５０ａ，５１ａ，５２ａとが、ねじ６０によるねじ止めにより接合されている。
次に、このような配線用端子構造を有する半導体装置１にもたらされる有利な効果について説明する。尚、以下に示す全ての図では、図１と同一の部材には同一の符号を付し、一度説明した部材の説明の詳細については省略する。
先ず、半導体装置１においては、樹脂ケース４０内での配線用端子５０ｂ，５１ｂ，５２ｂの引き回しを、半田付け、超音波接合或いはレーザー溶接ではなく、ねじ６０によるねじ止めにより行っている。
これにより、半田付けの場合に起きた樹脂ケース４０自体の変形、レーザー溶接で生じた溶解物（金属片）の発生が抑制される。
また、ねじ６０によるねじ止め部分が樹脂ケース４０内で中空状態であっても、当該ねじ止めにより、確実かつ簡便に各部材同士を接合することができる。
例えば、図２及び図３は配線用端子の脱着の方法を説明するための要部模式図である。ここで、図２には、半導体装置１から配線用端子５０ｂ，５１ｂ，５２ｂを取り除いた状態が例示され、図３には、取り除いた配線用端子５０ｂ，５１ｂ，５２ｂの状態が例示されている。尚、図３には、ねじ６０が配線用端子５０ｂ，５１ｂ，５２ｂに取り付けられた状態が示されている。
図２に示すように、外部接続用端子５０ａ，５１ａ，５２ａ，５３ａ並びに端子台２３ａ，２３ｂ，２４ａ，２４ｂには、ねじ山を備えた孔部６０ａが設けられている。そして、夫々の孔部６０ａに、図３に示す配線用端子５０ｂ，５１ｂ，５２ｂに取り付けられた、ねじ６０を合わせ込み、夫々のねじ６０を孔部６０ａにねじ止めすることで、配線用端子５０ｂ，５１ｂ，５２ｂを外部接続用端子５０ａ，５１ａ，５２ａ並びに端子台２３ａ，２３ｂ，２４ａ，２４ｂに確実かつ簡便に接合することができる。
これにより、樹脂ケース４０内の配線用端子の配置、引き回しが簡便になる。また、樹脂ケース４０の変形、レーザー溶接で生じる溶解物が発生せず、半導体装置の生産性が向上する。
また、外部接続用端子５０ａ，５１ａ，５２ａがインサート成形により、樹脂ケース４０内に固定されたとしても、半導体装置１では、外部接続用端子５０ａ，５１ａ，５２ａから引き回す配線用端子５０ｂ，５１ｂ，５２ｂの配置を自由に変更することができる。
例えば、図１では、上述したように、外部接続用端子５０ａが正極入力端子であり、外部接続用端子５１ａが負極入力端子である。
しかし、配線用端子５０ｂ，５１ｂ，５２ｂの配置を変更することにより、外部接続用端子５０ａを負極入力端子、外部接続用端子５１ａを正極入力端子とすることができる。即ち、配線用端子５０ｂ，５１ｂ，５２ｂの配置を変更することにより、外部接続用端子５０ａ，５１ａの極を入れ替えることができる。
例えば、図４は配線用端子の配置の変形例を説明するための要部模式図である。
図４に示す配置では、外部接続用端子５０ａには、配線用端子５１ｂの一端がねじ６０によるねじ止めにより接合され、配線用端子５１ｂのもう一方の端は、ねじ６０によるねじ止めにより、端子台２３ａの上面に接合されている。
即ち、この配置においては、樹脂ケース４０に固設された外部接続用端子５０ａに配線用端子５１ｂの一端が電気的に接続され、当該配線用端子５１ｂのもう一方の端は、端子台２３ａを通じて、ＩＧＢＴ素子３０ａのエミッタ電極並びにＦＷＤ素子３１ａのアノード側に電気的に接続されている。
また、外部接続用端子５１ａには、配線用端子５０ｂの一端がねじ６０によるねじ止めにより接合され、２股に分かれた配線用端子５０ｂの別の端は、ねじ６０によるねじ止めにより、端子台２４ｂの上面に接合されている。
即ち、半導体装置１においては、樹脂ケース４０に固設された外部接続用端子５１ａに配線用端子５０ｂの一端が電気的に接続され、当該配線用端子５０ｂのもう一方の端は、端子台２４ｂを通じて、ＩＧＢＴ素子３０ｂのコレクタ電極並びにＦＷＤ素子３１ｂのカソード側に電気的に接続されている。
従って、外部接続用端子５０ａを負極入力端子とし、外部接続用端子５１ａを正極入力端子とすることにより、図１に例示する半導体装置１と同様の回路構造を得ることができる。
更に、図１に例示する半導体装置１においては、配線用端子５０ｂの配置を、別の形態に変更することにより、配線用端子５０ｂの一端を、ねじ止めにて外部接続用端子５２ａに接合することができる。そして、配線用端子５２ｂについても、別の形態に変更することにより、配線用端子５２ｂの一端をねじ止めにて外部接続用端子５０ａに接合することができる。
これにより、外部接続用端子５２ａを正極入力端子とすることもでき、外部接続用端子５０ａを交流出力端子とすることもできる。
また、同じ要領にて、配線用端子５１ｂの一端をねじ止めにて外部接続用端子５２ａに接合し、配線用端子５２ｂの一端をねじ止めにて外部接続用端子５１ａに接合することができる。
これにより、外部接続用端子５２ａを負極入力端子とすることもでき、外部接続用端子５１ａを交流出力端子とすることもできる。
また、予備端子である外部接続用端子５３ａを、正極入力端子、負極入力端子、交流出力端子の何れかにすることも可能である。
このように、図１に例示する半導体装置１は、外部接続用端子５０ａ，５１ａ，５２ａ，５３ａ、または半導体素子の主電極に導通させる配線用端子５０ｂ，５１ｂ，５２ｂの配置をねじ止めにより簡便に変更することができる。また、当該配線用端子５０ｂ，５１ｂ，５２ｂの配置が変更可能になることにより、外部接続用端子５０ａ，５１ａ，５２ａ，５３ａに接続する外部配線の引き回しの自由度が大きく向上する。
即ち、図２に例示した半導体装置の形態までは、半導体モジュールの構成を共通化することができ、使用者側の要望に応じて、配線用端子５０ｂ，５１ｂ，５２ｂの配置を自由に選択することができる。また、外部接続用端子５０ａ，５１ａ，５２ａ，５３ａに接続する外部配線の配置においても、使用者側の要望に応じて自由に選択することもできる。
また、半導体装置が所定の形態に共通化されていることから、半導体モジュールに費やされる設計時間を短縮させ、更に、開発費用を低減させることができる。
また、配線用端子５０ｂ，５１ｂ，５２ｂの長さ、幅、厚みを調整することにより、配線抵抗、リアクタンス、放熱量等を回路の性能に応じて自由に調整することができる。
尚、半導体装置１にあっては、半導体装置の更なる小型化、軽量化を図るために、金属ベース板１０を取り除き、絶縁基板２０を半導体装置１の基体とした、所謂金属ベースレス構造であってもよい。
＜第２の実施の形態＞
次に、半導体装置１の形態を変形させた半導体装置２について説明する。
図５は第２の実施の形態に係る半導体装置の要部断面模式図である。
図示するように、半導体装置２では、半導体素子、金属ワイヤ２１等の保護を目的として、封止用樹脂４１を樹脂ケース４０内に充填すると共に、当該封止用樹脂４１によりねじ６０を被覆・封止する形態をなしている。
このような構造であれば、配線用端子５０ｂ，５１ｂ，５２ｂ同士の絶縁性が確保される。また、ねじ６０が封止用樹脂４１により被覆・封止されていることから、ねじ止めした後のねじ６０に緩みが生じることがない。
＜第３の実施の形態＞
次に、半導体装置１の形態を変形させた別の半導体装置３について説明する。
図６は第３の実施の形態に係る半導体装置の要部模式図である。ここで、図（ａ）には、半導体装置の平面模式図が例示され、図（ｂ）には図（ａ）の破線Ｘ−Ｘの位置における断面を矢印の方向に矢視する図が表示されている。
図示するように、半導体装置３では、樹脂、セラミック材等を基材とする、少なくとも１枚のプリント基板（配線基板）７０が樹脂ケース４０の内側面から延在された支持台４０ａ上に載置されている。また、プリント基板７０は、絶縁体であるスペーサ６１を介して、ねじ６０によるねじ止めにより、外部接続用端子５０ａ，５１ａ，５２ａ，５３ａに固定されている。そして、ピン端子２２がプリント基板７０内を貫通し、ピン端子２２がプリント基板７０の主面に配設された複数の回路パターン（図示しない）に、半田付けにより電気的に接続されている。
このようなプリント基板７０には、上記回路パターンに導通するＩＣ回路部、コンデンサ部、抵抗部等が配置されている（図示しない）。このようなＩＣ回路部、コンデンサ部、抵抗部をプリント基板７０の主面に配置することにより、半導体装置３は、温度センサー回路や過電圧・過電流保護回路等を組み込む形態をなしている。即ち、半導体装置３は、ＩＰＭ（Intelligent Power Module）として機能する。
このように半導体装置３では、外部接続用端子５０ａ，５１ａ，５２ａ，５３ａに、ねじ止めにより、プリント基板７０を固定している。このような構造であれば、回路パターンを備えたプリント基板７０を簡便に半導体装置３に脱着することが可能になる。
また、ねじ６０は金属製であることから、当該ねじ６０を通じて、配線用端子５０ｂ，５１ｂ，５２ｂに導通する配線パターンをプリント基板７０の主面に引き回してもよい。このような配線パターンをプリント基板７０に配置することにより、正極入力端子、負極入力端子或いは交流出力端子の電位のモニタリング等がプリント基板７０に配設された回路によって実施し得る。
＜第４の実施の形態＞
次に、半導体装置１の形態を変形させた、更に別の半導体装置４について説明する。
図７は第４の実施の形態に係る半導体装置の要部模式図である。ここで、図（ａ）には、半導体装置の平面模式図が例示され、図（ｂ）には図（ａ）の破線Ｘ−Ｘの位置における断面を矢印の方向に矢視する図が表示されている。
図示するように、半導体装置４では、少なくとも１枚の金属板７１が樹脂ケース４０の内側面から延在された支持台４０ａ上に載置されている。また、プリント基板７０は、絶縁体であるスペーサ６１を通じて、ねじ６０によるねじ止めにより、外部接続用端子５１ａ，５３ａに固定されている。また、金属板７１は、ねじ６０を通じて、負極入力端子である外部接続用端子５１ａに導通している。
このような構造であれば、金属板７１は、半導体素子等から発せられる電磁波のシールド板として機能し、例えば、半導体装置４外に取り付ける制御回路等を安定して作動させることができる。
尚、電磁波のシールド板においては、金属板７１を取り付ける代わりに、外部接続用端子５１ａに導通する金属層（シールド層）を、上述したプリント基板７０の主面に選択的に配置してもよい。
＜第５の実施の形態＞
次に、半導体装置１の形態を変形させた、更に別の半導体装置５について説明する。
図８は第５の実施の形態に係る半導体装置の要部模式図である。ここで、図（ａ）には、半導体装置の平面模式図が例示され、図（ｂ）には図（ａ）の破線Ｘ−Ｘの位置における断面を矢印の方向に矢視する図が表示されている。
図示するように、半導体装置５では、例えば、樹脂またはセラミック材を主成分とする絶縁板７２の主面に配線用端子５０ｂ，５１ｂ，５２ｂを接着部材（図示しない）を介して固着させている。
このような構造であれば、絶縁板７２に固着された配線用端子５０ｂ，５１ｂ，５２ｂのユニットを一括して、外部接続用端子５０ａ，５１ａ，５２ａ並びに端子台２３ａ，２３ｂ，２４ａ，２４ｂに、ねじ止めすることができる。即ち、配線用端子５０ｂ，５１ｂ，５２ｂの脱着がより簡便になる。
＜第６の実施の形態＞
次に、半導体装置１の形態を変形させた、更に別の半導体装置６について説明する。
図９は第６の実施の形態に係る半導体装置の要部平面模式図である。
半導体装置６では、例えば、半導体装置１と同じ構成の半導体装置１ａ，１ｂ，１ｃが複数個、並べられ、夫々の配線用端子５０ｂ，５１ｂが連結された構造をなしている。
例えば、夫々の配線用端子５０ｂは、Ｐバスバー５０ｂｂにて連結され、夫々の配線用端子５０ｂの一端がねじ止めにより外部接続用端子５０ａに接合されている。更に、夫々の配線用端子５０ｂのもう一方の端は、ねじ止めにより、端子台２４ｂの上面に接合されている。
また、夫々の配線用端子５１ｂは、Ｎバスバー５１ｂｂにて連結され、夫々の配線用端子５１ｂの一端がねじ止めにより外部接続用端子５１ａ接合されている。更に、夫々の配線用端子５１ｂのもう一方の端は、ねじ止めにより、端子台２３ａの上面に接合されている。
そして、半導体装置６の外部に設置された直流電源の正極を半導体装置１ａ，１ｂ，１ｃに配設された何れかの外部接続用端子５０ａに接続する。また、直流電源の負極を半導体装置１ａ，１ｂ，１ｃに配設された何れかの外部接続用端子５１ａに接続する。
このような構成により、半導体装置６は、交流出力端子（外部接続用端子５２ａ）を３個備えた３相インバータ回路として機能する。
尚、図９では、Ｐバスバー５０ｂｂと配線用端子５０ｂ、Ｎバスバー５１ｂｂと配線用端子５１ｂとが一体となった構成を例示しているが、当該Ｐバスバー５０ｂｂ、Ｎバスバー５１ｂｂは必要に応じて所定の長さに分断し、継ぎ手部分をねじ６０によるねじ止めにより接続してもよい。また、半導体装置１を配置する数については、３個に限ることはない。使用者側の要望に応じて、半導体装置１を２個配置してもよく、４個以上配置してもよい。
また、半導体装置６においては、配線用端子５０ｂ，５１ｂ，５２ｂ、Ｐバスバー５０ｂｂ、並びにＮバスバー５１ｂｂの配置を変更することにより、外部接続用端子５１ａ，５２ａ，５３ａの何れかを正極入力端子とすることもできる。また、外部接続用端子５０ａ，５２ａ，５３ａの何れかを負極入力端子とすることもできる。更に、外部接続用端子５０ａ，５１ａ，５３ａの何れかを交流出力端子とすることもできる。
＜第７の実施の形態＞
次に、半導体装置１の形態を変形させた、更に別の半導体装置７について説明する。
図１０は第７の実施の形態に係る半導体装置の模式図である。
半導体装置７では、例えば、図１に示す端子台２３ａ，２３ｂの代わりに、ヒートスプレッダ２５を用いた構造をなしている。このようなヒートスプレッダ２５は、例えば、ＩＧＢＴ素子３０ａのエミッタ電極（上面側）に接合された放熱部材、伝導体として機能する。
図示するように、ヒートスプレッダ２５には、予めねじ穴２５ａを形成させておく。また、ねじ穴２５ａの内部には、ねじ６０と螺合するねじ山が形成されている。そして、配線用端子５１ｂのねじ穴５１ｂｈの位置を合わせ、当該ねじ６０によるねじ止めにより、配線用端子５１ｂとヒートスプレッダ２５との電気的・熱的な接続を行う。
このような構造によっても、配線用端子５１ｂとＩＧＢＴ素子３０ａとの電気的・熱的な接続を簡便に行うことができる。
尚、このようなヒートスプレッダ２５を備えた素子は、ＩＧＢＴ素子３０ａに限るものではない。上述したＩＧＢＴ素子３０ｂ、ＦＷＤ素子３１ａ，３１ｂにおいても、ヒートスプレッダ２５を備え、対応する配線用端子を接合させてもよい。
また更に、複数の半導体素子に跨って、１つのヒートスプレッダを接合し、当該複数の半導体素子の直上部分を避けた位置にねじ穴を形成し、当該部分に配線用端子を接合させてもよい。
尚、上述した第１乃至第７の実施の形態は、独立した形態ではなく、少なくとも２つ以上の実施の形態を複合させてもよい。
第１の実施の形態に係る半導体装置の要部模式図である。 配線用端子の脱着の方法を説明するための要部模式図である（その１）。 配線用端子の脱着の方法を説明するための要部模式図である（その２）。 配線用端子の配置の変形例を説明するための要部模式図である。 第２の実施の形態に係る半導体装置の要部断面模式図である。 第３の実施の形態に係る半導体装置の要部模式図である。 第４の実施の形態に係る半導体装置の要部模式図である。 第５の実施の形態に係る半導体装置の要部模式図である。 第６の実施の形態に係る半導体装置の要部平面模式図である。 第７の実施の形態に係る半導体装置の要部模式図である。 パワー半導体素子を樹脂ケース内に封止させた半導体装置の要部模式図である。
符号の説明
１，１ａ，１ｂ，１ｃ，２，３，４，５，６ 半導体装置
１０ 金属ベース板
２０ 絶縁基板
２０ｂ，２０ｃ 金属箔
２０ａ，７２ 絶縁板
２１ 金属ワイヤ
２２ ピン端子
２３ａ，２３ｂ，２４ａ，２４ｂ 端子台
２５ ヒートスプレッダ
２５ａ，５１ｂｈ ねじ穴
３０ａ，３０ｂ ＩＧＢＴ素子
３１ａ，３１ｂ ＦＷＤ素子
３０ｇ 制御電極
４０ａ 支持台
４０ 樹脂ケース
４１ 封止用樹脂
５０ａ，５１ａ，５２ａ，５３ａ 外部接続用端子
５０ｂｂ，５１ｂｂ バスバー
５０ｂ，５１ｂ，５２ｂ 配線用端子
６０ ねじ
６０ａ 孔部
６１ スペーサ
７０ プリント基板
７１ 金属板

Claims (11)

  1. 樹脂ケースに固定支持された複数の外部接続用端子と、
    前記樹脂ケース内に包容された、少なくとも一つの半導体素子と、
    前記半導体素子に配設された電極に導通する端子台と、
    前記端子台と前記外部接続用端子との電気的接続をする配線用端子と、
    を備え、
    前記外部接続用端子と前記配線用端子、または、前記端子台と前記外部接続用端子との少なくとも何れかがねじ止めにより接合されていることを特徴とする半導体装置。
  2. 前記電極が前記半導体素子の主電極であることを特徴とする請求項１記載の半導体装置。
  3. 前記端子台は、前記半導体素子の電極に接合された放熱部材であることを特徴とする請求項１記載の半導体装置。
  4. 前記端子台が屈曲構造を備えていることを特徴とする請求項１記載の半導体装置。
  5. 前記樹脂ケース内に、少なくとも前記半導体素子を封止する樹脂が充填され、前記配線用端子が前記樹脂から表出していることを特徴とする請求項１記載の半導体装置。
  6. 前記樹脂ケース内に少なくとも前記半導体素子を封止する樹脂が充填されていると共に、前記樹脂がねじ止めに用いるねじを封止していることを特徴とする請求項１記載の半導体装置。
  7. 複数の前記配線用端子が絶縁板に固着されていることを特徴とする請求項１または５記載の半導体装置。
  8. 前記外部接続用端子と前記配線用端子、または、前記端子台と前記外部接続用端子とがねじ止めにより接合されていると共に、前記外部接続用端子に、少なくとも温度センサー回路、過電圧保護回路、過電流保護回路、シールド層の何れかを配置した、少なくとも一枚のプリント基板がねじ止めにより固定されていることを特徴とする請求項１記載の半導体装置。
  9. 前記プリント基板に、ねじ止めに用いるねじを通じて、前記半導体素子の前記電極に導通する配線パターンが配置されていることを特徴とする請求項８記載の半導体装置。
  10. 前記外部接続用端子と前記配線用端子、または、前記端子台と前記外部接続用端子とがねじ止めにより接合されていると共に、前記外部接続用端子に、少なくとも一枚のシールド板がねじ止めにより固定されていることを特徴とする請求項１記載の半導体装置。
  11. 樹脂ケースに固定支持された複数の外部接続用端子と、
    前記樹脂ケース内に包容された、少なくとも一つの半導体素子と、
    前記半導体素子に配設された電極に導通する端子台と、
    前記端子台と前記外部接続用端子との電気的接続をする配線用端子と、
    を備え、
    前記外部接続用端子と前記配線用端子、または、前記端子台と前記外部接続用端子とがねじ止めにより接合されている、複数の半導体モジュール間の前記配線用端子を連結したことを特徴とする半導体装置。
JP2007304092A 2007-11-26 2007-11-26 半導体装置 Active JP5292779B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007304092A JP5292779B2 (ja) 2007-11-26 2007-11-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007304092A JP5292779B2 (ja) 2007-11-26 2007-11-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2009130163A true JP2009130163A (ja) 2009-06-11
JP5292779B2 JP5292779B2 (ja) 2013-09-18

Family

ID=40820778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007304092A Active JP5292779B2 (ja) 2007-11-26 2007-11-26 半導体装置

Country Status (1)

Country Link
JP (1) JP5292779B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187691A (ja) * 2010-03-09 2011-09-22 Mitsubishi Electric Corp ピン端子の接合方法及び装置、並びにピン端子付きパワー基板
JP2013034022A (ja) * 2012-11-12 2013-02-14 Fuji Electric Co Ltd 半導体装置
JPWO2012039115A1 (ja) * 2010-09-24 2014-02-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
WO2014069406A1 (ja) 2012-10-29 2014-05-08 富士電機株式会社 半導体装置
JP5789264B2 (ja) * 2010-09-24 2015-10-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP2016006834A (ja) * 2014-06-20 2016-01-14 株式会社豊田自動織機 半導体装置
JP2016162992A (ja) * 2015-03-05 2016-09-05 三菱電機株式会社 パワー半導体装置
CN108447845A (zh) * 2018-05-21 2018-08-24 臻驱科技（上海）有限公司 一种功率半导体模块衬底及功率半导体模块
JP2020089052A (ja) * 2018-11-26 2020-06-04 三菱電機株式会社 電力変換装置
JP7433562B1 (ja) 2023-06-14 2024-02-19 三菱電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645518A (ja) * 1992-07-24 1994-02-18 Fuji Electric Co Ltd パワー半導体装置
JP2000091497A (ja) * 1998-09-08 2000-03-31 Toyota Autom Loom Works Ltd 半導体モジュールの電極端子接続構造
JP2002026246A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置
JP2007287833A (ja) * 2006-04-14 2007-11-01 Mitsubishi Electric Corp 電力用半導体装置
JP2008042086A (ja) * 2006-08-09 2008-02-21 Honda Motor Co Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645518A (ja) * 1992-07-24 1994-02-18 Fuji Electric Co Ltd パワー半導体装置
JP2000091497A (ja) * 1998-09-08 2000-03-31 Toyota Autom Loom Works Ltd 半導体モジュールの電極端子接続構造
JP2002026246A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置
JP2007287833A (ja) * 2006-04-14 2007-11-01 Mitsubishi Electric Corp 電力用半導体装置
JP2008042086A (ja) * 2006-08-09 2008-02-21 Honda Motor Co Ltd 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187691A (ja) * 2010-03-09 2011-09-22 Mitsubishi Electric Corp ピン端子の接合方法及び装置、並びにピン端子付きパワー基板
JPWO2012039115A1 (ja) * 2010-09-24 2014-02-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP5789264B2 (ja) * 2010-09-24 2015-10-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
WO2014069406A1 (ja) 2012-10-29 2014-05-08 富士電機株式会社 半導体装置
US9603291B2 (en) 2012-10-29 2017-03-21 Fuji Electric Co., Ltd. Semiconductor device
JP2013034022A (ja) * 2012-11-12 2013-02-14 Fuji Electric Co Ltd 半導体装置
JP2016006834A (ja) * 2014-06-20 2016-01-14 株式会社豊田自動織機 半導体装置
JP2016162992A (ja) * 2015-03-05 2016-09-05 三菱電機株式会社 パワー半導体装置
CN108447845A (zh) * 2018-05-21 2018-08-24 臻驱科技（上海）有限公司 一种功率半导体模块衬底及功率半导体模块
JP2020089052A (ja) * 2018-11-26 2020-06-04 三菱電機株式会社 電力変換装置
JP7433562B1 (ja) 2023-06-14 2024-02-19 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP5292779B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
JP5292779B2 (ja) 半導体装置
JP5176507B2 (ja) 半導体装置
US8441117B2 (en) Semiconductor device
JP5098951B2 (ja) 半導体装置
US7884455B2 (en) Semiconductor device
TW498550B (en) Semiconductor device
EP2833405A1 (en) Semiconductor device, and method for manufacturing semiconductor device
JP6218898B2 (ja) 電力用半導体装置
JP2007234690A (ja) パワー半導体モジュール
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP5930980B2 (ja) 半導体装置およびその製造方法
JP2007236044A (ja) 電力半導体装置及びそれを使用したインバータブリッジモジュール
US11915999B2 (en) Semiconductor device having a carrier, semiconductor chip packages mounted on the carrier and a cooling element
JP5256994B2 (ja) 半導体装置
JP2007173703A (ja) 半導体装置
US20240006280A1 (en) Intelligent power module and manufacturing method thereof
JP5533983B2 (ja) 半導体装置
JP5987635B2 (ja) パワー半導体モジュール
JP2015122876A (ja) 半導体装置
JP2006303375A (ja) 電力変換装置及びその製造方法
EP3584834A1 (en) Semiconductor device
CN219269154U (zh) 封装体
JP4258411B2 (ja) 半導体装置
CN103855119A (zh) 半导体模块、半导体装置及其制造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20101015

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Ref document number: 5292779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250