JP2009129495A - 断熱充電メモリ回路 - Google Patents
断熱充電メモリ回路 Download PDFInfo
- Publication number
- JP2009129495A JP2009129495A JP2007303178A JP2007303178A JP2009129495A JP 2009129495 A JP2009129495 A JP 2009129495A JP 2007303178 A JP2007303178 A JP 2007303178A JP 2007303178 A JP2007303178 A JP 2007303178A JP 2009129495 A JP2009129495 A JP 2009129495A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flip
- transistor
- switch
- mcgl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Static Random-Access Memory (AREA)
Abstract
【解決手段】GND線とメモリセルGND線とを接続するスイッチS1、および断熱充電信号A1とMCGLとを接続するスイッチS2を備え、P1とN1のトランジスタおよびP2とN2のトランジスタにより構成された2つのCMOSインバータ回路が交差接続されたフリップフロップ回路をメモリセルとするSRAM構成とする。
【選択図】図1
Description
菅野卓雄 監修、飯塚哲哉 編、CMOS 超LSIの設計、倍風館(1989年)、p.144
図1は、本発明の第1の実施の形態における断熱充電メモリ回路の回路図を示している。本実施の形態における接地部分は、GND線とメモリセルGND線(Memory Cell Ground Line:MCGL)とを接続するスイッチS1、および断熱充電信号A1とMCGLとを接続するスイッチS2を備えた構成である。スイッチS1は、たとえばnMOSトランジスタとpMOSトランジスタとを並列接続したアナログスイッチにより実現してもよい。また、nMOSトランジスタのみか、あるいはpMOSトランジスタのみで構成してもよい。
図3は、本発明の第2の実施の形態における断熱充電メモリ回路の回路図を示している。本実施の形態における接地部分は、電位GNDを有する定電圧電源線V1とMCGLとを接続するスイッチS1と、およびVDDの電位を有する定電圧電源線V2とMCGLとを接続するスイッチS2を備えた構成である。スイッチS1およびスイッチS2は、フリップフロップ回路のMCGLに入力される電位を、フリップフロップ回路の時定数よりも長い時間で変化させる抵抗値の大きいトランジスタを有することを特徴とする。スイッチS1は、たとえば、nMOSトランジスタとpMOSトランジスタとを並列接続したアナログスイッチを用いる。また、nMOSトランジスタのみ、あるいは、pMOSトランジスタのみでもよいことはいうまでもない。
P1、P2、N1、N2…トランジスタ
VDD…電源
MCGL…メモリセルGND線(Memory Cell Ground Line:MCGL)
WL…ワード線
Claims (1)
- 直列に接続したpMOSトランジスタとnMOSトランジスタにより構成されるCMOSインバータ回路を相補的に接続したフリップフロップ回路と、
メモリセルGND線を通じて前記各nMOSトランジスタのソース電極に、前記フリップフロップ回路の時定数よりも長い時間で変化させる電圧を入力するための第1の電圧入力手段と、
前記フリップフロップ回路の一方の入力端に、前記フリップフロップ回路の時定数よりも長い時間で変化させる電圧を入力するための第2の電圧入力手段と、
を備えることを特徴とする断熱充電メモリ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007303178A JP4926010B2 (ja) | 2007-11-22 | 2007-11-22 | 断熱充電メモリ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007303178A JP4926010B2 (ja) | 2007-11-22 | 2007-11-22 | 断熱充電メモリ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009129495A true JP2009129495A (ja) | 2009-06-11 |
JP4926010B2 JP4926010B2 (ja) | 2012-05-09 |
Family
ID=40820267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007303178A Expired - Fee Related JP4926010B2 (ja) | 2007-11-22 | 2007-11-22 | 断熱充電メモリ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4926010B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009181604A (ja) * | 2008-01-29 | 2009-08-13 | Nippon Telegr & Teleph Corp <Ntt> | Sram回路 |
JP2011054239A (ja) * | 2009-09-02 | 2011-03-17 | Nippon Telegr & Teleph Corp <Ntt> | 断熱充電メモリ回路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07254285A (ja) * | 1994-03-15 | 1995-10-03 | Fujitsu Ltd | 半導体記憶装置 |
JPH10188571A (ja) * | 1996-12-25 | 1998-07-21 | Toshiba Corp | 半導体メモリ回路装置及び半導体メモリセルの書き込み方法 |
JPH10190436A (ja) * | 1996-12-25 | 1998-07-21 | Kawasaki Steel Corp | 出力バッファ回路 |
JPH10283784A (ja) * | 1997-04-03 | 1998-10-23 | Sharp Corp | 半導体記憶装置 |
WO2003105156A1 (ja) * | 2002-06-05 | 2003-12-18 | 松下電器産業株式会社 | 不揮発性メモリ回路及びその駆動方法並びにそのメモリ回路を用いた半導体装置 |
JP2006221769A (ja) * | 2005-02-14 | 2006-08-24 | Nippon Telegr & Teleph Corp <Ntt> | メモリ回路 |
JP2007226927A (ja) * | 2006-02-27 | 2007-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 断熱充電メモリ回路及びデータ書き込み方法 |
-
2007
- 2007-11-22 JP JP2007303178A patent/JP4926010B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07254285A (ja) * | 1994-03-15 | 1995-10-03 | Fujitsu Ltd | 半導体記憶装置 |
JPH10188571A (ja) * | 1996-12-25 | 1998-07-21 | Toshiba Corp | 半導体メモリ回路装置及び半導体メモリセルの書き込み方法 |
JPH10190436A (ja) * | 1996-12-25 | 1998-07-21 | Kawasaki Steel Corp | 出力バッファ回路 |
JPH10283784A (ja) * | 1997-04-03 | 1998-10-23 | Sharp Corp | 半導体記憶装置 |
WO2003105156A1 (ja) * | 2002-06-05 | 2003-12-18 | 松下電器産業株式会社 | 不揮発性メモリ回路及びその駆動方法並びにそのメモリ回路を用いた半導体装置 |
JP2006221769A (ja) * | 2005-02-14 | 2006-08-24 | Nippon Telegr & Teleph Corp <Ntt> | メモリ回路 |
JP2007226927A (ja) * | 2006-02-27 | 2007-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 断熱充電メモリ回路及びデータ書き込み方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009181604A (ja) * | 2008-01-29 | 2009-08-13 | Nippon Telegr & Teleph Corp <Ntt> | Sram回路 |
JP2011054239A (ja) * | 2009-09-02 | 2011-03-17 | Nippon Telegr & Teleph Corp <Ntt> | 断熱充電メモリ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4926010B2 (ja) | 2012-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11205475B2 (en) | Static random access memory with a supplementary driver circuit and method of controlling the same | |
JP5822914B2 (ja) | 高性能スタティックメモリのリテイン・ティル・アクセスド(rta)省電力モード | |
JP4091301B2 (ja) | 半導体集積回路および半導体メモリ | |
JP6238431B2 (ja) | ビット線プリチャージ電圧が低減されたsramビットセル | |
TW201610997A (zh) | 半導體記憶裝置 | |
JP2008140452A (ja) | 半導体集積回路 | |
US11063593B2 (en) | Level shifter enable | |
JP2010140534A (ja) | 半導体記憶装置 | |
JP2008052810A (ja) | イコライズ回路及びその制御方法 | |
JP4776396B2 (ja) | 断熱充電メモリ回路及びデータ書き込み方法 | |
US20120243287A1 (en) | Semiconductor memory device capable of improving disturbability and writability | |
TWI314324B (en) | Power control circuit for integrated circuit modules and memory devices | |
JP2008152876A (ja) | 半導体装置 | |
TW201525997A (zh) | 記憶體電路 | |
JP3188634B2 (ja) | データ保持回路 | |
JP2007323770A (ja) | Sram | |
JP4926010B2 (ja) | 断熱充電メモリ回路 | |
CN107017873B (zh) | 数字电路结构 | |
JP5306125B2 (ja) | 半導体記憶装置 | |
JP2010049770A (ja) | 半導体記憶装置、及びそれを用いたトリミング方法 | |
US8451654B2 (en) | Semiconductor memory device | |
JP2008108319A (ja) | 半導体記憶装置 | |
CN113140244B (zh) | 静态随机存取存储器器件及其形成方法 | |
Farid et al. | An 8kb SRAM macro in 65nm for ultra-low voltage applications operating from 1.2 V to 0.5 V | |
JP2013054793A (ja) | Sramおよびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |