JP2013054793A - Sramおよびその制御方法 - Google Patents
Sramおよびその制御方法 Download PDFInfo
- Publication number
- JP2013054793A JP2013054793A JP2011191496A JP2011191496A JP2013054793A JP 2013054793 A JP2013054793 A JP 2013054793A JP 2011191496 A JP2011191496 A JP 2011191496A JP 2011191496 A JP2011191496 A JP 2011191496A JP 2013054793 A JP2013054793 A JP 2013054793A
- Authority
- JP
- Japan
- Prior art keywords
- sram
- circuit
- adiabatic
- memory circuit
- power consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
【課題】
断熱的SRAM回路の回路構造と制御方法を改良し、さらなる低消費電力化を実現するためのSRAM回路を提供すること。
【解決手段】
従来の断熱的SRAMで記憶保持として用いられているインバータからなるフリップフロップ回路を抵抗負荷型のMOSトランジスタに置き換え、かつ読み込み・書き込み選択線の切り替えにCMOSトランスミッションゲートを配置することで、書き込み時における消費電力の増加を解決できる。
【選択図】 図4
断熱的SRAM回路の回路構造と制御方法を改良し、さらなる低消費電力化を実現するためのSRAM回路を提供すること。
【解決手段】
従来の断熱的SRAMで記憶保持として用いられているインバータからなるフリップフロップ回路を抵抗負荷型のMOSトランジスタに置き換え、かつ読み込み・書き込み選択線の切り替えにCMOSトランスミッションゲートを配置することで、書き込み時における消費電力の増加を解決できる。
【選択図】 図4
Description
本発明は、断熱的SRAM回路の回路構造と制御方法を改良し、さらなる低消費電力化を実現するためのSRAM回路に関する。
SRAM(Static Random Access Memory)は、コンピュータのキャッシュメモリや、ビデオカードにおけるデジタル‐アナログ変換器のランダムアクセスメモリなどとして使用されており、集積回路内において大部分を占める回路である。このことから小面積化と低消費電力化が求められている。
図1に、一般的に使用されている6トランジスタ(6T)SRAMセルを示す。Pチャネルトランジスタ102およびNチャネルトランジスタ104を備える第1インバータ100と、Pチャネルトランジスタ202およびNチャネルトランジスタ204を備える第2インバータ200とを、既知のたすきがけ結合で相互接続しラッチを形成する。第1Nチャネル選択トランジスタ106はこのラッチを第1ビット線BLに接続し、第2Nチャネル選択トランジスタ108はこのラッチを第2ビット線BLBに接続する。Nチャネル選択トランジスタ106、108のゲートをワード線WLに接続する。この回路は、データ読み出し動作の際に、両方のビット線BL、BLBの電位をVDDとし、選択トランジスタ106および108をオンした後、たとえば一方のビット線BLBの電位が降下するが、これを図示しないセンスアンプによりセンスし電圧上昇を行うというものである。
この図1に示した技術では、あるビット線BLBの電位が十分に降下しGNDとなった場合、トランジスタ108の両端の電位は、直流電位VDDとグランド電位GNDである。この場合、微細化を進めると大きな電流密度となり、エレクトロマイグレーションによる配線断線といった問題が生じてしまう。あわせて、電流密度増大による消費電力増加といった問題点もある。
この問題を解決するために、2ポートSRAMの書き込みポートを1ポートにして共有化することでトランジスタ数を低減し、加えて、断熱充電の方法を用いて緩やかに充電する回路構成を実現し、最大電流の低減を行った断熱的SRAMがある(特許文献1)。図2は特許文献1の実施形態である断熱的SRAMである。この回路は、書き込み時にPMOSスイッチMP1を信号S2の制御によりOFFし、NMOSスイッチMP1を信号S1の制御によりONすることによりVDDからGNDにした後、MN1をOFFとし、メモリセル電源線(Memory Cell Power Line:MCPL)を、ハイインピーダンスとすることを特徴とする。
これにより、メモリセル電源線に設けられたスイッチ素子MP1がオンした状態でフリップフロップ回路の各PMOSトランジスタのソース電極の電圧をフリップフロップ回路の時定数よりも長い時間で高電圧から低電圧に降圧させ、ソース電極の電圧が低電圧となった後、スイッチ素子MN1をオフとし、スイッチ素子MN1がオフとなった後、フリップフロップ回路の一方の入力端の電圧をフリップフロップ回路の時定数よりも長い時間で低電圧から高電圧に昇圧させている。図2では、BLBをGNDとしたまま、BLに断熱信号を入力することにより、書き込みを行うことができる。断熱信号のため、最大電流値の低減が実現できる。そのときの書き込みタイミングと消費エネルギーの様子を図3に示す。
特許文献1の断熱的SRAMは最大電流を低減し、エレクトロマイグレーションを解決しているが、断熱的充電を行っているにも関わらず、消費電力は従来の2ポートSRAMよりも書き込み時に増加しているという問題点がある。
そこで、本発明は特許文献1の回路構造を改良して、従来の断熱的SRAM回路(図2)や2ポートSRAM回路(図1)よりも消費電力を低減することにある。
図4は、本発明の実施の第一態様である。この回路は、従来の断熱的SRAMで記憶保持として用いられているインバータからなるフリップフロップ回路を、抵抗負荷型のセルに置き換えることにより低消費電力化を達成できる。抵抗負荷素子にあたるMN2およびMN3は、リーク電流を利用したMOSトランジスタを用いることにより実現される。抵抗負荷素子は、ポリシリコン層の一部を高負荷抵抗として用いた場合でも実現できるが、SRAMの小回路面積化を実現する上では、リーク電流を用いたMOSトランジスタを使用する方が好ましい。また、抵抗負荷素子は、NMOSトランジスタ、PMOSトランジスタのいずれの場合で構成してもよい。
WL線とBL線の選択には、MOSトランジスタのしきい値電圧による電圧降下を低減するためにCMOSトランスミッションゲート(NMOSトランジスタMN6およびMN7、PMOSトランジスタMP2およびMP3)を配置する。BLに接続されるセンスアンプの能力に応じて、トランスミッションゲートはNMOSスイッチのみに置換し、構成しても良い。
回路の動作は以下のようになる。電源線制御は低抵抗PMOSのMP1と高抵抗NMOSのMN1のそれぞれのゲート電圧S1とS2で行う。まず,S1をHIGHにし、MP1をオフにする。次にS2をHIGH状態にし、MN1をオンにすることでMCPLの電位をグランドレベルへ下げる。その後、S2をLOW状態にし、MN1をオフにすることでMCPLを高インピーダンス状態にする。この時に、書き込みを行い、S1をLOWにしてMP1をオンにすることで書き込み時に流れる貫通電流を減らして動作させることができる。
本発明と従来の回路の消費電力を比較するため、0.18マイクロメートルCMOSプロセスにより製造した場合、特許文献1の断熱的SRAM論理回路と比較した場合消費エネルギーを52%、2ポートSRAM回路よりも40%の電力を削減できることが確認された。これは、リーク電流を利用したMOSトランジスタが非常に高い抵抗値を持つことで、消費電力を削減できた効果と断熱的充電によるものである。
図5は、本発明の実施の第二態様である。この回路は、第一様態と同様に従来の断熱的SRAMで記憶保持として用いられているインバータからなるフリップフロップ回路を、抵抗負荷型のセルに置き換えることにより低消費電力化を達成できる。抵抗負荷素子にあたるMN2およびMN3は、リーク電流を利用したMOSトランジスタを用いることにより実現される。抵抗負荷素子は、ポリシリコン層の一部を高負荷抵抗として用いた場合でも実現できるが、SRAMの小回路面積化を実現する上では、リーク電流を用いたMOSトランジスタを使用する方が好ましい。また、抵抗負荷素子は、NMOSトランジスタ、PMOSトランジスタのいずれの場合で構成してもよい。
WL線とBL線の選択には、MOSトランジスタのしきい値電圧による電圧降下を低減するためにCMOSトランスミッションゲート(NMOSトランジスタMN6およびMN7、PMOSトランジスタMP2およびMP3)を配置する。BLに接続されるセンスアンプの能力に応じて、トランスミッションゲートはNMOSスイッチのみに置換し、構成しても良い。
また、MCPLでの電位を制御するスイッチの代わりに、グランド制御用のトランジスタMNGを配置し、MCPL制御スイッチMP1およびMN1は取り除くことで、SRAM内のトランジスタを削減することができる。
本発明は、従来の断熱的SRAM回路よりも、書き込み時において消費電力を削減できる。
本発明は、図4に示される回路により断熱的充放電を達成し、低消費電力化を達成できる。
本発明はSRAMそのものであって、他の用途はないと考える。
Claims (3)
- 直列に接続された抵抗負荷を構成するNMOSトランジスタおよびスイッチを構成するNMOSトランジスタからなるインバータを相補的に接続したフリップフロップ回路をメモリセルとするメモリ回路において、
書き込み時に、前記メモリセルのMCPLの電位をGND電位と電源電位の間の所定の電位に設定する構成である
ことを特徴とするメモリ回路。 - 請求項1に記載のメモリ回路において、
書き込み時の消費エネルギーを削減する
こと特徴とするメモリ回路。 - 請求項1に記載のメモリ回路において、
書き込み線と読み込み線の切り替えにトランスミッションゲートを有し、スイッチを通過することによる信号の電圧降下を抑制する
ことを特徴とするメモリ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011191496A JP2013054793A (ja) | 2011-09-02 | 2011-09-02 | Sramおよびその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011191496A JP2013054793A (ja) | 2011-09-02 | 2011-09-02 | Sramおよびその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013054793A true JP2013054793A (ja) | 2013-03-21 |
Family
ID=48131649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011191496A Withdrawn JP2013054793A (ja) | 2011-09-02 | 2011-09-02 | Sramおよびその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013054793A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4042284A4 (en) * | 2019-09-30 | 2024-04-17 | Zettaflops LLC | ADIABATIC CIRCUITS FOR SCALABLE COOLING ELECTRONICS |
-
2011
- 2011-09-02 JP JP2011191496A patent/JP2013054793A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4042284A4 (en) * | 2019-09-30 | 2024-04-17 | Zettaflops LLC | ADIABATIC CIRCUITS FOR SCALABLE COOLING ELECTRONICS |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI665673B (zh) | 半導體記憶裝置 | |
US8773918B2 (en) | Semiconductor memory device and method of writing into semiconductor memory device | |
TWI485705B (zh) | 具備列式讀取及/或寫入輔助電路之記憶體電路 | |
TWI464745B (zh) | 具有由資料控制之電源供應的靜態隨機存取記憶體 | |
JP5057757B2 (ja) | 半導体集積回路 | |
KR100610021B1 (ko) | 반도체 메모리 장치에서의 비트라인 전압 공급회로와 그에따른 비트라인 전압 인가방법 | |
JP6238431B2 (ja) | ビット線プリチャージ電圧が低減されたsramビットセル | |
JP5441272B2 (ja) | 半導体記憶装置 | |
JP2004259352A (ja) | 半導体記憶装置 | |
KR20070038015A (ko) | 반도체기억장치 | |
JP2007193928A (ja) | 半導体記憶装置 | |
US20060227593A1 (en) | Low voltage operation dram control circuits | |
Liu et al. | High read stability and low leakage cache memory cell | |
US6970374B2 (en) | Low leakage current static random access memory | |
US8638593B2 (en) | Semiconductor device | |
JP5408455B2 (ja) | 半導体記憶装置 | |
US10062419B2 (en) | Digtial circuit structures | |
TW201525997A (zh) | 記憶體電路 | |
JP2008152876A (ja) | 半導体装置 | |
CN102290097A (zh) | 一种sram存储器 | |
Faraji et al. | New SRAM design using body bias technique for low‐power and high‐speed applications | |
JP2007323770A (ja) | Sram | |
KR20160093456A (ko) | 반도체 메모리 장치 | |
JP2013054793A (ja) | Sramおよびその制御方法 | |
Kumar et al. | Analysis of low power 7T SRAM cell employing improved SVL (ISVL) technique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141104 |