JP2009124079A - 半導体装置の製造方法及び半導体装置の製造ライン - Google Patents
半導体装置の製造方法及び半導体装置の製造ライン Download PDFInfo
- Publication number
- JP2009124079A JP2009124079A JP2007299330A JP2007299330A JP2009124079A JP 2009124079 A JP2009124079 A JP 2009124079A JP 2007299330 A JP2007299330 A JP 2007299330A JP 2007299330 A JP2007299330 A JP 2007299330A JP 2009124079 A JP2009124079 A JP 2009124079A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- defect
- insulating film
- ion beam
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】 欠陥を修復する際に、正常に形成されるべき配線へダメージを与えてしまう。
【解決手段】 絶縁膜と、複数の配線を有する配線層と、が交互に積層された多層配線構造を有する半導体装置の製造方法において、配線層のうちの1層を第1の絶縁膜上に形成する工程と、第1の絶縁膜上に形成された配線層の欠陥を検出する工程と、検出工程の結果に基づいて、検出された欠陥に集束イオンビームを照射するか否かを選択する工程とを有する。そして、選択工程において集束イオンビームを照射すると選択された場合には、欠陥に集束イオンビームを照射した後、第1の絶縁膜上に形成された配線層上に第2の絶縁膜を形成する工程を有する。また、選択工程において集束イオンビームを照射しないと選択された場合には、欠陥に集束イオンビームを照射せずに第1の絶縁膜上に形成された配線層上に第2の絶縁膜を形成する工程を有する。
【選択図】 図1
【解決手段】 絶縁膜と、複数の配線を有する配線層と、が交互に積層された多層配線構造を有する半導体装置の製造方法において、配線層のうちの1層を第1の絶縁膜上に形成する工程と、第1の絶縁膜上に形成された配線層の欠陥を検出する工程と、検出工程の結果に基づいて、検出された欠陥に集束イオンビームを照射するか否かを選択する工程とを有する。そして、選択工程において集束イオンビームを照射すると選択された場合には、欠陥に集束イオンビームを照射した後、第1の絶縁膜上に形成された配線層上に第2の絶縁膜を形成する工程を有する。また、選択工程において集束イオンビームを照射しないと選択された場合には、欠陥に集束イオンビームを照射せずに第1の絶縁膜上に形成された配線層上に第2の絶縁膜を形成する工程を有する。
【選択図】 図1
Description
本発明は、半導体装置の製造方法及び製造ラインに関するものであり、特に配線の製造方法及び製造ラインに関する。
多層配線構造を有する半導体装置の製造工程には、半導体ウェハ上にトランジスタ等を形成する基板工程と、トランジスタを形成した半導体ウェハ上に絶縁膜と配線層を形成する配線工程とが存在する。配線工程では、多層にわたって配線層が形成され、更に配線工程後には検査工程が実施される。
特許文献1には、検査工程によって検出された欠陥をフォトリソグラフィ技術によって修復する技術が記載されている。また、特許文献2には、プラズマディスプレイの電極の欠陥を修復する技術が記載されている。
特開2005−079491号公報
特開平11−025853号公報
しかし、特許文献1に記載の欠陥の修復技術は、フォトリソグラフィ技術を用いて欠陥の修復を行うため、工程が煩雑である。また、特許文献2に記載されている欠陥の修復技術には、レーザー照射が用いられている。レーザーの最小スポットサイズは1μm程度であるのに対して、半導体装置における配線の幅や配線間隔の寸法はサブミクロンオーダーであるため、修復すべき欠陥だけでなく隣接する配線にダメージ与えてしまう。また、レーザーによる欠陥の修復には、熱による溶融・昇華の現象を利用するため、材料によっては欠陥の一部が残存してしまうことが考えられる。さらに、多層配線構造の絶縁膜はレーザー光を透過してしまため、欠陥の下層の配線や絶縁膜などへダメージを与えてしまう場合がある。
よって、本発明では、正常に形成されるべき配線へのダメージを抑制しつつ、欠陥を修復することが可能な、半導体装置の製造方法を提供する。
本発明の半導体装置の製造方法は、絶縁膜と、複数の配線を有する配線層と、が交互に積層された多層配線構造を有する半導体装置の製造方法において、前記配線層のうちの1層を第1の絶縁膜上に形成する工程と、前記第1の絶縁膜上に形成された配線層の欠陥を検出する工程と、前記検出工程の結果に基づいて、前記検出された欠陥に集束イオンビームを照射するか否かを選択する工程と、を有し、前記選択工程において集束イオンビームを照射すると選択された場合には、前記欠陥に集束イオンビームを照射した後、前記第1の絶縁膜上に形成された配線層上に第2の絶縁膜を形成する工程を有し、前記選択工程において集束イオンビームを照射しないと選択された場合には、前記欠陥に集束イオンビームを照射せずに前記第1の絶縁膜上に形成された配線層上に第2の絶縁膜を形成する工程を有することを特徴とする。
また、本発明の半導体装置の製造ラインは、絶縁膜と、複数の配線を有する配線層と、が交互に積層された多層配線構造を有する半導体装置の製造ラインにおいて、前記配線層のうちの1層を第1の絶縁膜上に形成する工程と、前記第1の絶縁膜上に形成された配線層が有する欠陥を検出する工程と、前記検出された欠陥に集束イオンビームを照射して欠陥を修復する工程と、前記修復工程の後、前記第1の絶縁膜上に形成された配線層上に第2の絶縁膜を形成する工程と、を有することを特徴とする。
本発明の半導体装置の製造方法及び半導体装置の製造ラインによれば、正常な配線へのダメージを抑制し、欠陥を修復することが可能となる。
本発明の半導体装置の製造方法は、多層配線構造の所定の配線層において、配線層を形成後に欠陥の有無を検出する工程を有し、欠陥が存在した場合に、集束イオンビーム(以下、FIB)を欠陥に照射する工程を有する。そして、欠陥修復を行った配線層の上部に絶縁膜を形成し、更に配線層を形成していく。このような半導体装置の製造方法を適用することによって、正常な配線へのダメージを抑制しながら、配線間に渡って欠陥を修復することが可能となる。
ここで、欠陥とは、配線と配線とに渡ってそれらの間に配された半導体装置(デバイス)の動作に影響を与える短絡部分であり、フォトマスクのパターンには存在しない短絡部分や最終的に短絡されないように処理される短絡部分を含む。具体的には、解像限界の微細な間隔で配置されたマスクパターン部分が解像されずに生じる短絡部分や、後にイオンビーム描画によって微細な加工を行う部分に形成される短絡部分である。
また、材料基板である半導体基板を「基板」と表現するが、以下のような材料基板が処理された場合も含む。例えば、1又は複数の半導体領域等が形成された状態の部材、又は、一連の製造工程を途中にある部材、又は、一連の製造工程を経た部材を基板と呼ぶこともできる。そして、多層配線構造は基板の上部に配される複数の配線層と複数の絶縁膜とが交互に積層された構造である。配線層は絶縁膜上に形成される複数の配線からなる。複数の配線とは、互いに電気的に独立して制御可能な配線を意味する。配線は、導電体からなるパターンであり、アルミニウムや銅からなる。ここでは、遮光体として機能するパターンも含む。また配線を、配線パターンとも称する。ここで、製造ラインは複数の工程を有し、製造装置が製造工程に応じて設けられている。
以下、図面を用いて本発明の実施例を詳細に説明する。
(第1の実施形態)
本実施形態の半導体装置の製造方法について図1を用いて説明する。図1は製造方法の工程フローを示したフローチャートである。
本実施形態の半導体装置の製造方法について図1を用いて説明する。図1は製造方法の工程フローを示したフローチャートである。
まず、工程S101にて半導体基板にトランジスタなどの半導体素子を形成し、工程S102にて半導体基板上に第1の絶縁膜を形成する。そして、工程S103において、第1の絶縁膜上に複数の配線からなる第1の配線層を形成する。工程S103の後、欠陥検査を実施して、欠陥104の有無を検出する(S104)。この欠陥検査の検出結果に基づいて次の工程が決まる。欠陥が検出されない場合には、そのまま製造プロセスを続行する。しかし、欠陥が検出された場合には、その欠陥を修復するかを選択する(S105)。欠陥を修復する場合には、FIBを欠陥に照射する(S106)。欠陥を修復しない場合には、FIBを照射しない。また、後に欠陥がある箇所を判別できるように、欠陥のアドレスを記録する。欠陥のアドレスの記録は欠陥の有無を検出する工程(S104)において行ってもよい。
次に、工程S107にて、第1の配線層上に第2の絶縁膜を形成する。その後、第2の絶縁膜上に配線層を形成する。配線層の数に応じて上述の工程が何度かくリ返された後、最終的に最上層の配線層を形成した後は保護膜を形成し配線の製造プロセスの完了となる。
以上、第1の配線層に対して欠陥修復を行う場合について述べてきたが、第2の絶縁膜を形成した後についても同様の工程が適用可能である。また、少なくとも1層に同様の工程が適用されていればよく、S107にて絶縁膜が形成された後に配線層の形成を行わずにプロセスが完了しても良い。
このような工程を行う製造ラインには、半導体素子形成、絶縁膜形成、配線層形成のための装置と欠陥検査装置と集積イオンビーム装置が配されている。半導体素子形成、絶縁膜形成、配線層形成のための装置とは具体的にはイオン注入装置、CVD装置、洗浄装置などの既知の装置である。製造ラインには、このような装置に加え、欠陥検査装置と集積イオンビーム装置とが配されている。
次に、多層配線構造を有する半導体装置の断面図である図2を用いて、図1に示した本実施形態の製造方法の工程を詳細に説明する。図2は、複数のチップが配された半導体基板の拡大図であり、1つのチップの一部であり、ある半導体装置の断面模式図を示す。図2では、半導体素子やコンタクトのプラグ等の表記は省略している。
図2(A)の201はシリコンからなる半導体基板であり、202は酸化シリコンからなる第1の絶縁膜である。基板201に半導体素子を形成し、基板201上に第1の絶縁膜202を形成する(図1、S101及びS102)。第1の絶縁膜202を形成した後、必要に応じてコンタクトプラグを形成する。
次に、図2(B)に示すように第1の絶縁膜202上に第1の配線層203を形成する(図1、S103)。具体的には第1の絶縁膜202やコンタクトプラグの上に、例えばアルミニウムのような導電性の物質を成膜した後、フォトリソグラフィ技術を用いて所望の配線に加工する。ここで、204及び205が所望の配線であり、206が欠陥とする。
次いで、欠陥を検出する欠陥検査を行う(S104)。欠陥検査工程では、例えば明視野光学式の欠陥検査装置を用いて欠陥を検出する。具体的には、半導体装置単位、あるいは繰り返しパターンを有する半導体装置であれば繰り返しパターンの基本セル単位で、所望のパターンとの画像比較を行うことで欠陥を検出する。欠陥が検出された場合に欠陥検査装置から出力されるデータは、欠陥座標、欠陥サイズである。更に、自動欠陥分類(ADC:Auto Defect Classification)機能が付属している場合は欠陥の種類も欠陥検査装置から出力される。欠陥検査装置は、明視野光学式に限らず暗視野やレーザー散乱式を用いた欠陥検査装置でもよい。
検出された欠陥について、欠陥検査装置あるいは自動欠陥分類からのデータに基づき、修復を行うか否かの選択をする。この選択は欠陥検査装置にて行われてもよく、別途修復の有無を選択する装置を設けて行われてもよい。
次に、修復の有無について説明する。修復の有無の選択を行うのは、欠陥は全て修復可能な欠陥であるとは限らなくまた修復可能な欠陥であっても修復に多大な時間が必要となる場合があるためである。得られる欠陥の種類、数および欠陥サイズといったデータに対して、欠陥の種類(大きさ)や数について任意の値を設定し修復を行うか否かを選択する。例えば、3本以上の配線に渡って形成された場合や1つのチップに3個以上の欠陥がある場合には修復しない。このような基準は、1つのデータに対して設定しても良く、複数のデータに対して設定してもよい。
また、欠陥が検出された後にSEM観察を行い、上述の欠陥の種類や数などのデータを得ることで選択をすることも可能である。また、自動欠陥レビュー(ADR:Auto Defect Review)機能を用いて自動で欠陥画像を取得した後、各欠陥を個々の画像で確認した上で選択をしてもよい。検出された欠陥を実際にSEMにて確認することで、正確に欠陥の種類、サイズ及び形状を確認することが出来る。修復を行う場合には、FIBの照射領域を決定する。そして、図2(C)のように欠陥206にFIB207を照射する(S106)。イオンビームによって欠陥の金属がスパッタされるため、欠陥206を修復することが可能となる。具体的には、第1の配線204と第2の配線205とに渡ってそれらの間に配された欠陥206を切断(除去)することができる。ここでのFIBの照射条件は、窒化チタンのバリアメタルを有するアルミニウム系の配線の場合には次のようになる。銅アルミニウムの厚さが400nmで窒化チタンの厚さが50nmの配線の場合、ドーズ量1.2×1018cm−2のガリウムイオンを用いて、加速電圧30kVという条件でFIBの照射を行う。
FIB装置には、SEM(透過型電子顕微鏡)が搭載されているFIB/SEM複合装置を用いることが望ましい。FIB/SEM複合装置では、1つの装置内で真空系に基板を配したまま、SEM観察とFIB照射を交互に繰り返すことができる。従って、SEM観察とFIB照射との間で真空状態にするための待機時間を設ける必要がなく生産性が向上する。
修復を行わない場合には修復を行わないことを選択した後に、一方修復を行う場合にはFIB照射が終了した後に、配線層203上に第2の絶縁膜208を形成する(図2(D))。更に、図2(E)に示すように、第2の配線層209を形成し、欠陥検査工程やFIB照射する工程を行った後に第3の絶縁膜210を形成し、多層配線構造の製造方法プロセスが完了する。
次に、欠陥にFIBを照射する工程について、図3を用いて詳細に説明する。図3は修復の有無を選択した後の、修復を行う欠陥を模式的に示したものである。図3のAB線での断面図が図2であり、図2と同様の機能を有するものについては同じ符号を付している。
FIBの照射領域は、配線と配線に渡って配される欠陥、すなわち配線の短絡部分の切断のみを考慮するだけでなく、配線へのダメージを抑制することも考慮に入れて設定されることが望ましい。具体的には、切断幅を配線間隔よりも小さくすることが望ましい。FIBの照射において、想定するFIBの照射領域と実際の照射領域とを完全に一致させることは困難であり、想定するFIBの照射領域と実際の照射領域との間には微小なずれが存在してしまう。この時、配線の幅及び間隔が、例えば1μm以上であれば、領域間のずれはそれほど大きな問題とはならない。しかし、サブミクロンオーダーのパターン幅及び間隔の場合には、微小なずれが配線損傷を引き起こす可能性がある。更に、配線の表面に損傷を受けても電気的な断線といった不良には必ずしもなるとは限らない。しかし、配線の断面積が縮小されることで設計よりも高い電流密度の電流が流れてしまう場合が考えられる。ここで、切断幅を配線間隔よりも小さくすることで、配線へのダメージを低減することが可能となる。
更に、図3を用いて説明する。図3に示すように、第1の配線204と第2の配線205の間隔をS、そして、欠陥206の切断される部分301の幅をWとする。302及び303はFIB照射後に残る欠陥を示す。この時、W<SとなるようにFIBの照射領域を設定することで、FIBの照射領域に位置ずれが発生する場合であっても、本来形成されるべき配線204及び205へのダメージを抑制することが可能となる。そして、FIBの照射領域と配線204あるいは205との距離をFIBの最大位置ずれ量よりも大きくすることで、本来形成されるべき配線204あるいは205へのダメージを抑制することが可能となる。
更に、詳細に説明する。必ずしも照射領域と欠陥の切断される部分は同一になるとは限らないが、簡単のためFIBの照射領域を301とする。FIBの照射領域301と第1の配線204との距離と、FIBの照射領域301と第2の配線205との距離をそれぞれD1、D2とする。そして、想定されるFIBの照射領域の最大位置ずれ量をΔdとする。D1>Δd、D2>Δdの2条件を満足するように照射領域を設定すれば、仮に左右いずれの方向へずれた場合であっても、配線204及び205にダメージを与えずに欠陥を切断することが可能となる。具体的には、FIBの照射領域の最大ずれ量が0.15μmである場合を仮定すると、D1>0.15μm、D2>0.15μmとなるようにFIBの照射領域301を設定すればよい。
ここで、FIBの照射領域301が上下方向にずれた場合には、配線204及び205には影響を及ぼさないが、欠陥の一部が残存し、配線204及び205が修復されない状況が考えられる。この場合には、FIB照射後に再度欠陥検査を行う一連の工程を繰り返せばよい。また、FIB照射後にSEMにて欠陥の画像を確認して、再度FIB照射を行ってもよい。必要に応じて、欠陥が完全に修復されるまでこれを繰り返してもよい。
そして、配線などを形成した後、半導体基板をダイシングし、各半導体装置を分離する。ここで、欠陥が多く修復を行わない選択がなされた半導体装置は、記録したアドレスによって選別される。また、同じアドレスに欠陥が連続して形成される場合には、装置の異常等が考えられるため修理等の対応を行うことも可能となる。
以上、述べてきた本実施形態に係る半導体装置の製造方法は、冗長回路が適用できない半導体装置やチップ面積が大きい半導体装置に対して有効である。特に、MOS型撮像装置といった光電変換素子を有する撮像装置においては、配線の数も多く、冗長回路が使えず、またチップ面積が大きいため有効である。また、欠陥検出における検出方法や修復の有無を選択する方法は記載の方法に限らない。例えばSEM観察を省略してもよい。
(第2の実施形態)
本実施形態では、第1の実施形態の製造方法に、更に飛散物を除去する工程と、洗浄処理工程とを設けている。具体的には、FIBを照射する工程S106と絶縁膜形成の工程S107との間に、飛散物を除去する工程と洗浄処理工程とを設けた。このような工程を設けることによって、より確実に欠陥の修復が可能となり、歩留を向上させることが可能となる。
本実施形態では、第1の実施形態の製造方法に、更に飛散物を除去する工程と、洗浄処理工程とを設けている。具体的には、FIBを照射する工程S106と絶縁膜形成の工程S107との間に、飛散物を除去する工程と洗浄処理工程とを設けた。このような工程を設けることによって、より確実に欠陥の修復が可能となり、歩留を向上させることが可能となる。
ここで、工程S106において生じる飛散物について説明する。FIBの照射により欠陥を修復する工程では、スパッタリング効果により欠陥部分を除去している。この時、除去された欠陥部分は細かい粒子となり飛び散る(飛散物)。この飛散物は、チャンバー内を真空に引くためにSEM装置やFIB装置に設置されたポンプによって、ある程度、吸気される。しかし、チャンバー内から飛散物を完全に除去することはできないため、FIBを照射した領域の周辺に飛散物が付着してしまい、欠陥として残ってしまう場合がある。
この飛散物が半導体装置上にどのように分布しているのかを図4(A)に示した。図4(A)は、欠陥部分にFIBを照射した後に、蛍光X線分析装置(EDX)によって飛散物の分布を調べた結果に基づいている。図4(A)において、図3と同様の機能を有する構成には同じ符号を付与し、説明を省略する。401はFIBの照射領域、402及び403はFIB照射後に残る欠陥を示す。ここで、FIBの照射領域401の形状が図3のFIBの照射領域301と異なるが、形状は任意の形状を取ることができる。そして、FIBの照射によって生じる飛散物の分布を白黒の濃淡で示している。黒が濃いほど飛散物が多いことを示しており、照射領域401の周辺部が濃い黒となっている。つまり、飛散物は配線204と配線205との間でFIBの照射領域401の周囲に多く存在していることが分かる。欠陥が存在した部分からの距離に伴い飛散物の量も減少していく。なお、FIBの照射領域401における飛散物の付着量は、FIBの照射領域401に隣接する領域と比べて微量であり、欠陥としては認識されない場合が多い。
この結果を踏まえて、飛散物を除去する工程におけるFIBの照射領域(再照射領域)を設定する。図4(B)において、図4(A)や図3と同様の構成である部分は説明を省略する。
図4(B)において、405及び406はFIBの再照射領域である。配線間隔方向における再照射領域については、照射領域401を設定した場合と同様に、FIBの最大位置ずれ量Δdよりも大きいD1及びD2を用いて設定する。そして、配線間隔方向と直交する方向においては、照射領域401に重複する再照射領域を設定する。重複する量は、FIBの最大位置ずれ量Δdよりも大きいD3およびD4である。重複する領域を作ることで、最も飛散物の付着量の多い欠陥の隣接部(FIB照射領域401に隣接する領域)を確実に電気的に絶縁することが可能となる。
次に、再照射時のFIBの条件について説明する。例えば、実施形態1に述べたようなバリアメタルに50nmの厚さの窒化チタンを用いた400nmの厚さのアルミニウム系配線の場合を例とする。まず、工程S106におけるFIB照射はガリウムイオンのドーズ量を1.2×1018cm−2、加速電圧30kVで照射を行う。そして、再照射時のFIBは、ガリウムイオンのドーズ量を1.2×1017cm−2(10%減)として、加速電圧30kVで照射を行う。再照射時のFIBにおけるイオンのドーズ量、加速電圧などは欠陥を除去する時と比べて低く設定することが望ましい。飛散物の単位面積あたりの厚さは配線層と比べて薄いため、ドーズ量を低減したり、加速電圧を低く設定したりすることでFIBの照射エネルギーを低くし、絶縁層へのダメージを低減することができる。
ここで、飛散物は非常に微細であり、SEMでは観察することが出来ない。従って、蛍光X線分析装置(EDX)を用いて、どの領域に飛散物が存在しているか確認する必要がある。しかし、欠陥にFIBを照射して発生する飛散物がどのように付着するのかは、配線層の高さやFIBのエネルギーなどにより予測できる。従って、付着する領域を予めデータベース化することができ、EDXを行う工程を省略することが可能である。
その後、FIBの再照射の後、洗浄工程を設けることによって、欠陥として認識されない飛散物や配線上などに付着した飛散物を除去することが可能となる。洗浄液としては、例えば、配線へダメージを与えない純水やレジスト剥離液などである。洗浄工程によって、欠陥修復率が向上する。また、次の工程での飛散物による半導体製造装置の汚染や異物発生を抑制することが可能となる。
ここで、FIBの再照射の工程と洗浄工程とはこの順番に限るものではない。また、片方のみを行っても、欠陥修復率を向上させることは可能である。
(第3の実施形態)
第1の実施形態及び第2の実施形態における配線の積層構造について詳細に説明する。近年のサブミクロンオーダーの配線においては、配線を流れる電流の電流密度が高まるため、エレクトロマイグレーション耐性を向上していく必要がある。配線の主な構成がアルミニウムの場合、エレクトロマイグレーション耐性を向上させるには、アルミニウムに銅などの遷移金属を添加する手法が知られている。また、配線をチタンや窒化チタンに代表される高融点金属をアルミニウムに積層する構造にする手法も知られている。本実施形態の配線はアルミニウムを窒化チタンで挟み込んだ積層膜により構成される。
第1の実施形態及び第2の実施形態における配線の積層構造について詳細に説明する。近年のサブミクロンオーダーの配線においては、配線を流れる電流の電流密度が高まるため、エレクトロマイグレーション耐性を向上していく必要がある。配線の主な構成がアルミニウムの場合、エレクトロマイグレーション耐性を向上させるには、アルミニウムに銅などの遷移金属を添加する手法が知られている。また、配線をチタンや窒化チタンに代表される高融点金属をアルミニウムに積層する構造にする手法も知られている。本実施形態の配線はアルミニウムを窒化チタンで挟み込んだ積層膜により構成される。
このような高融点金属を含む配線の欠陥を修復する場合では、特許文献2にあるようなレーザー照射による溶融・昇華によって欠陥を修復する方法では、欠陥の一部に残渣が残る懸念がある。一方、第1の実施形態にて述べたFIBによれば、イオンビームの物理的なエネルギーを利用するため欠陥を完全に除去することが可能となる。従って、高融点金属を含む配線構造における欠陥の修復にFIBを用いることが望ましい。高融点金属を含まない配線構造に適用可能であることは言うまでもない。また、イオンビームのエネルギーは絶縁膜で吸収されるため、下層に配線が配置される場合でも下層の配線のダメージを抑制できる。従って、多層配線構造における欠陥の除去にFIBは好適である。
ここでは、窒化チタンを例として説明したが、タンタルやタングステンなどの他の高融点金属でもよく、窒化物でなくシリサイドを用いてもよい。また、導電体として、アルミニウム系だけでなく、ポリシリコンや銅を適用してもよい。
201 半導体基板
202 第1の絶縁膜
203 第1の配線層
204 第1の配線
205 第2の配線
206 欠陥
207 FIB
208 第2の絶縁膜
209 第2の配線層
210 第3の絶縁膜
202 第1の絶縁膜
203 第1の配線層
204 第1の配線
205 第2の配線
206 欠陥
207 FIB
208 第2の絶縁膜
209 第2の配線層
210 第3の絶縁膜
Claims (6)
- 絶縁膜と、複数の配線を有する配線層と、が交互に積層された多層配線構造を有する半導体装置の製造方法において、
前記配線層のうちの1層を第1の絶縁膜上に形成する工程と、
前記第1の絶縁膜上に形成された配線層の欠陥を検出する工程と、
前記検出工程の結果に基づいて、前記検出された欠陥に集束イオンビームを照射するか否かを選択する工程と、を有し、
前記選択工程において集束イオンビームを照射すると選択された場合には、前記欠陥に集束イオンビームを照射した後、前記第1の絶縁膜上に形成された配線層上に第2の絶縁膜を形成する工程を有し、
前記選択工程において集束イオンビームを照射しないと選択された場合には、前記欠陥に集束イオンビームを照射せずに前記第1の絶縁膜上に形成された配線層上に第2の絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。 - 前記集束イオンビームを照射するか否かを選択する工程と前記集束イオンビームを照射する工程とが、1つの装置内で行われることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第1の絶縁膜上に配された配線層は、少なくとも第1の配線と第2の配線とを有しており、
前記検出された欠陥が前記第1の配線と前記第2の配線との間に渡って存在する場合に、前記集束イオンビームを照射する工程において、前記集束イオンビームを照射する領域を前記第1の配線と前記第2の配線との間隔に比べて小さくすることを特徴とする請求項1あるいは2に記載の半導体装置の製造方法。 - 前記集束イオンビームを照射する領域は、少なくとも前記第1の配線あるいは前記第2の配線から前記集束イオンビームの最大位置ずれ量よりも離れていることを特徴とする請求項3に記載の半導体装置の製造方法。
- 更に、前記第2の絶縁膜上に配線層を形成する工程を有する請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
- 絶縁膜と、複数の配線を有する配線層と、が交互に積層された多層配線構造を有する半導体装置の製造ラインにおいて、
前記配線層のうちの1層を第1の絶縁膜上に形成する工程と、
前記第1の絶縁膜上に形成された配線層が有する欠陥を検出する工程と、
前記検出された欠陥に集束イオンビームを照射して欠陥を修復する工程と、
前記修復工程の後、前記第1の絶縁膜上に形成された配線層上に第2の絶縁膜を形成する工程と、を有することを特徴とする半導体装置の製造ライン。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007299330A JP2009124079A (ja) | 2007-11-19 | 2007-11-19 | 半導体装置の製造方法及び半導体装置の製造ライン |
US12/266,725 US20090130782A1 (en) | 2007-11-19 | 2008-11-07 | Method and line for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007299330A JP2009124079A (ja) | 2007-11-19 | 2007-11-19 | 半導体装置の製造方法及び半導体装置の製造ライン |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009124079A true JP2009124079A (ja) | 2009-06-04 |
Family
ID=40642392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007299330A Withdrawn JP2009124079A (ja) | 2007-11-19 | 2007-11-19 | 半導体装置の製造方法及び半導体装置の製造ライン |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090130782A1 (ja) |
JP (1) | JP2009124079A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016181703A (ja) * | 2016-04-21 | 2016-10-13 | 三菱電機株式会社 | 光電変換装置とその製造方法ならびに当該光電変換装置を用いた撮像装置の製造方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI330506B (en) * | 2007-01-15 | 2010-09-11 | Chimei Innolux Corp | Method and apparatus for repairing metal line |
JP5388509B2 (ja) * | 2008-08-26 | 2014-01-15 | キヤノン株式会社 | 半導体装置の製造方法 |
JP5713264B2 (ja) * | 2009-11-20 | 2015-05-07 | 独立行政法人産業技術総合研究所 | 欠陥を検査する方法、ウエハまたは半導体素子の品質管理方法及び欠陥検査装置 |
US10707138B1 (en) * | 2017-03-29 | 2020-07-07 | Xilinx, Inc. | High yield package assembly technique |
WO2018200367A1 (en) | 2017-04-24 | 2018-11-01 | General Electric Company | Adaptive linear linked piston electric power generator |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06169149A (ja) * | 1992-06-04 | 1994-06-14 | Fujitsu Ltd | 基板修正装置及び方法 |
JP3453803B2 (ja) * | 1993-06-15 | 2003-10-06 | 株式会社日立製作所 | 電子回路基板の配線修正方法およびその装置 |
US6407001B1 (en) * | 2000-06-30 | 2002-06-18 | Intel Corporation | Focused ion beam etching of copper |
US6423557B1 (en) * | 2001-03-15 | 2002-07-23 | Advanced Micro Devices, Inc. | ADC based in-situ destructive analysis selection and methodology therefor |
US6873720B2 (en) * | 2001-03-20 | 2005-03-29 | Synopsys, Inc. | System and method of providing mask defect printability analysis |
JP4137762B2 (ja) * | 2003-10-21 | 2008-08-20 | 富士通株式会社 | 配線切断方法、及び配線切断装置 |
-
2007
- 2007-11-19 JP JP2007299330A patent/JP2009124079A/ja not_active Withdrawn
-
2008
- 2008-11-07 US US12/266,725 patent/US20090130782A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016181703A (ja) * | 2016-04-21 | 2016-10-13 | 三菱電機株式会社 | 光電変換装置とその製造方法ならびに当該光電変換装置を用いた撮像装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090130782A1 (en) | 2009-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4900695A (en) | Semiconductor integrated circuit device and process for producing the same | |
JP2009124079A (ja) | 半導体装置の製造方法及び半導体装置の製造ライン | |
KR100972917B1 (ko) | 반도체 소자 및 그 형성방법 | |
KR20160081423A (ko) | 결함 검출 방법 및 결함 검출 시스템 | |
US11626306B2 (en) | Method for analyzing a semiconductor device | |
JP2010098111A (ja) | 配線間不良箇所特定方法 | |
US20040113648A1 (en) | Method of exposing desired layers in a multi-layer semiconductor using focused ion beams for physical failure | |
JP4346537B2 (ja) | 表面検査装置および表面検査方法 | |
US20100224955A1 (en) | Fuses of semiconductor device and method of forming the same | |
US10262909B2 (en) | Semiconductor device and method for manufacturing the same | |
JP5388509B2 (ja) | 半導体装置の製造方法 | |
US8324664B2 (en) | Fuse of a semiconductor device | |
JP5098138B2 (ja) | スパッタリング方法及びスパッタリング装置 | |
JP2005079491A (ja) | 半導体装置の製造方法 | |
JP2002324799A (ja) | 半導体装置 | |
KR101033987B1 (ko) | 반도체 소자의 리페어 방법 | |
KR20070014818A (ko) | 반도체 메모리 소자의 리페어 방법 | |
JPH081928B2 (ja) | 多層配線の接続配線構造の形成方法 | |
JPH01217946A (ja) | 半導体集積回路装置およびその製造方法 | |
KR101043741B1 (ko) | 반도체 장치의 안티퓨즈, 리페어방법 및 그 제조방법 | |
JP2004040129A (ja) | 半導体デバイスの製造方法 | |
Li et al. | Test structure failed node localization and analysis from die backside | |
JP2013055300A (ja) | 半導体素子の修復方法 | |
KR20090085466A (ko) | 반도체 소자의 제조 방법 | |
KR20090056256A (ko) | 반도체 소자의 퓨즈 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100201 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100630 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101118 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120829 |