JP5098138B2 - スパッタリング方法及びスパッタリング装置 - Google Patents
スパッタリング方法及びスパッタリング装置 Download PDFInfo
- Publication number
- JP5098138B2 JP5098138B2 JP2005201792A JP2005201792A JP5098138B2 JP 5098138 B2 JP5098138 B2 JP 5098138B2 JP 2005201792 A JP2005201792 A JP 2005201792A JP 2005201792 A JP2005201792 A JP 2005201792A JP 5098138 B2 JP5098138 B2 JP 5098138B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- sub
- sputtering
- wiring
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
請求項5又は7に記載の発明では、サブ加工エリアを、回路修正の対象となる配線よりも許容電流が大きい配線の近傍位置に設定するようにした。
図2は、スパッタリング装置として使用する集束イオンビーム加工装置(以下、FIB装置という)の概略構成を示すブロック図である。
スパッタエリア21は、メイン加工エリア22と、サブ加工エリア23とから構成されている。メイン加工エリア22は、修正すべきLSI8の回路個所(回路修正を行う範囲)に対応して設定される。なお、本実施の形態では、メイン加工エリア22を正方形状の加工パターンとしたが、正方形状に限らず、矩形状又はその他の形状としてもよい。
図3(a)に示すように、FIB装置1は、まず、メイン加工エリア22の周辺のサブ加工エリア23をスパッタリングして、同エリア23内にピンホール24(図3(b))を少なくとも1つ発生させる。この際、サブ加工エリア23をスパッタする深さは、配線や素子等の導電体部分を削ることのないように、LSI8表面の絶縁膜(後述するカバー膜25)を浅く削る程度とする(図4参照)。そして、FIB装置1は、このようにサブ加工エリア23内にピンホール24を発生させた後、続いて、図3(c)に示すように、メイン加工エリア22をスパッタリングする。即ち、本実施の形態に係るFIB装置1は、メイン加工エリア22に先立って事前にサブ加工エリア23を加工し、サブ加工エリア23内にピンホール24を予め発生させた状態でメイン加工エリア22を加工する。これにより、サブ加工エリア23内に、メイン加工エリア22内に蓄積される電荷を逃がすためのリーク経路を確保することができる。
同図に示すように、カバー膜25及び該カバー膜25の下層の配線間絶縁膜26には、サブ加工エリア23から配線27への電荷リークによって生じたピンホール24が形成されている。配線28は、回路修正すべき目的とする配線であって、サブ加工エリア23の加工後に、メイン加工エリア22内のカバー膜25及び配線間絶縁膜26がスパッタされて削られることにより露出される。本実施の形態では、このメイン加工エリア22の加工時、同エリア22内のカバー膜25及び配線間絶縁膜26に蓄積される電荷が、その近傍位置(サブ加工エリア23)にて予め形成されたより抵抗の低いピンホール24へと流れ込むことで、メイン加工エリア22内における電荷蓄積が抑制される。これにより、メイン加工エリア22内におけるピンホールの発生を抑制して、メイン加工エリア22の加工形状が意図しない形状となることを防止することができる。
(1)回路修正を行う範囲として設定されるメイン加工エリア22の近傍位置に、該メイン加工エリア22に先立って事前加工するサブ加工エリア23を設定し、該サブ加工エリア23内にピンホール24を発生させた状態でメイン加工エリア22を加工するようにした。このようにすれば、メイン加工エリア22内に蓄積される電荷を、サブ加工エリア23内に予め発生させたピンホール24を経由してリークさせることができる。これにより、メイン加工エリア22内におけるピンホールの発生を抑制して、該メイン加工エリア22のスパッタ加工を意図した加工形状にて行うことができる。
(3)メイン加工エリア22内での電荷蓄積が抑制されることにより、イオンビームB1のドリフト現象(ビーム照射位置のずれ)を抑制することができる。これにより、メイン加工エリア22内におけるスパッタ加工精度を向上させることができる。
(6)メイン加工エリア22内に蓄積される電荷を誘導させるためのピンホール24をサブ加工エリア23内に発生させておくことで、メイン加工エリア22のスパッタ加工を強度のビーム照射で行うことが可能となる。これにより、メイン加工エリア22のスパッタ加工を効率化することができる。
・図5(a)〜(d)に示すようにサブ加工エリアを設定してもよい。(a)はメイン加工エリア22の周囲を囲む態様でサブ加工エリア31を略環状に設けたもの、(b)はメイン加工エリア22の対角上の位置にサブ加工エリア32を設けたもの、(c)はメイン加工エリア22の一つの辺に対してサブ加工エリア33を設けたもの、(d)はメイン加工エリア22の一つの角に対してサブ加工エリア34を設けたものである。即ち、サブ加工エリアは、メイン加工エリア22内に蓄積される電荷を、該サブ加工エリア内に発生させるピンホール24を通じて上手く逃がすことができる位置であれば、メイン加工エリア22の近傍位置にて任意の位置に設けることができる。
(付記1) 回路修正を行う範囲にイオンビームを照射して半導体装置表面をスパッタするスパッタリング方法において、
前記回路修正を行う範囲に対応して設定されるメイン加工エリアの近傍位置にサブ加工エリアを設定し、前記メイン加工エリアに先立って前記サブ加工エリアを事前にスパッタすることを特徴とするスパッタリング方法。
(付記2) 前記サブ加工エリアをスパッタして該サブ加工エリア内にピンホールを少なくとも1つ発生させた後に、前記メイン加工エリアをスパッタする、
付記1記載のスパッタリング方法。
(付記3) 前記サブ加工エリア内又は該サブ加工エリア外の近傍位置にて、前記半導体装置表面の絶縁膜には、前記ピンホールを誘発させるための穴が予め形成される、
付記2記載のスパッタリング方法。
(付記4) 前記サブ加工エリアは、前記メイン加工エリアの周辺にて許容電流が大きい配線の近傍位置に設定される、
付記1乃至3のいずれか一記載のスパッタリング方法。
(付記5) 前記サブ加工エリアをスパッタする深さは、前記半導体装置表面の絶縁膜を浅く削る深さである、
付記1乃至4のいずれか一記載のスパッタリング方法。
(付記6) 前記サブ加工エリアは、前記メイン加工エリアの周囲を囲む態様で設けられる、
付記1乃至5のいずれか一記載のスパッタリング方法。
(付記7) 回路修正を行う範囲にイオンビームを照射して半導体装置表面をスパッタするスパッタリング装置において、
前記回路修正を行う範囲に対応して設定されるメイン加工エリアの近傍位置にサブ加工エリアを設定し、前記メイン加工エリアに先立って前記サブ加工エリアを事前にスパッタすることを特徴とするスパッタリング装置。
(付記8) 付記1乃至6のいずれか一記載のスパッタリング方法により作成された半導体装置。
8 LSI(半導体装置)
21 スパッタエリア
22 メイン加工エリア
23,31〜34,41〜44 サブ加工エリア
24 ピンホール
25 カバー膜(絶縁膜)
41a,42a,43a,44a 穴
B1 イオンビーム
Claims (7)
- 表面のカバー層と、前記カバー層の下層に配置され、配線が形成された配線間絶縁膜とを備えた半導体装置の回路修正を行う範囲にイオンビームを照射して前記半導体装置をスパッタするスパッタリング方法において、
前記回路修正を行う範囲に対応して設定されるメイン加工エリアの近傍位置にサブ加工エリアを設定し、前記メイン加工エリアに先立って、前記サブ加工エリアをスパッタする深さが前記配線間絶縁膜に達しないように事前にスパッタすることを特徴とするスパッタリング方法。 - 前記サブ加工エリアをスパッタして該サブ加工エリア内にピンホールを少なくとも1つ発生させた状態で、前記メイン加工エリアをスパッタする、
請求項1記載のスパッタリング方法。 - 前記サブ加工エリア内における前記カバー層には、前記ピンホールを誘発させるための穴が予め形成される、
請求項2記載のスパッタリング方法。 - 前記サブ加工エリアは、前記メイン加工エリアの周囲を囲む態様で設けられる、
請求項1乃至3のいずれか一項記載のスパッタリング方法。 - 前記サブ加工エリアは、前記回路修正の対象となる配線よりも許容電流が大きい配線の近傍位置に設定される請求項1乃至4のいずれか一項記載のスパッタリング方法。
- 表面のカバー層と、前記カバー層の下層に配置され、配線が形成された配線間絶縁膜とを備えた半導体装置の回路修正を行う範囲にイオンビームを照射して前記半導体装置をスパッタするスパッタリング装置において、
前記回路修正を行う範囲に対応して設定されるメイン加工エリアの近傍位置にサブ加工エリアを設定し、前記メイン加工エリアに先立って、前記サブ加工エリアをスパッタする深さが前記配線間絶縁膜に達しないように事前にスパッタすることを特徴とするスパッタリング装置。 - 前記サブ加工エリアは、前記回路修正の対象となる配線よりも許容電流大きい配線の近傍位置に設定される請求項6記載のスパッタリング装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005201792A JP5098138B2 (ja) | 2005-07-11 | 2005-07-11 | スパッタリング方法及びスパッタリング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005201792A JP5098138B2 (ja) | 2005-07-11 | 2005-07-11 | スパッタリング方法及びスパッタリング装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007018980A JP2007018980A (ja) | 2007-01-25 |
JP5098138B2 true JP5098138B2 (ja) | 2012-12-12 |
Family
ID=37755951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005201792A Expired - Fee Related JP5098138B2 (ja) | 2005-07-11 | 2005-07-11 | スパッタリング方法及びスパッタリング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5098138B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5033432B2 (ja) | 2007-01-30 | 2012-09-26 | 株式会社豊田自動織機 | 摺動部品 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2753306B2 (ja) * | 1988-03-18 | 1998-05-20 | 株式会社日立製作所 | イオンビーム加工方法及び集束イオンビーム装置 |
JPH04170045A (ja) * | 1990-11-02 | 1992-06-17 | Nec Corp | 半導体装置の表面及び断面の観察方法 |
US5357116A (en) * | 1992-11-23 | 1994-10-18 | Schlumberger Technologies, Inc. | Focused ion beam processing with charge control |
JPH09283496A (ja) * | 1996-04-18 | 1997-10-31 | Hitachi Ltd | 荷電粒子ビーム照射によるパターン形成方法及びその装置 |
JPH11274255A (ja) * | 1998-03-19 | 1999-10-08 | Seiko Instruments Inc | 断面加工観察方法 |
-
2005
- 2005-07-11 JP JP2005201792A patent/JP5098138B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007018980A (ja) | 2007-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5719494B2 (ja) | 電子ビームを用いた表面下の画像化 | |
JP4181561B2 (ja) | 半導体加工方法および加工装置 | |
US7256405B2 (en) | Sample repairing apparatus, a sample repairing method and a device manufacturing method using the same method | |
JP2004537758A (ja) | 電子ビーム処理 | |
JP2000208579A (ja) | 微小構造欠陥の検出 | |
US20130248356A1 (en) | Low Energy Ion Beam Etch | |
US8703247B2 (en) | Cross section processing method and method of manufacturing cross section observation sample | |
US20090130782A1 (en) | Method and line for manufacturing semiconductor device | |
JP5098138B2 (ja) | スパッタリング方法及びスパッタリング装置 | |
US20050186753A1 (en) | FIB exposure of alignment marks in MIM technology | |
JP4671223B2 (ja) | 集束イオンビームによる加工方法及び集束イオンビーム加工装置 | |
JP5949257B2 (ja) | 配線加工方法 | |
JPH0463433A (ja) | 半導体素子の配線装置およびそれを用いた配線方法 | |
US8334701B2 (en) | Repairing defects | |
CN110581088B (zh) | 用于表面平坦化的方法和设备 | |
JP2006343101A (ja) | 半導体装置の不良箇所観察のためのサンプル作製方法 | |
JPS61224319A (ja) | イオンビ−ム加工方法およびその装置 | |
US20090174028A1 (en) | Fuse in a Semiconductor Device and Method for Forming the Same | |
JPH0645335A (ja) | 半導体装置の配線修正装置 | |
JP2009200120A (ja) | 基板検査方法、基板検査装置及び記憶媒体 | |
KR100807044B1 (ko) | 반도체 장치 제조 공정 검사 방법 | |
JP4755053B2 (ja) | 配線修正方法 | |
JP2002324799A (ja) | 半導体装置 | |
KR20110076242A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2002367892A (ja) | 電子ビーム露光装置、電子ビーム露光方法、及び半導体素子製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080613 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5098138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |