JP2009114476A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP2009114476A
JP2009114476A JP2007285969A JP2007285969A JP2009114476A JP 2009114476 A JP2009114476 A JP 2009114476A JP 2007285969 A JP2007285969 A JP 2007285969A JP 2007285969 A JP2007285969 A JP 2007285969A JP 2009114476 A JP2009114476 A JP 2009114476A
Authority
JP
Japan
Prior art keywords
plating
wafer
semiconductor integrated
integrated circuit
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007285969A
Other languages
English (en)
Other versions
JP5134339B2 (ja
Inventor
Munekazu Yoneya
統多 米谷
Taku Kaneoka
卓 金岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007285969A priority Critical patent/JP5134339B2/ja
Priority to TW097140320A priority patent/TW200928011A/zh
Priority to US12/256,565 priority patent/US8029660B2/en
Priority to CNA200810173042XA priority patent/CN101425471A/zh
Publication of JP2009114476A publication Critical patent/JP2009114476A/ja
Application granted granted Critical
Publication of JP5134339B2 publication Critical patent/JP5134339B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ＬＣＤドライバ等の半導体製品では約１５〜２０μｍの金バンプ(Bump)電極形成のためのバンプ・メッキ工程がある。このバンプ・メッキ工程は、所定のメッキ液を用いて電気めっきにより行われるが、量産工程において間歇的にバンプ電極上に突起が発生するという問題がある。
【解決手段】本願発明は金バンプ・メッキ工程の開始前に、被処理ウエハごとに、メッキカップを正立させた状態でメッキ液を循環させながら撹拌して、析出物を効率よく溶解・排出させる工程を追加することによって、金バンプ電極上に突起が異常成長することを防止するものである。
【選択図】図１

Description

本発明は、半導体集積回路装置（または半導体装置）の製造方法におけるバンプ形成技術に関し、特に金バンプ形成技術に適用して有効な技術に関する。
日本特開平８−３１１６９９号公報（特許文献１）には、ウエハへの電気メッキの際にメッキ膜の不均一を解消するために、ウエハ近傍のメッキ液を撹拌する技術が開示されている。
日本特開２００６−２２３７９号公報（特許文献２）には、ウエハ等のバンプ電極形成のための金の電気メッキにおいて、メッキ膜厚の均一性向上および装置のメンテナンス・フリー化のため、チタニウム基材に白金メッキを施した上に、更に酸化イリジウムをコートしたアノード電極を用いた電気メッキ技術が開示されている。
日本特開２００４−１９７２２８号公報（特許文献３）には、ダマシン配線における銅の電気メッキにおいて、ボイド等のない埋め込み銅配線を形成するために、最初は低電流でメッキを行い、続いて高電流でメッキを行う技術が開示されている。
特開平８−３１１６９９号公報 特開２００６−２２３７９号公報 特開２００４−１９７２２８号公報
ＬＣＤドライバ等の半導体製品では約１５〜２０μｍの金バンプ(Bump)電極形成のためのバンプ・メッキ工程がある。このバンプ電極に関しては、実装上の理由から高度の厚さ均一性が要求されている。そこで半発明者等が種々の形式のメッキ装置を比較検討したところ、被処理ウエハをセット後、メッキカップを反転させて、ウエハのデバイス面が上を向いた状態でめっきを行う方法が気泡およびメッキの均一性の面から有利であることが明らかとなった。
しかし、このバンプ・メッキ工程は、所定のメッキ液を用いて電気めっきにより行われるが、量産工程において間歇的にバンプ電極上に突起が発生するという問題があることが、本願発明者らによって、明らかにされた。バンプ電極上の突起は、実装上、重大な障害となる。そこで、その原因を検討すると、以下のようなことが明らかとなった。すなわち、処理ロット間またはウエハ処理の間においてメッキ槽内でメッキ液が乾燥すると、析出物がメッキ槽内に付着する。次のウエハまたはロットの処理を開始した際に、この析出物がメッキ液に十分に溶解する前にメッキ処理が開始すると、ウエハに析出物が付着して、それが核となり、突起が異常成長するというものである。また、このような析出物は、メッキ前に行われる通常の攪拌を延長しただけでは、ほとんど改善されないことが明らかとなった。
本発明の目的は、信頼性の高い半導体集積回路装置の製造方法を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願発明は金バンプ・メッキ工程の開始前に、被処理ウエハごとに、メッキカップを正立させた状態でメッキ液を循環させながら撹拌して、析出物を効率よく溶解・排出させる工程を追加することによって、金バンプ電極上に突起が異常成長することを防止するものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、金バンプ・メッキ工程の開始前に、被処理ウエハごとに、メッキカップを正立させた状態でメッキ液を循環させながら撹拌して、析出物を効率よく溶解・排出させる工程を追加することによって、金バンプ電極上に突起が異常成長することを防止することができる。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ウエハの第１の主面上に、複数の開口部を有するレジスト膜を形成する工程；
（ｂ）前記レジスト膜を有する前記ウエハを、メッキ・カップを有する枚葉メッキ装置内に導入する工程；
（ｃ）前記枚葉メッキ装置内において、前記レジスト膜を有する前記ウエハを、前記第１の主面が前記メッキ・カップのメッキ槽に対向するように、前記メッキ・カップにロードする工程；
（ｄ）前記工程（ｂ）の後、前記メッキ槽内にメッキ液を導入する工程；
（ｅ）前記工程（ｄ）の後、前記メッキ槽内において、前記メッキ液を攪拌する工程；
（ｆ）前記工程（ｃ）および（ｅ）の後、前記メッキ槽内において、前記第１の主面の前記複数の開口部に、電気メッキにより金バンプ電極を形成する工程；
（ｇ）前記工程（ｆ）の後、前記ウエハを、前記メッキ・カップからアンロードする工程、
ここで、前記工程（ｅ）と前記工程（ｆ）とでは、前記メッキ・カップの姿勢が異なる。
２．前記１項の半導体集積回路装置の製造方法において、前記工程（ｄ）は、前記工程（ｃ）の後に行われる。
３．前記１または２項の半導体集積回路装置の製造方法において、前記メッキ液は非シアン系である。
４．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｅ）の前記メッキ液の攪拌は、前記メッキ・カップに前記ウエハをロードした状態で行われる。
５．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｄ）および（ｅ）は、前記ウエハの前記第１の主面が下向きの状態で行われる。
６．前記１から５項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｅ）は、前記メッキ液が前記ウエハの前記第１の主面に触れる程度に前記メッキ槽を満たした状態で行われる。
７．前記１から６項のいずれか一つの半導体集積回路装置の製造方法において、更に以下の工程を含む：
（ｈ）前記工程（ｃ）および（ｅ）の後で前記工程（ｆ）の前に、前記メッキ・カップが前記工程（ｆ）と実質的に同一の姿勢をとった状態で、前記メッキ槽内において、前記メッキ液を攪拌する工程。
８．前記７項の半導体集積回路装置の製造方法において、前記工程（ｈ）の後、前記メッキ液を排出することなく、前記工程（ｆ）が行われる。
９．前記１から８項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｆ）は、前記ウエハの前記第１の主面が上向きの状態で行われる。
１０．前記１から９項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｆ）は、前記メッキ液が前記メッキ槽を満たした状態で行われる。
１１．前記１から１０項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｆ）の電気メッキは、酸化イリジウムを主要な成分とするアノード電極を用いて行われる。
１２．前記１から１１項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｆ）は、以下の下位工程を含む：
（ｆ１）前記メッキ槽に第１の電流を供給して電気メッキを実行する工程；
（ｆ２）前記下位工程（ｆ１）の後、前記第１の電流よりも大きい第２の電流を供給して電気メッキを実行する工程。
１３．前記１から１２項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ａ）の前記レジスト膜の形成は、塗布により行われる。
１４．前記１から１３項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｅ）および（ｆ）は、前記メッキ槽の前記ウエハ近傍から前記メッキ液を導入して、同時に前記メッキ槽の底部から排出することにより、メッキ液を循環させながら行われる。
１５．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ウエハの第１の主面上に、複数の開口部を有するレジスト膜を形成する工程；
（ｂ）前記レジスト膜を有する前記ウエハを、メッキ・カップを有する枚葉メッキ装置内に導入する工程；
（ｃ）前記枚葉メッキ装置内において、前記レジスト膜を有する前記ウエハを、前記第１の主面が前記メッキ・カップのメッキ槽に対向して下を向くように、前記メッキ・カップにロードする工程；
（ｄ）前記工程（ｃ）の後、前記メッキ槽内にメッキ液を導入する工程；
（ｅ）前記工程（ｄ）の後、前記メッキ槽内において、前記メッキ液を攪拌する工程；
（ｆ）前記工程（ｅ）の後、前記メッキ・カップを反転した状態で、前記メッキ槽内において、前記第１の主面の前記複数の開口部に、電気メッキにより金バンプ電極を形成する工程；
（ｇ）前記工程（ｆ）の後、前記メッキ・カップを再反転して元に戻した状態で、前記メッキ槽から前記メッキ液を排出する工程；
（ｈ）前記工程（ｇ）の後、前記ウエハを、前記メッキ・カップからアンロードする工程。
１６．前記１５項の半導体集積回路装置の製造方法において、前記メッキ液の導入は前記メッキカップの前記ウエハ近傍から行い、前記メッキ液の排出は前記メッキカップの底部から行う。
１７．前記１５または１６項の半導体集積回路装置の製造方法において、前記工程（ｅ）および（ｆ）は、前記メッキカップの前記ウエハ近傍から前記メッキ液を導入して、同時に前記メッキカップの底部から排出することにより、メッキ液を循環させながら行われる。
１８．前記１５から１７項のいずれか一つの半導体集積回路装置の製造方法において、更に以下の工程を含む：
（ｉ）前記工程（ｅ）の後で前記工程（ｆ）の前に、前記メッキ・カップを反転した状態で、前記メッキ槽内において、前記メッキ液を攪拌する工程。
１９．前記１５から１８項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｆ）の電気メッキは、酸化イリジウムを主要な成分とするアノード電極を用いて行われる。
２０．前記１５から１９項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｆ）は、以下の下位工程を含む：
（ｆ１）前記メッキ槽に第１の電流を供給して電気メッキを実行する工程；
（ｆ２）前記下位工程（ｆ１）の後、前記第１の電流よりも大きい第２の電流を供給して電気メッキを実行する工程。
２１．前記１５から２０項のいずれか一つの半導体集積回路装置の製造方法において、前記メッキ液は非シアン系である。
２２．前記１５から２１項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ａ）の前記レジスト膜の形成は、塗布により行われる。
２３．前記１８から２２項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｉ）の後、前記メッキ液を排出することなく、前記工程（ｆ）が行われる。
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「金バンプ電極」等と言っても、純粋な金ばかりでなく、金を主要な成分とする金合金等も含まれるものとする。同様に「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ（Nano-Clustering Silica:NSC）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
また、シリコン・ナイトライド膜、窒化シリコン膜などというときは、化学量論的なものばかりでなく、水素や酸素等の付加的な成分を若干含む物を含むものとする。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
６．ウエハ処理装置について、装置の「内部」というときは、本願においてはウエハ・ポートに置かれたウエハ・カセット等のウエハ搬送容器またはウエハ・ポートに連結されたフープ等のウエハ搬送容器の内部は当該装置の内部である。一方、ウエハ・ポート外に移動するか、連結が解除されたときは、当該ウエハ搬送容器の内部は当該装置の「外部」である。
７．メッキ槽に関するメッキ液または薬液（メッキ液等）について「排出」とは、文脈からそうでないことが明らかな場合を除き（循環等に言及する時等）、メッキ液等の液面を全部又は部分的（主に大部分）に低下させることを言う。これは、一般にメッキ槽では、メッキ時等にはメッキ液等を循環（連続的な排出と導入）させているので、それと区別する必要があるからである。また、通常「排出」と入れ替わりにガス・パージが行われる。これはメッキ槽内の圧力を一定に保つためである。一方、「導入」は文脈からそうでないことが明らかな場合を除き、メッキ液等の液面を全部又は部分的に上昇させることを言う。なお、具体的には循環状態において、導入量と排出量を調整して（どちらかをゼロにすることを含む）、「排出」と「導入」を制御する場合が多い。なお、「薬液」は水溶液等のみでなく、純水そのものであることもある。
８．メッキ・カップのメッキ槽における導入口または排出口について、「メッキ槽の下方」というときは、メッキ・カップにロードされたウエハと対向する底面または底面近傍の側面を指す。同様に「メッキ槽の上方」というときは、メッキ・カップにロードされたウエハ近傍の上面（底面に対向する面）またはその近傍の側面を指す。すなわち、カップが反転するので、この点に限って反転の有無にかかわらず、カップが正立したときを基準として上下を定義している。
９．メッキ液等に関して「同一組成」というときは、循環システム内のメッキ液等を各種のステップで共用する場合のように、同一物を当該各種のステップで共用することとなる場合を含むことは、言うまでもない。
１０．メッキ装置について「枚葉」とは、メッキ・カップをいくつ備えるかにかかわらず、単一のカップについて、一度に１枚のウエハを処理するものを言う。
〔実施の形態の詳細〕
本願は発明の実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
１．本実施形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスおよび対象デバイスの概要説明（主に図１から４）
図１は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセス・フローの概要を示すプロセス・ブロック・フロー図である。図２は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用するメッキ装置の問題点を説明するための装置およびデバイス模式断面図である。図２（ａ）は正立状態のメッキ・カップ２４の断面図であり、図２（ｂ）は倒立状態（反転状態）のメッキ・カップ２４の断面図である。一方、図２（ｃ）および図２（d）は図２（b）のA部分の拡大模式断面図であり、突起の問題が発生するメカニズムを示す断面フロー図である。これらに基づいて、本実施形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの概要を説明する。図１又は図２に示すように、被処理ウエハ１は先ずメッキ・カップ２４にロードされる（ウエハ・ロード工程７１）。このとき、ウエハ１のデバイス面１ａが下（重力の方向）を向く状態となっている。このようにするのは、析出物２は比較的重いので、この位置関係の方が、析出物２がウエハ１のデバイス面１ａに付着せず、上方周辺から下方への液流（循環流）にのって速やかに下方から排出されるからである。
次に、メッキ液２１をメッキ液上面がウエハ１のデバイス面１ａに触れる程度に充填して、メッキ液２１を循環させた状態で攪拌して析出物２を溶解する（カップ洗浄工程７２）。ここで、メッキ液２１を完全充填、すなわち１００％充填（導入）しない理由は、装置構造上、メッキ液２１の上方にガス層が残るからである。従って、そうでない場合は、１００％充填してもよい。洗浄工程７２が必要な理由は、析出物２がウエハ１のデバイス面１ａ、殊にフォトレジスト膜１２の開口部に付着した状態で金バンプ電極１５のメッキを実行するとメッキが異常成長して突起３が出現するからである。洗浄工程７２が完了すると、一時、メッキ液の循環が停止し、その間にメッキ・カップ２４が反転される（カップ反転工程７４）。メッキ・カップ２４は必ずしも反転させる必要はないが、反転させた状態でメッキを実行すると、重力との関係でウエハ１上への気泡の付着が減少するメリットがある。次にメッキ・カップ２４を反転させた状態で、メッキ液の循環を開始すると、速やかにメッキ液２１が、ほぼ１００％充填（完全充填）されることとなる。メッキ液２１の完全充填も必須ではないが、完全充填すると気泡を減少させる効果がある。次にメッキ・カップ２４を反転させた状態のまま、メッキ液２１を循環させながらメッキ処理を実行する（メッキ処理工程７６）。メッキ処理が終了するとメッキ・カップ２４が再反転される（メッキ・カップ再反転工程７７）。メッキ・カップ２４が再反転され状態で、メッキ液２１が排出される。その後、ウエハ１がメッキ・カップ２４からアンロードされる（ウエハ・アンロード工程７８）。
図３は本願発明の一実施の形態の半導体集積回路装置の製造方法による半導体集積回路装置（半導体装置）の一例を示すチップ上面図である。これは液晶表示装置すなわちLCD(Liquid Crystal Display)ドライバー用チップの例であり、チップ５１上には回路領域５２とその周辺の多数のバンプ電極１５が配置されている。
図４は本願発明の一実施の形態の半導体集積回路装置の製造方法による半導体集積回路装置（半導体装置）を液晶表示装置に実装した構造を示す断面図である。図４に示すように、液晶表示装置の液晶基板５５上には複数のＩＴＯ(Indium Tin Oxide)電極５３等の導電体外部電極が設けられており、LCDドライバー用チップ５１上の複数の金バンプ電極１５と異方性導電膜５４すなわちＡＣＦ(Anisotropic Conductive Film)を介して電気的に接続されている。このとき、金バンプ電極１５に厚さばらつきがあると、一部の電極間で接続抵抗が高くなる等の不具合を生ずる可能性が高い。
２．本実施形態の半導体集積回路装置の製造方法の全体プロセスおよび対象デバイスの説明（主に図５から１２）
次に、図５から図１２に基づいて、本願発明の一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセスを説明する。図５に示すように多数のデバイスや配線（酸化シリコン膜や種々のメタル層で形成されている）が形成されたウエハ１の主面上にたとえばシリコンナイトライド等（無機系のみでなく有機系の膜でもよい）のファイナルパッシベーション膜６１が形成されており、そのアルミニウムパッド６２に対応する部分には、パッド開口６３が設けられている。次に図６に示すようにスパッタリングによりUBM(Under Bump Metal)膜、たとえば厚さ１７５マイクロメータ程度のチタン膜６４（下層）、たとえば厚さ１７５マイクロメータ程度のパラジウム膜６５（上層）が順次形成される（これらのUBM材料はあくまでも例示であって、他の同様の材料を排除するものではない。たとえば、パラジウム膜は金膜でもよいが、パラジウム膜を用いると、より信頼度が高くなる。また、金より、材料価格が若干安いメリットがある。）。図７に示すように、その上に、前記の塗布システムおよび方法を用いて、たとえば１９から２５ミクロン程度（たとえば２０ミクロン）の厚さのポジ型レジスト膜１２が形成される。ここで用いるレジスト液は、たとえば東京応化工業株式会社(Tokyo Ohka Kogyo Co., LTD.)製のジアゾ・ナフトキノン・ノボラック系厚膜用ポジ型レジスト、製品名称「PMER P-LA900PM」等がある。塗布系レジストの変わりにフィルムレジストを用いてもよい。図８に示すように、レジストを露光、現像することで開口６６を形成する。図９に示すように、開口６６に電気メッキでたとえば１５マイクロメータ程度の厚さのバンプ電極１５となる金層を埋め込む。次に図１０に示すように、レジスト膜１２を除去する。最後に図１１に示すように、金バンプ１５をマスクにしてウエットエッチングで不要なUBM膜を選択除去する。これでバンプ電極が一応完成したことになる。
図１２は本願発明の一実施の形態の半導体集積回路装置の製造方法に使用するレジスト塗布装置の塗布部を示す斜視図である。ノズル６７から滴下されたレジスト液は、ウエハ１上でスピンチャック４１が高速回転することによって、所定の厚さのレジスト膜１２に伸ばされる。
３．本実施形態の半導体集積回路装置の製造方法における金メッキ・プロセスに使用するメッキ装置の説明（主に図１３から１６）
図１３は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用する枚葉メッキ装置の上面図である。図１３に基づいて、装置内でのウエハ１の動きを説明する。ここに使用する装置としては、たとえば、日本エレクトロプレイティング・エンジニアーズ株式会社(Electroplating Engineers of Japan Ltd.)製の３００φウエハ用フルオートメッキ装置であるアリータ３００等が利用可能である。図１３に示すように、メッキ装置２２は３００φウエハ用の装置で、ウエハ収納容器２６すなわちフープ(Foup)をセットするロードポート２５を備える。ロードポート２５にセットされたウエハ収納容器２６から搬送ロボット２８により被処理ウエハ１が取り出される。ウエハ１は、先ずウエハ位置合わせ部２７で位置合わせされ、搬送ロボット２８により洗浄部２９に運ばれて、事前処理部３１でウエハ１のデバイス面１ａが薬液又は純水によりウエット洗浄処理される。その後、搬送ロボット２８によりメッキ処理部２３にある複数のメッキ・カップ２４の一つに運ばれて、そこにロードされる。メッキ処理終了後、ウエハ１は搬送ロボット２８によりリンス＆ドライ部３０（ウエット洗浄・乾燥部）に運ばれ、薬液又は純水によりリンス等のウエット洗浄処理およびスピン乾燥処理等が行われる。乾燥処理後、ウエハ１は搬送ロボット２８により元のウエハ収納容器２６または必要に応じて他のウエハ収納容器に移送される。
図１４は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用する枚葉メッキ装置のメッキ槽（内部が見やすいように蓋を取り除いている）の上面図である。図１４に基づいてメッキ・カップ２４の内部構造を説明する。図１４に示すように、メッキ・カップ２４のメッキ槽３８があり、メッキ槽３８の底面にはアノード電極３５が設けられている。このアノード電極３５は母材であるチタン円板に酸化インジュウムをコートした酸化インジュウム電極である。この電極は白金電極との他と相違して、金が付着しないというメリットがある。従って、従来必要であった定期的なメンテナンスが不要となる。ただし、金が電極に付着しないというメリットと引き換えに、金を含む析出物が発生しやすいというデメリットがある。従って、酸化インジュウム電極を使用せず、白金電極その他のアノード電極を使用するという選択肢もある。メッキ槽３８の中央部にはメッキ液２１を攪拌するためのスターラ３７（攪拌バー）が設けられている。スターラ３７はメッキ槽３８の中で左右に回転するように制御されている。メッキ槽３８の底面およびアノード電極にはパージガスやメッキ液を排出するための多数のガス・液排出口３６が設けられている（作図上の都合により、全部は表示せず）。メッキ槽３８の側壁の上部には円周に渡り均等にパージガスやメッキ液を導入するための多数の多数のガス・液導入口３４が設けられている（作図上の都合により、全部は表示せず）。側壁上面の内側には液漏れを防止するための弾性体リングすなわちリップ・シール３３がある。一方、側壁上面の中央部にはウエハ１と電気的に接続するためのカソード・リング電極３２が設けられている。
図１５は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用する枚葉メッキ装置のカソード電極とウエハのデバイス面の導電層とのコンタクトの様子を示す拡大断面図である。図１５に基づいてメッキ・カップ２４へのウエハ１のロード方法の詳細を説明する。図１５に示すように、ウエハ１の終端部のパラジウム層６５にカソード・リング電極３２が接触するようにして、上からメッキ・カップ２４の蓋４２でウエハ１を下方に押すとリップ・シール３３が変形して、メッキ槽３８をシールする。
図１６は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用する枚葉メッキ装置のメッキ液等の循環システムを説明するシステムブロック図である。図１６に基づいて。この循環システムを説明する。図１６に示すように、メッキ・カップ２４の下方の排出口から排出されたメッキ液２１等（薬液、メッキ液、ガスなど）は２００リットル程度の容量のタンク４０に入る。タンク４０と異物除去のためのフィルタ３９は閉回路系を形成しており、タンク４０内のメッキ液２１を常に清浄な状態に保つ。一つのメッキカップから排出された未溶解異物が、他のカップに送られて、問題を起こす可能性を更に減少させる必要があるときは、各カップとタンク４０の間に異物除去フィルタ等を挿入すればよい。タンク４０では、混入ガスの除去および液温調整（摂氏５０度から６０度程度の間に調整）が行われる。その後、メッキ液２１等はポンプ１５２および切り替え電磁弁１５１を通過して、メッキ・カップ２４の上方の導入口からメッキ・カップ２４に戻される。循環時のメッキ液の流量はカップ一つ当たり、まとえば５リットル/分程度が適切である（ここでは、一つのメッキカップの容量を５リットルとしている）。一方、パージガス等の導入は切り替え電磁弁１５１を切り替えることによって行われる。ガス・パージ時の窒素ガスの流量はカップ一つ当たり、たとえば５リットル/分程度（１気圧下）が適切である。以上は循環状態について具体的に説明したが、導入又は排出もほぼ同じで、ポンプ１５２の送り量と排出側の流量制御機構１５３の調整により行われる。
４．本実施形態の半導体集積回路装置の製造方法における金メッキ・プロセスの詳細説明（主に図１７から図４０）
図１７は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの全体フローを示すブロック・フロー図である。図１８は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの全体フローのカップ洗浄ステップ８６（図１７）の詳細フローを示すブロック・フロー図である。図１９は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの全体フローの事前攪拌ステップ９０（図１７）の詳細フローを示すブロック・フロー図である。図２０は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの全体フローのメッキ・ステップ９１（図１７）の詳細フローを示すブロック・フロー図である。図２１から図４０は、図１７から図２０の各ステップ（繰り返し的要素の関係で、複数のステップに対応するものもある）に対応するメッキ・カップ２４の状態を示す断面図である。これらに基づいて、セクション１で概要を説明した金バンプ・メッキ・プロセスの全体フローを詳細に説明する。
図１７に示すように、メッキ装置に導入された複数のウエハ１（たとえば３００φウエハ、４５０φその他の径のウエハでもよい）はフープ内で待機している（フープ内待機ステップ８１）。その後、ウエハ１は位置合わせされ（位置合わせステップ８２）、ウエハ表面処理される（ウエハ表面処理ステップ８３）。続いて、図２１に示すように、ウエハ１がメッキ・カップ２４内に導入される（カップ内導入ステップ８４；図１７）。なお、メッキ・カップ２４の下端部（底部）には多数の排出口３６からのメッキ液等を集めて循環システムへ送るための下端排出パイプ４４が設けられている。次に図２２に示すように、上部側面導入口３４（メッキカップにセットされたウエハの近傍に設けられたメッキ液導入口）からメッキ液の導入が開始する（メッキ液または洗浄液の導入ステップ８５；図１７）。更に、図２３に示すように、メッキ液２１の液面が上昇する。このときガスの一部はメッキ液２１の一部とともに下端排出パイプ４４を通して排出される。ここでは、洗浄用の薬液とメッキ用のメッキ液は同一のものを使用している。その方が、プロセス安定性が高く、装置構成が簡単になるからである。しかし、金含有析出物を溶解できるものであれば、洗浄用の薬液として使用可能である。従って、洗浄用の薬液（洗浄用薬液）として、メッキ液そのものを用いると、プロセス安定性が確保され、また、装置構成も簡単になるメリットがある。しかし、必要に応じて、若干組成を変えた洗浄用薬液を用いて、洗浄条件の最適化を図ってもよい。
また、ここではメッキ液として環境的に問題の少ない非シアン系メッキ液である亜硫酸金系のメッキ液（主要成分が亜硫酸金ナトリウム、エチレンジアミン、無機酸塩、他の微量添加物の水溶液）を用いている。たとえば日本エレクトロプレイティング・エンジニヤーズ株式会社製の「ミクロファイブ(Microfive) Au 100HM基本液」等がある。また、環境について十分な配慮が払われるのであれば、シアン系メッキ液を使用することも可能であることは言うまでもない。
このようにして、図２４に示すように、メッキ槽３８がほぼメッキ液２１（洗浄液または薬液）で満たされると、そのままメッキ液循環状態（メッキ液循環サブステップ１０１；図１８）となり、カップ洗浄ステップ８６（図１７）が開始する。このメッキ液循環サブステップ１０１は初回は、たとえば６０秒程度である。２サイクル以降は、たとえば１秒程度となる。続いて、図２５に示すように上部側面導入口３４からメッキ液が導入され、下端排出パイプ４４から排出される循環状態で、スターラ３７の左回り回転によりメッキ液２１の攪拌が行われる（左回転攪拌サブステップ１０２；図１８）。この時点では、メッキのための電流は印加されていない。スターラ３７の回転速度は、たとえば５０rpm程度である。また、回転時間は、たとえば２９秒程度である。その後、スターラ３７の左回り回転が停止して、循環状態に戻る（メッキ液循環サブステップ１０３）。この時間は、たとえば１秒程度である。図２７に示すように、スターラ３７が右回転してメッキ液２１の攪拌が行われる（右回転攪拌サブステップ１０４；図１８）。スターラ３７の回転速度は、たとえば５０rpm程度である。また、回転時間は、たとえば２９秒程度である。その後、図１８に示すように、メッキ液循環サブステップ１０１から右回転攪拌サブステップ１０４からなる洗浄サイクル１０６が必要に応じて繰り返し実行される。この繰り返し回数は、通常、５回から１０回程度が望ましい。この繰り返しサイクルの後、図２８に示すように、洗浄ステップ終了のためのメッキ液循環サブステップ１０５（図１８）に入る。この時間は、たとえば６０秒程度である。
カップ洗浄が終わると、メッキ液の循環が停止され、次のカップ反転ステップ８８（図１７）に移る。すなわち、図２９に示すように、カップが１８０度反転（倒立状態）される。なお、循環状態でカップを反転させてもよい。ただし、装置構成は複雑となる可能性がある。カップが反転された状態で図３０に示すように上部側面導入口３４（先に説明したように、カップの正立、倒立によって名称を変更をすると混乱するので、導入口および排出口に関しては、重力の方向にかかわらず、カップの開放端を「上方」とした）からメッキ液２１が導入され、再びメッキ液の循環が開始される。このとき、カップ内部のガスはメッキ液２１に押し上げられて、秩序正しく下端排出パイプ４４（カップの底部であり、倒立状態であるから通常の意味では上方である）から排出されるので（メッキ液の完全充填）、気泡が残留する可能性が低減される。このようにして、図３０に示すように、メッキ液２１が完全充填（１００％充填）されると、そのまま、メッキ液２１をよく混ぜ合わせるための事前攪拌ステップ９０（図１７）のメッキ液循環サブステップ１１１（図１９）に入る。ここでは、メッキのための電流はまだ流していない。続いて、図３１に示すように、スターラ３７が左回り回転してメッキ液２１を攪拌する（左回転攪拌サブステップ１１２；図１９）。スターラ３７の回転速度は、たとえば５０rpm程度である。また、回転時間は、たとえば２９秒程度である。スターラ３７が停止すると図３２に示すように循環サブステップ１１３（図１９）に入る。この時間は、たとえば１秒程度である。次に図３３に示すように、スターラ３７が右回り回転してメッキ液２１を攪拌する（右回転攪拌サブステップ１１４；図１９）。スターラ３７の回転速度は、たとえば５０rpm程度である。また、回転時間は、たとえば２９秒程度である。その後、再びスターラ３７が停止すると図３４に示すようにメッキステップ９１（図１７）の循環サブステップ１２１（図２０）に入る。この時間は、たとえば１秒程度である。
図２０に示すように、メッキステップ９１（図１７）は１段目の低電流メッキ・サイクル１３６（たとえば印加直流電圧５ボルト、電流０．２アンペア）と２段目の高電流メッキ・サイクル１３７（たとえば印加直流電圧５ボルト、電流０．７アンペア）に分けられる。これを「２段メッキプロセス」という。これは、最初から急に高電流メッキを行うと、気泡の発生が懸念されるからである。なお、本実施形態ではウエハ・フェースアップ状態でメッキ処理をしているので、当初より気泡の混入（外部気泡）は極めて少ないが、２段メッキプロセスによれば、液内部からの気泡の発生（内部気泡）も低減することができる。たとえば、トータルで１５マイクロメータ程度のメッキをするのであれば、低電流メッキ・サイクル１３６でたとえば０．５から１マイクロメータ程度までメッキするのが望ましい。なお、時間的余裕があれば、更に延長してもよい。
循環サブステップ１２１（図２０）引き続き、図３１に示すように、スターラ３７が左回り回転してメッキ液２１を攪拌する（左回転攪拌サブステップ１２２；図２０）。このとき低電流のメッキ電流が印加されている（ここではじめてメッキ電流が印加される）。スターラ３７の回転速度は、たとえば１２０rpm程度である。また、回転時間は、たとえば５９秒程度である。その後、スターラ３７が停止すると図３２に示すように循環サブステップ１２３（図２０）に入る。このときはメッキ電流は切られている。この時間は、たとえば１秒程度である。次に、図３３に示すように、スターラ３７が右回り回転してメッキ液２１を攪拌する（右回転攪拌サブステップ１２４；図２０）。このとき低電流のメッキ電流が印加されている。スターラ３７の回転速度は、たとえば１２０rpm程度である。また、回転時間は、たとえば５９秒程度である。この低電流メッキ・サイクル１３６が図２０に示すように必要に応じて繰り返される。繰り返し回数は、たとえば２回から６回程度が適切である。
低電流メッキ・サイクル１３６が完了すると、図３４に示すように、再びスターラ３７が停止し、高電流メッキ・サイクル１３７（図２０）のメッキ液循環サブステップ１３１（図２０）に入る。このときはメッキ電流は切られている。この時間は、たとえば１秒程度である。次に図３１に示すように、スターラ３７が左回り回転してメッキ液２１を攪拌する（左回転攪拌サブステップ１３２；図２０）。このとき高電流のメッキ電流が印加されている。スターラ３７の回転速度は、たとえば１２０rpm程度である。また、回転時間は、たとえば５９秒程度である。その後、スターラ３７が停止すると図３２に示すように循環サブステップ１３３（図２０）に入る。このときはメッキ電流は切られている。この時間は、たとえば１秒程度である。次に、図３３に示すように、スターラ３７が右回り回転してメッキ液２１を攪拌する（右回転攪拌サブステップ１３４；図２０）。このとき高電流のメッキ電流が印加されている。スターラ３７の回転速度は、たとえば１２０rpm程度である。また、回転時間は、たとえば５９秒程度である。この高電流メッキ・サイクル１３７が図２０に示すように必要に応じて繰り返される。繰り返し回数は、全部で１５マイクロメータ程度の厚さにメッキするのであれば、たとえば１０回から１５回程度が適切である。このときはメッキ電流は切られ、スターラ３７が停止すると、メッキ・サイクルが終了し、図３４に示すように、循環サブステップ１３５（図２０）に入る。この時間は、たとえば６０秒程度である。各メッキ・サイクルの最終サイクルについては、メッキ厚さ調整の関係でサイクル途上で終了してもよい。
続いて、図３５に示すように、メッキ液２１の循環も停止される。ここで、図３６に示すように、メッキ・カップ２４が再度、反転されて正立状態に戻る（カップ再反転ステップ９２；図１７）。その後、図３７に示すように、メッキ液２１が下端排出パイプ４４から排出される。カップを再反転して、正立状態にして、メッキ液の排出を行うのは、上から下にメッキ液を流して、ウエハに異物等を付着させず、速やかにカップの底部から排出するためである。メッキ液２１が減少した分、上部側面導入口３４から窒素ガスがメッキ槽３８に供給される（メッキ液排出ステップ９３；図１７）。更に図３８に示すように、メッキ槽３８からメッキ液２１を完全に排出する。それに続いて、図３９に示すように、上部側面導入口３４から窒素ガスがメッキ槽３８に供給され、下端排出パイプ４４から排出されることにより、メッキ槽３８の内部の雰囲気を置換する窒素パージ・ステップ９４（図１７）が行われる。最後に、メッキ・カップ２４の蓋４２が開いて、ウエハ１が取り出される（ウエハ取り出しステップ９５；図１７）。
５．他のプロセスまたは装置構成の説明
本実施形態ではメッキカップを反転してメッキする形式の装置を用いたが、カップを反転せず、ウエハ・フェース・ダウンのままメッキする形式をとってもよい。その場合には、図１のカップ反転ステップ７４とカップ再反転ステップ７７をスキップするだけである（図１７で言えば、カップ反転ステップ８８およびカップ再反転ステップ９２である）。すなわち、洗浄と本メッキ工程において、メッキカップの姿勢（空間での向き、すなわち、ウエハのデバイス面の向き）をされぞれの工程に最適なものにすることにより（その結果、それらの工程でメッキカップの姿勢が異なる）、高信頼性でかつ平坦性の高いバンプメッキが可能となる。メッキカップの姿勢は、正立と倒立のみを例示したが、必要に応じて、幾分斜めの姿勢をとってもよいことは、言うまでもない。
また、図１のカップ洗浄ステップ７２をメッキ処理をする製品ウエハ１をメッキ・カップ２４にセット（又はロード）して実行する例を説明したが、ウエハ１をセットせず単に蓋４２を閉めて、または、製品ウエハ１の代わりにダミー・ウエハをセットして、カップ洗浄ステップ７２を実行することも可能である。製品ウエハ１をセットしないやり方は、その間に製品ウエハに別の処理ができる等のメリットがある場合もある。なお、製品ウエハ１を使用しても、処理手順または時間配分等に十分留意すれば、スループット等を実質的に下げないで処理することができる。製品ウエハ１をメッキ・カップ２４にロードした状態で、洗浄を行う方が、処理の流れがスムースになるメリットがある。
更に、図１７の事前攪拌ステップ９０は必須ではないが、メッキ特性の安定化には有効である。
６．サマリ
以上本発明者によってなされた発明を実施形態に基づいて金バンプを形成する際のメッキプロセスを例にとって具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、金以外の半田バンプ、銀バンプ等の形成において同様に適用できることは言うまでもない。また、バンプ形成に限定されるものではなく、材料を扱う際に広く適用できることは言うまでもない。
また、本実施形態においては、レジスト膜に開口を設けて、その開口にメッキするプロセスについて説明したが、銅ダマシン・プロセス（または銀ダマシン・プロセス）のように、レジスト膜等を用いず、ウエハのほぼ全面に金属膜をメッキするプロセスにも適用できることは言うまでもない。
更に、前記実施形態では、主に高平坦性を確保しやすいカップ反転型（ウエハ・フェース・アップ型）のメッキ装置を例にとって、具体的に説明したが、本発明はそれに限定されるものではなく、現時点で広く使用されているカップを反転しないウエハ・フェース・ダウン型のメッキ装置においても、ほぼそのまま適用できることは言うまでもない。
本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセス・フローの概要を示すプロセス・ブロック・フロー図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用するメッキ装置の問題点を説明するための装置およびデバイス模式断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法による半導体集積回路装置（半導体装置）の一例を示すチップ上面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法による半導体集積回路装置（半導体装置）を液晶表示装置に実装した構造を示す断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成処理前のデバイス構造を示す模式断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法におけるUBM(Under Bump Metal)形成工程のデバイス構造を示す模式断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法におけるフォトレジスト塗布工程が完了したデバイス構造を示す模式断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法におけるフォトレジスト現像工程が完了したデバイス構造を示す模式断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法におけるメッキ工程が完了したデバイス構造を示す模式断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法におけるレジスト除去工程が完了したデバイス構造を示す模式断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法におけるUBMエッチ工程が完了したデバイス構造を示す模式断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法に使用するレジスト塗布装置の塗布部を示す斜視図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用する枚葉メッキ装置の上面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用する枚葉メッキ装置のメッキ槽（内部が見やすいように蓋を取り除いている）の上面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用する枚葉メッキ装置のカソード電極とウエハのデバイス面の導電層とのコンタクトの様子を示す拡大断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用する枚葉メッキ装置のメッキ液等の循環システムを説明するシステムブロック図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの全体フローを示すブロック・フロー図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの全体フローのカップ洗浄ステップの詳細フローを示すブロック・フロー図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの全体フローの事前攪拌ステップの詳細フローを示すブロック・フロー図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの全体フローのメッキ・ステップの詳細フローを示すブロック・フロー図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのウエハ・ロード時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの洗浄のためのメッキ液導入開始時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの洗浄のためのメッキ液導入途中のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの洗浄のためのメッキ液導入完了時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの洗浄のための左回り攪拌時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの洗浄のためのメッキ液循環時（回転切り替え時）のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの洗浄のための右回り攪拌時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの洗浄のためのメッキ液循環時（洗浄終了時）のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ（事前攪拌含む）のためのメッキ・カップ反転時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ（事前攪拌含む）のためのメッキ液完全充填時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ（事前攪拌含む）のための左回り攪拌時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ（事前攪拌含む）のためのメッキ液循環時（回転切り替え時）のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ（事前攪拌含む）のための右回り攪拌時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ（事前攪拌含む）のためのメッキ液循環時（メッキまたは事前攪拌終了時）のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ終了時のメッキ液循環時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ終了後のメッキ・カップ再反転時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ終了後のメッキ液排出途中のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ終了後のメッキ液排出途中のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ終了後のガス・パージ時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ終了後のウエハ・アンロード時のメッキ・カップ断面図である。
符号の説明
１ ウエハ
１ａ ウエハの第１主面（デバイス面）
２ 析出物
１２ レジスト膜
１５ 金バンプ電極
２１ メッキ液（薬液）
２２ 枚葉メッキ装置
２４ メッキ・カップ
３８ メッキ槽

Claims (20)

  1. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）ウエハの第１の主面上に、複数の開口部を有するレジスト膜を形成する工程；
    （ｂ）前記レジスト膜を有する前記ウエハを、メッキ・カップを有する枚葉メッキ装置内に導入する工程；
    （ｃ）前記枚葉メッキ装置内において、前記レジスト膜を有する前記ウエハを、前記第１の主面が前記メッキ・カップのメッキ槽に対向するように、前記メッキ・カップにロードする工程；
    （ｄ）前記工程（ｂ）の後、前記メッキ槽内にメッキ液を導入する工程；
    （ｅ）前記工程（ｄ）の後、前記メッキ槽内において、前記メッキ液を攪拌する工程；
    （ｆ）前記工程（ｃ）および（ｅ）の後、前記メッキ槽内において、前記第１の主面の前記複数の開口部に、電気メッキにより金バンプ電極を形成する工程；
    （ｇ）前記工程（ｆ）の後、前記ウエハを、前記メッキ・カップからアンロードする工程、
    ここで、前記工程（ｅ）と前記工程（ｆ）とでは、前記メッキ・カップの姿勢が異なる。
  2. 前記１項の半導体集積回路装置の製造方法において、前記工程（ｄ）は、前記工程（ｃ）の後に行われる。
  3. 前記１項の半導体集積回路装置の製造方法において、前記メッキ液は非シアン系である。
  4. 前記２項の半導体集積回路装置の製造方法において、前記工程（ｅ）の前記メッキ液の攪拌は、前記メッキ・カップに前記ウエハをロードした状態で行われる。
  5. 前記４項の半導体集積回路装置の製造方法において、前記工程（ｄ）および（ｅ）は、前記ウエハの前記第１の主面が下向きの状態で行われる。
  6. 前記５項の半導体集積回路装置の製造方法において、前記工程（ｅ）は、前記メッキ液が前記ウエハの前記第１の主面に触れる程度に前記メッキ槽を満たした状態で行われる。
  7. 前記１項の半導体集積回路装置の製造方法において、更に以下の工程を含む：
    （ｈ）前記工程（ｃ）および（ｅ）の後で前記工程（ｆ）の前に、前記メッキ・カップが前記工程（ｆ）と実質的に同一の姿勢をとった状態で、前記メッキ槽内において、前記メッキ液を攪拌する工程。
  8. 前記７項の半導体集積回路装置の製造方法において、前記工程（ｈ）の後、前記メッキ液を排出することなく、前記工程（ｆ）が行われる。
  9. 前記１項の半導体集積回路装置の製造方法において、前記工程（ｆ）は、前記ウエハの前記第１の主面が上向きの状態で行われる。
  10. 前記１項の半導体集積回路装置の製造方法において、前記工程（ｆ）は、前記メッキ液が前記メッキ槽を満たした状態で行われる。
  11. 前記１項の半導体集積回路装置の製造方法において、前記工程（ｆ）の電気メッキは、酸化イリジウムを主要な成分とするアノード電極を用いて行われる。
  12. 前記１項の半導体集積回路装置の製造方法において、前記工程（ｆ）は、以下の下位工程を含む：
    （ｆ１）前記メッキ槽に第１の電流を供給して電気メッキを実行する工程；
    （ｆ２）前記下位工程（ｆ１）の後、前記第１の電流よりも大きい第２の電流を供給して電気メッキを実行する工程。
  13. 前記１項の半導体集積回路装置の製造方法において、前記工程（ａ）の前記レジスト膜の形成は、塗布により行われる。
  14. 前記１項の半導体集積回路装置の製造方法において、前記工程（ｅ）および（ｆ）は、前記メッキ槽の前記ウエハ近傍から前記メッキ液を導入して、同時に前記メッキ槽の底部から排出することにより、メッキ液を循環させながら行われる。
  15. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）ウエハの第１の主面上に、複数の開口部を有するレジスト膜を形成する工程；
    （ｂ）前記レジスト膜を有する前記ウエハを、メッキ・カップを有する枚葉メッキ装置内に導入する工程；
    （ｃ）前記枚葉メッキ装置内において、前記レジスト膜を有する前記ウエハを、前記第１の主面が前記メッキ・カップのメッキ槽に対向して下を向くように、前記メッキ・カップにロードする工程；
    （ｄ）前記工程（ｃ）の後、前記メッキ槽内にメッキ液を導入する工程；
    （ｅ）前記工程（ｄ）の後、前記メッキ槽内において、前記メッキ液を攪拌する工程；
    （ｆ）前記工程（ｅ）の後、前記メッキ・カップを反転した状態で、前記メッキ槽内において、前記第１の主面の前記複数の開口部に、電気メッキにより金バンプ電極を形成する工程；
    （ｇ）前記工程（ｆ）の後、前記メッキ・カップを再反転して元に戻した状態で、前記メッキ槽から前記メッキ液を排出する工程；
    （ｈ）前記工程（ｇ）の後、前記ウエハを、前記メッキ・カップからアンロードする工程。
  16. 前記１５項の半導体集積回路装置の製造方法において、前記メッキ液の導入は前記メッキカップの前記ウエハ近傍から行い、前記メッキ液の排出は前記メッキカップの底部から行う。
  17. 前記１５項の半導体集積回路装置の製造方法において、前記工程（ｅ）および（ｆ）は、前記メッキカップの前記ウエハ近傍から前記メッキ液を導入して、同時に前記メッキカップの底部から排出することにより、メッキ液を循環させながら行われる。
  18. 前記１５項の半導体集積回路装置の製造方法において、更に以下の工程を含む：
    （ｉ）前記工程（ｅ）の後で前記工程（ｆ）の前に、前記メッキ・カップを反転した状態で、前記メッキ槽内において、前記メッキ液を攪拌する工程。
  19. 前記１５項の半導体集積回路装置の製造方法において、前記工程（ｆ）の電気メッキは、酸化イリジウムを主要な成分とするアノード電極を用いて行われる。
  20. 前記１５項の半導体集積回路装置の製造方法において、前記工程（ｆ）は、以下の下位工程を含む：
    （ｆ１）前記メッキ槽に第１の電流を供給して電気メッキを実行する工程；
    （ｆ２）前記下位工程（ｆ１）の後、前記第１の電流よりも大きい第２の電流を供給して電気メッキを実行する工程。
JP2007285969A 2007-11-02 2007-11-02 半導体集積回路装置の製造方法 Expired - Fee Related JP5134339B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007285969A JP5134339B2 (ja) 2007-11-02 2007-11-02 半導体集積回路装置の製造方法
TW097140320A TW200928011A (en) 2007-11-02 2008-10-21 Manufacturing method of semiconductor integrated device
US12/256,565 US8029660B2 (en) 2007-11-02 2008-10-23 Manufacturing method of semiconductor integrated device with inverting plating cup
CNA200810173042XA CN101425471A (zh) 2007-11-02 2008-10-29 半导体集成电路装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007285969A JP5134339B2 (ja) 2007-11-02 2007-11-02 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009114476A true JP2009114476A (ja) 2009-05-28
JP5134339B2 JP5134339B2 (ja) 2013-01-30

Family

ID=40588512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007285969A Expired - Fee Related JP5134339B2 (ja) 2007-11-02 2007-11-02 半導体集積回路装置の製造方法

Country Status (4)

Country Link
US (1) US8029660B2 (ja)
JP (1) JP5134339B2 (ja)
CN (1) CN101425471A (ja)
TW (1) TW200928011A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026163B2 (en) 2009-11-13 2011-09-27 Renesas Electronics Corporation Manufacturing method of semiconductor integrated circuit device
JP2015138852A (ja) * 2014-01-21 2015-07-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771104B (zh) * 2009-12-30 2011-08-31 中国电子科技集团公司第二研究所 硅太阳能电池片电极电镀喷杯
US9221081B1 (en) 2011-08-01 2015-12-29 Novellus Systems, Inc. Automated cleaning of wafer plating assembly
US9228270B2 (en) 2011-08-15 2016-01-05 Novellus Systems, Inc. Lipseals and contact elements for semiconductor electroplating apparatuses
US10066311B2 (en) 2011-08-15 2018-09-04 Lam Research Corporation Multi-contact lipseals and associated electroplating methods
US9988734B2 (en) 2011-08-15 2018-06-05 Lam Research Corporation Lipseals and contact elements for semiconductor electroplating apparatuses
CN104272438B (zh) 2012-03-28 2018-01-12 诺发系统公司 用于清洁电镀衬底保持器的方法和装置
US9476139B2 (en) 2012-03-30 2016-10-25 Novellus Systems, Inc. Cleaning electroplating substrate holders using reverse current deplating
US9746427B2 (en) 2013-02-15 2017-08-29 Novellus Systems, Inc. Detection of plating on wafer holding apparatus
US10416092B2 (en) 2013-02-15 2019-09-17 Lam Research Corporation Remote detection of plating on wafer holding apparatus
CN103668373B (zh) * 2014-01-03 2016-06-08 深圳顺络电子股份有限公司 旋转电镀机及其自动卸料装置
US10053793B2 (en) 2015-07-09 2018-08-21 Lam Research Corporation Integrated elastomeric lipseal and cup bottom for reducing wafer sticking
CN113556882B (zh) * 2020-04-23 2022-08-16 鹏鼎控股(深圳)股份有限公司 透明电路板的制作方法以及透明电路板
CN117791297A (zh) * 2023-12-26 2024-03-29 武汉敏芯半导体股份有限公司 半导体激光器的电极的制备方法及电极

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003119597A (ja) * 2001-10-11 2003-04-23 Electroplating Eng Of Japan Co メッキ装置及びメッキ方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2935649B2 (ja) 1995-05-18 1999-08-16 株式会社荏原製作所 電気メッキ装置の攪拌方法
US7556722B2 (en) * 1996-11-22 2009-07-07 Metzger Hubert F Electroplating apparatus
US6875333B2 (en) * 2002-02-14 2005-04-05 Electroplating Engineers Of Japan Limited Plating apparatus for wafer
JP4307300B2 (ja) 2004-03-17 2009-08-05 株式会社荏原製作所 微細孔および／または微細溝を有する基材の孔埋めめっき方法
JP2006022379A (ja) 2004-07-08 2006-01-26 Electroplating Eng Of Japan Co 電解めっき装置
KR100819557B1 (ko) * 2006-08-17 2008-04-07 삼성전자주식회사 금속 식각용액, 이를 이용하는 금속 식각방법 및 이를이용하는 반도체 제품의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003119597A (ja) * 2001-10-11 2003-04-23 Electroplating Eng Of Japan Co メッキ装置及びメッキ方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026163B2 (en) 2009-11-13 2011-09-27 Renesas Electronics Corporation Manufacturing method of semiconductor integrated circuit device
JP2015138852A (ja) * 2014-01-21 2015-07-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9735017B2 (en) 2014-01-21 2017-08-15 Renesas Electronics Corporation Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP5134339B2 (ja) 2013-01-30
TW200928011A (en) 2009-07-01
US8029660B2 (en) 2011-10-04
US20090117730A1 (en) 2009-05-07
CN101425471A (zh) 2009-05-06

Similar Documents

Publication Publication Date Title
JP5134339B2 (ja) 半導体集積回路装置の製造方法
JP5442400B2 (ja) 半導体集積回路装置の製造方法
JP5175871B2 (ja) めっき装置
US6494219B1 (en) Apparatus with etchant mixing assembly for removal of unwanted electroplating deposits
JP4766579B2 (ja) 電気化学堆積装置
US9027577B2 (en) Nozzle and a substrate processing apparatus including the same
US9117860B2 (en) Controlled ambient system for interface engineering
KR20090117732A (ko) 봉쇄된 화학적 표면 처리 방법 및 장치
US6897152B2 (en) Copper bath composition for electroless and/or electrolytic filling of vias and trenches for integrated circuit fabrication
JP4624738B2 (ja) めっき装置
US20060199381A1 (en) Electro-chemical deposition apparatus and method of preventing cavities in an ecd copper film
TW544744B (en) Semiconductor device and method for manufacturing the same
JP2005029863A (ja) めっき装置
JP2004250747A (ja) 半導体装置の製造方法
US20040062861A1 (en) Method of electroless plating and apparatus for electroless plating
EP1780306A2 (en) Apparatus and method for electroless plating
JP6362337B2 (ja) 半導体装置の製造方法
JP2006152415A (ja) めっき装置及びめっき方法
JP2003147537A (ja) めっき装置及びめっき方法
JP2009054635A (ja) 基板処理装置および基板処理方法
JP2006225715A (ja) めっき装置及びめっき方法
WO2019203060A1 (ja) 基板処理方法および基板処理装置
CN114959843B (zh) 后电填充模块及用于后电填充模块的校准方法
WO2022180780A1 (ja) 基板ホルダの保管方法、めっき装置
CN118202444A (zh) 金属互连中的扩散层

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5134339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees