CN101425471A - 半导体集成电路装置的制造方法 - Google Patents

半导体集成电路装置的制造方法 Download PDF

Info

Publication number
CN101425471A
CN101425471A CNA200810173042XA CN200810173042A CN101425471A CN 101425471 A CN101425471 A CN 101425471A CN A200810173042X A CNA200810173042X A CN A200810173042XA CN 200810173042 A CN200810173042 A CN 200810173042A CN 101425471 A CN101425471 A CN 101425471A
Authority
CN
China
Prior art keywords
integrated circuit
manufacture method
circuit device
electroplate liquid
conductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200810173042XA
Other languages
English (en)
Inventor
米谷统多
金岗卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101425471A publication Critical patent/CN101425471A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请是关于半导体集成电路装置的制造方法。在LCD驱动器等的半导体产品的制造中，具有用以形成约15～20μm的金凸块(Bump)电极的凸块电镀步骤。该凸块电镀步骤是使用特定的电镀液通过电镀来进行，但是在量产过程中，会存在以下问题：在凸块电极上间歇地产生突起。本申请案发明是在金凸块电镀步骤开始前追加一步骤，以此防止突起在金凸块电极上异常成长，该步骤是针对各个被处理晶片，在让电镀杯正立的状态下，一边使电镀液循环，一边对其进行搅拌，从而使析出物有效地溶解、排出。

Description

半导体集成电路装置的制造方法
技术领域
本发明涉及一种半导体集成电路装置(或半导体装置)的制造方法中的凸块形成技术，尤其涉及在金凸块形成技术中应用而有效的技术。
背景技术
在日本专利特开平8-311699号公报(专利文献1)中揭示有一技术：在对晶片进行电镀时，为了消除电镀膜的不均匀，对晶片附近的电镀液加以搅拌。
在日本专利特开2006-22379号公报(专利文献2)中揭示有一电镀技术：在用以形成晶片等的凸块电极的金的电镀中，为了提高电镀膜厚的均匀性以及实现装置的免维护化，使用在钛基材上镀铂且进一步涂布有氧化铱的阳极电极。
在日本专利特开2004-197228号公报(专利文献3)中揭示有一技术：在镶嵌布线中的铜的电镀中，为了形成无空隙等的埋入式铜布线，最初是以低电流进行电镀，然后以高电流进行电镀。
专利文献1：日本专利特开平8-311699号公报
专利文献2：日本专利特开2006-22379号公报
专利文献3：日本专利特开2004-197228号公报
发明内容
[发明所欲解决的问题]
在LCD驱动器等的半导体产品的制造中，具有用以形成约15～20μm的金凸块(Bump)电极的凸块电镀步骤。关于该凸块电极，根据安装上的原因，要求高度的密度具有均匀性。因此，本发明者等人对各种形式的电镀装置进行比较研究后明确了解，在设置被处理晶片后，使电镀杯反转，在晶片的元件面朝上的状态下进行电镀，此方法从气泡及电镀的均匀性角度而言有利。
然而，本申请案发明者等人显然了解，该凸块电镀步骤是使用特定的电镀液通过电镀而进行，此情况在量产过程中会存在以下问题：在凸块电极上间歇地产生突起。凸块电极上的突起成为安装上的重大障碍。因此，在对其原因进行研究后明确了解如下情况，即，如果在处理批次期间或者晶片处理期间在电镀槽内让电镀液干燥，则析出物会附着在电镀槽内。在开始下一晶片或批次的处理时，如果在此析出物充分溶解于电镀液之前开始进行电镀处理，则析出物会附着在晶片上，且析出物会成为核，导致突起异常成长。而且显然了解，所述析出物不仅使得电镀前所进行的通常的搅拌时间延长，而且几乎没有得到改善。
本发明的目的在于提供一种可靠性高的半导体集成电路装置的制造方法。
本发明的所述目的及其他目的与新颖的特征通过本说明书的记述及附图而明确了解。
[解决问题的技术手段]
如下所述，对本申请案所揭示的发明中代表性的发明的概要进行简单说明。
即，本申请案发明是在金凸块电镀步骤开始前追加一步骤，以此防止突起在金凸块电极上异常成长，该步骤是针对各个被处理晶片，在让电镀杯正立的状态下，一边使电镀液循环，一边对其加以搅拌，从而使析出物有效地溶解、排出。
[发明的效果]
如下所述，对本申请案所揭示的发明中的代表性发明所获得的效果进行简单说明。
即，在金凸块电镀步骤开始前追加一步骤，以此防止突起在金凸块电极上异常成长，该步骤系针对各个被处理晶片，在让电镀杯正立的状态下，一边使电镀液循环，一边对其加以搅拌，从而使析出物有效地溶解、排出。
附图说明
图1是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中，金凸块电镀处理流程的概要的处理方框流程图。
图2(a)～图2(d)是用以对本申请案发明的一实施方式的半导体集成电路装置的制造方法中，金凸块电镀处理所使用的电镀装置的问题点进行说明的装置以及元件示意截面图。
图3是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中所用的半导体集成电路装置(半导体装置)的一例的芯片俯视图。
图4是表示将本申请案发明的一实施方式的半导体集成电路装置的制造方法中所用的半导体集成电路装置(半导体装置)安装在液晶显示装置上的构造的截面图。
图5是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中的凸块形成处理前的元件构造的示意截面图。
图6是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中的UBM(Under Bump Metal)形成步骤的元件构造的示意截面图。
图7是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中的光致抗蚀剂涂布步骤结束后的元件构造的示意截面图。
图8是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中的光致抗蚀剂显影步骤结束后的元件构造的示意截面图。
图9是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中的电镀步骤结束后的元件构造的示意截面图。
图10是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中的抗蚀剂去除步骤结束后的元件构造的示意截面图。
图11是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中的UBM蚀刻步骤结束后的元件构造的示意截面图。
图12是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法所使用的抗蚀剂涂布装置的涂布部的立体图。
图13是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理所使用的单片式电镀装置的俯视图。
图14是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理所使用的单片式电镀装置的电镀槽(为了容易观察内部而将盖去除)的俯视图。
图15是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中，金凸块电镀处理所使用的单片式电镀装置的阴极电极与晶片的元件面的导电层的接触状态的放大截面图。
图16是对本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理所使用的单片式电镀装置的电镀液等的循环系统进行说明的系统框图。
图17是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理的全体流程的方框流程图。
图18是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理的全体流程中杯清洗步骤的详细流程的方框流程图。
图19是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理的全体流程中事先搅拌步骤的详细流程的方框流程图。
图20是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理的全体流程中电镀步骤的详细流程的方框流程图。
图21是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理中晶片装载时的电镀杯截面图。
图22是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理中开始导入用以清洗的电镀液时的电镀杯截面图。
图23是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理中导入用以清洗的电镀液的中途的电镀杯截面图。
图24是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理中导入用以清洗的电镀液结束时的电镀杯截面图。
图25是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理中进行用以清洗的逆时针搅拌时的电镀杯截面图。
图26是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理中进行用以清洗的电镀液循环时(旋转切换时)的电镀杯截面图。
图27是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理中用以进行清洗的顺时针搅拌时的电镀杯截面图。
图28是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理中用以进行清洗的电镀液循环时(清洗结束时)的电镀杯截面图。
图29是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理中用以进行电镀(包括事先搅拌)的电镀杯反转时的电镀杯截面图。
图30是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理中用以进行电镀(包括事先搅拌)的电镀液完全填充时的电镀杯截面图。
图31是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理中用以进行电镀(包括事先搅拌)的逆时针搅拌时的电镀杯截面图。
图32是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理中用以进行电镀(包括事先搅拌)的电镀液循环时(旋转切换时)的电镀杯截面图。
图33是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理中用以进行电镀(包括事先搅拌)的顺时针搅拌时的电镀杯截面图。
图34是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理中用以进行电镀(包括事先搅拌)的电镀液循环时(电镀或事先搅拌结束时)的电镀杯截面图。
图35是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理的电镀结束时，电镀液循环时的电镀杯截面图。
图36是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理的电镀结束后，电镀杯再反转时的电镀杯截面图。
图37是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理的电镀结束后，电镀液排出中途的电镀杯截面图。
图38是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理的电镀结束后，电镀液排出中途的电镀杯截面图。
图39是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理的电镀结束后，气体净化时的电镀杯截面图。
图40是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理的电镀结束后，晶片卸载时的电镀杯截面图。
[符号的说明]
1  晶片
1a 晶片的第一主面(元件面)
2  析出物
12 抗蚀剂膜
15 金凸块电极
21 电镀液(化学药品)
22 单片式电镀装置
24 电镀杯
38 电镀槽
具体实施方式
[实施方式的概要]
首先，对本申请案所揭示的发明的代表性的实施方式的概要进行说明。
1.一种半导体集成电路装置的制造方法，包括以下步骤：
(a)在晶片的第一主面上，形成具有多个开口部的抗蚀剂膜；
(b)将具有所述抗蚀剂膜的所述晶片导入到具有电镀杯的单片式电镀装置内；
(c)在所述单片式电镀装置内，将具有所述抗蚀剂膜的所述晶片装载到所述电镀杯中，使得所述第一主面与所述电镀杯的电镀槽相对；
(d)在所述步骤(b)之后，将电镀液导入到所述电镀槽内；
(e)在所述步骤(d)之后，在所述电镀槽内搅拌所述电镀液；
(f)在所述步骤(c)及(e)之后，在所述电镀槽内，在所述第一主面的所述多个开口部上，通过电镀形成金凸块电极；以及
(g)在所述步骤(f)之后，将所述晶片从所述电镀杯中卸载，
这里，所述步骤(e)与所述步骤(f)中，所述电镀杯的姿势不同。
2.在所述第1项的半导体集成电路装置的制造方法中，所述步骤(d)是在所述步骤(c)之后进行。
3.在所述第1或2项的半导体集成电路装置的制造方法中，所述电镀液为非氰系。
4.在所述第1至3项中任一项的半导体集成电路装置的制造方法中，所述步骤(e)的所述电镀液的搅拌是在将所述晶片装载到所述电镀杯中的状态下进行。
5.在所述第1至4项中任一项的半导体集成电路装置的制造方法中，所述步骤(d)及(e)是在所述晶片的所述第一主面朝下的状态下进行。
6.在所述第1至5项中任一项的半导体集成电路装置的制造方法中，所述步骤(e)是在所述电镀液以接触到所述晶片的所述第一主面的程度将所述电镀槽填满的状态下进行。
7.在所述第1至6项中任一项的半导体集成电路装置的制造方法中，其中进一步包括以下步骤：
(h)在所述步骤(c)及(e)之后且所述步骤(f)之前，在所述电镀杯采取与所述步骤(f)实质上相同的姿势的状态下，在所述电镀槽内搅拌所述电镀液。
8.在所述第7项的半导体集成电路装置的制造方法中，在所述步骤(h)之后，并不将所述电镀液排出，而是进行所述步骤(f)。
9.在所述第1至8项中任一项的半导体集成电路装置的制造方法中，所述步骤(f)是在所述晶片的所述第一主面朝上的状态下进行。
10.在所述第1至9项中任一项的半导体集成电路装置的制造方法中，所述步骤(f)是在所述电镀液填满了所述电镀槽的状态下进行。
11.在所述第1至10项中任一项的半导体集成电路装置的制造方法中，所述步骤(f)的电镀是使用以氧化铱为主要成分的阳极电极而进行。
12.在所述第1至11项中任一项的半导体集成电路装置的制造方法中，所述步骤(f)包括以下子步骤：
(f1)向所述电镀槽供给第一电流以进行电镀；
(f2)在所述子步骤(f1)之后，供给与所述第一电流相比较大的第二电流以进行电镀。
13.在所述第1至12项中任一项的半导体集成电路装置的制造方法中，所述步骤(a)的所述抗蚀剂膜的形成是通过涂布而进行。
14.在所述第1至13项中任一项的半导体集成电路装置的制造方法中，所述步骤(e)及(f)是从所述电镀槽的所述晶片附近导入所述电镀液，同时从所述电镀槽的底部排出，由此一边使电镀液循环一边进行。
15.一种半导体集成电路装置的制造方法，包括以下步骤：
(a)在晶片的第一主面上，形成具有多个开口部的抗蚀剂膜；
(b)将具有所述抗蚀剂膜的所述晶片导入到具有电镀杯的单片式电镀装置内；
(c)在所述单片式电镀装置内，将具有所述抗蚀剂膜的所述晶片装载到所述电镀杯中，使得所述第一主面与所述电镀杯的电镀槽相对且朝下；
(d)在所述步骤(c)之后，将电镀液导入到所述电镀槽内；
(e)在所述步骤(d)之后，在所述电镀槽内搅拌所述电镀液；
(f)在所述步骤(e)之后，在将所述电镀杯反转的状态下，于所述电镀槽内，在所述第一主面的所述多个开口部上，通过电镀形成金凸块电极；
(g)在所述步骤(f)之后，在将所述电镀杯再反转而还原的状态下，从所述电镀槽中排出所述电镀液；以及
(h)在所述步骤(g)之后，将所述晶片从所述电镀杯中卸载。
16.在所述第15项的半导体集成电路装置的制造方法中，所述电镀液的导入是从所述电镀杯的所述晶片附近进行，所述电镀液的排出是从所述电镀杯的底部进行。
17.在所述第15或16项的半导体集成电路装置的制造方法中，所述步骤(e)及(f)是从所述电镀杯的所述晶片附近导入所述电镀液，同时从所述电镀杯的底部排出所述电镀液，由此一边使电镀液循环一边进行。
18.在所述第15至17项中任一项的半导体集成电路装置的制造方法中，进一步包括以下步骤：
(i)在所述步骤(e)之后且所述步骤(f)之前，在将所述电镀杯反转的状态下，在所述电镀槽内搅拌所述电镀液。
19.在所述第15至18项中任一项的半导体集成电路装置的制造方法中，所述步骤(f)的电镀是使用以氧化铱为主要成分的阳极电极而进行。
20.在所述第15至19项中任一项的半导体集成电路装置的制造方法中，所述步骤(f)包括以下子步骤：
(f1)向所述电镀槽供给第一电流以进行电镀；以及
(f2)在所述子步骤(f1)之后，供给与所述第一电流相比较大的第二电流以进行电镀。
21.在所述第15至20项中任一项的半导体集成电路装置的制造方法中，所述电镀液为非氰系。
22.在所述第15至21项中任一项的半导体集成电路装置的制造方法中，所述步骤(a)的所述抗蚀剂膜的形成是通过涂布而进行。
23.在所述第18至22项中任一项的半导体集成电路装置的制造方法中，在所述步骤(i)之后，并不将所述电镀液排出，而是进行所述步骤(f)。
[本申请案中的记载形式、基本的用语、用法的说明]
1.在本申请案中，根据需要，实施态样的记载有时也会为方便起见而分为多个部分进行记载，但除了特别明示并非如此的情况以外，这些并非相互独立的个别部分，而是单一的例的各部分、其中一者是另一者的一部分详细情况或者一部分或全部的变形例。而且，原则上，省略相同部分的重复说明。另外，对于实施态样中的各构成要素，除了特别明示并非如此的情况、理论上限定于此数目的情况以及根据上下文而明确了解并非如此的情况以外，未必为所需。
2.同样地，在实施态样等的记载中，关于材料、组成等，即使说“由A构成的X”等，除特别明示并非如此的情况以及根据上下文明确了解并非如此的情况以外，并不排除由A以外的要素作为主要的构成要素之一的情况。例如，关于成分，是指“包含以A作为主要成分的X”等的意思。例如，即使说“金凸块电极”等，也并非指纯粹的金，还包含以金为主要成分的金合金等。同样地，即使说“硅部件”等，也并非限定为纯粹的硅，当然还包含SiGe合金或其他以硅为主要成分的多元合金、含有其他添加物等的部件。同样地，即使说“氧化硅膜”，也并非指较纯粹的非掺杂氧化硅(Undoped SiliconDioxide)，当然还包含FSG(Fluorosilicate Glass，氟硅酸盐玻璃)、以TEOS(tetraethoxysilane，四乙氧基甲硅烷)为基质的氧化硅(TEOS-based silicon oxide)、SiOC(Silicon Oxycarbide，氧碳化硅)或碳掺杂氧化硅(Carbon-doped Silicon oxide)或OSG(Organosilicate glass，有机硅玻璃)、PSG(Phosphorus Silicate Glass，硅酸磷玻璃)、BPSG(Borophosphosilicate Glass，掺杂硼磷的硅玻璃)等的热氧化膜、CVD(ChemicalVapor Deposition，化学气相沉积)氧化膜、SOG(Spin ON Glass，旋涂玻璃)、纳米二氧化硅(Nano-Clustering Silica：NSC)等的涂布系氧化硅、在与这些相同的部件上导入了空孔的硅系Low-k(低介电常数)绝缘膜(多孔绝缘膜)、以及与以这些为主要构成要素的其他硅系绝缘膜的复合膜等。
另外，当说到硅氮化膜(silicon nitride)、氮化硅膜等时，不仅是指化学计量的物质，也包括含有若干氢或氧等的附加成分的物质。
3.同样地，关于图形、位置、属性等进行较佳的例示，但是除了特别明示并非如此的情况以及根据上下文而明确了解并非如此的情况以外，当然并不严格地限定于此。
4.进一步，当说到特定的数值、数量时，除特别明示并非如此的情况、理论上限定于此数目的情况以及根据上下文而明确了解并非如此的情况以外，也可以是超过该特定数值的数值，还可以是不满该特定数值的数值。
5.当说到“晶片”时，通常是指形成在半导体集成电路装置(半导体装置、电子装置也相同)上的单晶硅晶片，当然还包括外延晶片、绝缘基板与半导体层等的复合晶片等。
6.关于晶片处理装置，当说到装置的“内部”时，在本申请案中，放置在晶片端口上的晶片盒等的晶片搬送容器或者连结于晶片端口的晶片搬运盒(foup，Front OpeningUnified Pod，前开式晶片盒)等的晶片搬送容器的内部是该装置的内部。另一方面，在向晶片端口外移动或者解除连结时，该晶片搬送容器的内部是该装置的“外部”。
7.关于电镀槽的电镀液或化学药品(电镀液等)的“排出”，除根据上下文而明确了解并非如此的情况以外(说到循环等时等情况)，是指使电镀液等的液面全部或者部分(主要中大部分)下降。这是因为，一般在电镀槽中，电镀时等情况下是使电镀液等循环(连续性的排出与导入)，所以必须与此加以区别。另外，通常和“排出”交替地进行气体净化。这是因为要将电镀槽内的压力保持固定。另一方面，除根据上下文而明确了解并非如此的情况以外，“导入”是指使电镀液等的液面全部或部分上升。再者，具体而言，在循环状态中，较多情况是对导入量与排出量进行调整(包括使哪一个为零)，以控制“排出”与“导入”。此外，“化学药品”不仅是水溶液等，有时也会是纯水本身。
8.关于电镀杯的电镀槽中的导入口或排出口，当说到“电镀槽的下方”时，是指与装载到电镀杯中的晶片相对的底面或者底面附近的侧面。同样地，当说到“电镀槽的上方”时，是指装载到电镀杯中的晶片附近的上表面(与底面相对的面)或者其附近的侧面。即，因为杯反转，所以限定于此，与有无反转无关，以杯正立时作为基准对上下进行定义。
9.关于电镀液等，当说到“同一组成”时，像在各种步骤中共用循环系统内的电镀液等的情况般，当然包括在该各种步骤中共用同一物质的情况。
10.关于电镀装置，所谓“单片式”，是指与具备几个电镀杯无关，对于单一的杯，是指一次处理1片晶片。
[实施方式的详细情况]
对本申请案发明的实施方式作进一步详细叙述。在各图中，同一或者同样的部分是以同一或类似的记号或者参照编号来表示，原则上不作重复说明。
1.对本实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理以及对象元件的概要说明(主要是从图1至图4)
图1是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中，金凸块电镀处理流程的概要的处理方框流程图。图2是用以对本申请案发明的一实施方式的半导体集成电路装置的制造方法中，金凸块电镀处理所使用的电镀装置的问题点进行说明的装置以及元件示意截面图。图2(a)是正立状态的电镀杯24的截面图，图2(b)是倒立状态(反转状态)的电镀杯24的截面图。另一方面，图2(c)及图2(d)是图2(b)的A部分的放大示意截面图，是表示产生突起的问题的机制的截面流程图。根据所述附图，对本实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理的概要进行说明。如图1或图2所示，首先将被处理晶片1装载到电镀杯24中(晶片装载步骤71)。此时，成为晶片1的元件面1a朝下(重力的方向)的状态。这样操作是因为析出物2比较重，所以在该位置关系时，析出物2不会附着在晶片1的元件面1a上，而是乘着从上方周边向下方的液流(循环流)迅速地从下方排出。
其次，填充电镀液21直到电镀液的上表面接触到晶片1的元件面1a的程度，在使电镀液21循环的状态下进行搅拌以使析出物2溶解(杯清洗步骤72)。这里，并不完全填充电镀液21、即并不100％填充(导入)的理由是，在装置构造上，在电镀液21的上方残留有气体层。因此，当电镀液21的上方并未残留有气体层的情况下，也可以进行100％填充。进行清洗步骤72的必要理由是，如果在析出物2附着于晶片1的元件面1a、尤其是光致抗蚀剂膜12的开口部的状态下进行金凸块电极15的电镀，则电镀会异常成长，从而出现突起3。当清洗步骤72结束时，电镀液的循环暂时停止，在此期间电镀杯24反转(杯反转步骤74)。电镀杯24未必需要反转，但是如果在反转的状态下进行电镀，则由于和重力的关系，因而具有使得向晶片1上附着的气泡减少的优点。其次，在使电镀杯24反转的状态下开始进行电镀液的循环，则电镀液21会迅速地几乎100％填充(完全填充)。电镀液21也未必需要完全填充，但是如果完全填充，则具有使气泡减少的效果。接着，在保持使电镀杯24反转的状态下，一边使电镀液21循环一边进行电镀处理(电镀处理步骤76)。当电镀处理结束时，使电镀杯24再反转(电镀杯再反转步骤77)。在电镀杯24再反转的状态下，排出电镀液21。然后，从电镀杯24中卸载晶片1(晶片卸载步骤78)。
图3是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中所用的半导体集成电路装置(半导体装置)的一例的芯片俯视图。这是液晶显示装置即LCD(Liquid Crystal Display)驱动器用芯片的一例，在芯片51上配置有电路区域52及其周边的多个凸块电极15。
图4是表示将本申请案发明的一实施方式的半导体集成电路装置的制造方法中所用的半导体集成电路装置(半导体装置)安装在液晶显示装置上的构造的截面图。如图4所示，在液晶显示装置的液晶基板55上设置有多个ITO(Indium Tin Oxide，氧化铟锡)电极53等的导电体外部电极，并经由LCD驱动器用芯片51上的多个金凸块电极15与各向异性导电膜54即ACF(Anisotropic Conductive Film，各向异性导电膜)而电性连接。此时，如果金凸块电极15的厚度存在不均，则一部分电极间连接电阻变高等的不良情况产生的可能性会较高。
2.对本实施方式的半导体集成电路装置的制造方法的全体处理以及对象元件的说明(主要是从图5至图12)
其次，根据图5至图12，对本申请案发明的一实施方式的半导体集成电路装置的制造方法中的凸块形成处理进行说明。如图5所示，在形成有多个元件或布线(由氧化硅膜或各种金属层而形成)的晶片1的主面上，形成有例如氮化硅等(不仅为无机系膜，也可以为有机系膜)的最终钝化膜61，在与该铝垫62对应的部分上，设置有垫开口63。其次，如图6所示，通过溅镀而依次形成UBM(Under Bump Metal，凸块下金属)膜，例如厚度为175微米左右的钛膜64(下层)、例如厚度为175微米左右的钯膜65(上层)(这些UBM材料只是例示，并不排除其他相同的材料。例如，钯膜也可以是金膜，但是如果使用钯膜，则可靠度会变得更高。另外，比金相比，钯的材料价格具有稍便宜的优点)。如图7所示，在其上，使用所述的涂布系统及方法，形成例如厚度为19至25微米左右(例如20微米)的正型抗蚀剂膜12。这里所使用的抗蚀液，例如有东京应化工业股份有限公司(Tokyo Ohka Kogyo Co.，LTD.)制的重氮萘醌酚醛系厚膜用正型抗蚀剂，产品名称为“PMER P-LA900PM”等。也可以使用膜抗蚀剂来代替涂布系抗蚀剂。如图8所示，将抗蚀剂曝光、显影，由此形成开口66。如图9所示，在开口66中通过电镀而埋入例如厚度为15微米左右的作为凸块电极15的金层。其次，如图10所示，去除抗蚀剂膜12。最后，如图11所示，将金凸块15作为掩膜，通过湿式蚀刻将无需的UBM膜选择去除。这样，凸块电极大致完成。
图12是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法所使用的抗蚀剂涂布装置的涂布部的立体图。从喷嘴67滴下的抗蚀液通过旋转夹头41在晶片1上的高速旋转，在特定厚度的抗蚀剂膜12上延展。
3.对本实施方式的半导体集成电路装置的制造方法中的金电镀处理所使用的电镀装置的说明(主要是从图13至图16)
图13是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理所使用的单片式电镀装置的俯视图。根据图13，对装置内的晶片1的移动情况加以说明。作为这里所使用的装置，例如，可以利用日本电镀工程有限公司(ElectroplatingEngineers of Japan Ltd.)制的300Φ晶片用全自动电镀装置即ALETA300等。如图13所示，电镀装置22是300Φ晶片用的装置，具备放置晶片收纳容器26即晶片搬运盒(Foup)的装载端口25。通过搬送机器人28从设置在装载端口25上的晶片收纳容器26中取出被处理晶片1。首先将晶片1在晶片位置对准部27进行位置对准，通过搬送机器人28搬运到清洗部29，在事先处理部31中利用化学药品或纯水对晶片1的元件面1a进行湿式清洗处理。然后，通过搬送机器人28搬运到位于电镀处理部23中的多个电镀杯24的其中一个上，并装载于其中。在电镀处理结束后，通过搬送机器人28将晶片1搬运到清洗及干燥部30(湿式清洗干燥部)，并利用化学药品或纯水进行清洗等的湿式清洗处理以及旋转干燥处理等。在干燥处理后，通过搬送机器人28将晶片1移送到原来的晶片收纳容器26或者根据需要而移送到其他的晶片收纳容器中。
图14是本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理所使用的单片式电镀装置的电镀槽(为了容易观察内部而将盖去除)的俯视图。根据图14，对电镀杯24的内部构造进行说明。如图14所示，电镀杯24具有电镀槽38，在电镀槽38的底面上设置有阳极电极35。该阳极电极35是在母材即钛圆板上涂布有氧化铟的氧化铟电极。该电极与铂电极不同，具有不会附着有金的优点。因此，不需要以前所必须的定期维护。然而，与金不会附着在电极上的优点正好相反，具有易产生含金的析出物的缺点。因此，也会不使用氧化铟电极而选择使用铂电极以外的阳极电极的情况。在电镀槽38的中央部上，设置有用以搅拌电镀液21的搅拌器37(搅拌棒)。搅拌器37被控制为在电镀槽38中左右旋转。在电镀槽38的底面及阳极电极上，设置有用以排出净化气体或电镀液的多个气体液体排出口36(为了方便作图，并未全部显示)。在电镀槽38的侧壁的上部，遍及圆周均等地设置有用以导入净化气体或电镀液的多个气体液体导入口34(为了方便作图，并未全部显示)。在侧壁上表面的内侧上，具有用以防止液漏的弹性体环即唇形密封件33。另一方面，在侧壁上表面的中央部上，设置有用以与晶片1电性连接的阴极环电极32。
图15是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中，金凸块电镀处理所使用的单片式电镀装置的阴极电极与晶片的元件面的导电层的接触状态的放大截面图。根据图15，对于向电镀杯24中装载晶片1的方法进行详细说明。如图15所示，使阴极环电极32接触到晶片1的终端部的钯层65，利用电镀杯24的盖42从上向下按压晶片1，由此，唇形密封件33变形，将电镀槽38密封。
图16是对本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理所使用的单片式电镀装置的电镀液等的循环系统进行说明的系统框图。根据图16，对该循环系统进行说明。如图16所示，从电镀杯24下方的排出口所排出的电镀液21等(化学药品、电镀液、气体等)进入到容量为200公升左右的槽40中。槽40与用以去除异物的过滤器39形成封闭回路系统，从而使槽40内的电镀液21始终保持洁净的状态。从一个电镀杯中排出的未溶解异物被送到其他杯中时可能会产生问题，当必须使此可能性进一步减小时，只要在各杯与槽40之间插入异物去除过滤器等即可。在槽40中去除混入气体以及进行液温调整(在约摄氏50度至60度之间进行调整)。之后，电镀液21等通过泵152以及切换电磁阀151，从电镀杯24上方的导入口返回到电镀杯24中。循环时电镀液的流量平均一杯例如5公升/分钟左右为适当(这里，将一个电镀杯的容量设为5公升)。另一方面，净化气体等的导入是通过对切换电磁阀151实施切换而进行。气体净化时的氮气流量平均一杯例如5公升/分钟左右(1个大气压下)为适当。以上，对循环状态进行了具体的说明，导入或排出情况也大致相同，通过泵152的传送量与排出侧的流量控制机构153的调整来进行。
4.对本实施方式的半导体集成电路装置的制造方法中的金电镀处理的详细说明(主要是从图17至图40)
图17是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理的全体流程的方框流程图。图18是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理的全体流程中杯清洗步骤86(图17)的详细流程的方框流程图。图19是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理的全体流程中事先搅拌步骤90(图17)的详细流程的方框流程图。图20是表示本申请案发明的一实施方式的半导体集成电路装置的制造方法中的金凸块电镀处理的全体流程中电镀步骤91(图17)的详细流程的方框流程图。图21至图40是表示与图17至图20的各步骤(因重复的要素的关系，也存在与多个步骤对应的情况)对应的电镀杯24的状态的截面图。根据这些图，对已通过一部分说明了概要的金凸块电镀处理的全体流程进行详细说明。
如图17所示，导入到电镀装置中的多个晶片1(例如也可以是300Φ晶片、直径450Φ以外的晶片)在晶片搬运盒内等待(晶片搬运盒内等待步骤81)。之后，让晶片1进行位置对准(位置对准步骤82)，进行晶片表面处理(晶片表面处理步骤83)。接着，如图21所示，将晶片1导入到电镀杯24内(杯内导入步骤84，图17)。另外，在电镀杯24的下端部(底部)上，设置有用以将来自多个排出口36的电镀液等聚集并向循环系统传送的下端排出管44。其次，如图22所示，从上部侧面导入口34(放置在电镀杯上的晶片的附近所设置的电镀液导入口)开始导入电镀液(电镀液或清洗液的导入步骤85，图17)。进一步，如图23所示，电镀液21的液面上升。此时气体的一部分与电镀液21的一部分一起经过下端排出管44排出。这里，清洗用的化学药品与电镀用的电镀液使用相同物质。其原因在于，这样会使得处理稳定性高，装置结构变得简单。然而，只要可以溶解含金的析出物，就可以用作清洗用的化学药品。因此，作为清洗用的化学药品(清洗用化学药品)，如果使用电镀液本身，则可以确保处理稳定性，而且具有装置结构也变得简单的优点。但是，根据需要，也可以使用改变了若干组成的清洗用化学药品，以谋求清洗条件的最佳化。
另外，这里使用具有较少环境问题的非氰系电镀液即亚硫酸金系的电镀液(主要成分为亚硫酸金钠、乙二胺、无机酸盐、其他微量添加物的水溶液)作为电镀液。例如有日本电镀工程有限公司制的“Microfive Au 100HM基本液”等。而且，如果对环境进行充分的考虑，当然也可以使用氰系电镀液。
这样，如图24所示，当电镀槽38大致被电镀液21(清洗液或化学药品)填满时，维持原样地成为电镀液循环状态(电镀液循环子步骤101，图18)，并开始杯清洗步骤86(图17)。该电镀液循环子步骤101起初例如为60秒左右，在两个周期后，例如达到1秒左右。接着，如图25所示，在从上部侧面导入口34导入电镀液、且从下端排出管44排出的循环状态下，通过搅拌器37的逆时针旋转而进行电镀液21的搅拌(逆时针旋转搅拌子步骤102，图18)。在此时刻，没有施加用以电镀的电流。搅拌器37的旋转速度例如为50rpm左右。另外，旋转时间例如为29秒左右。之后，搅拌器37的逆时针旋转停止，返回到循环状态(电镀液循环子步骤103)。该时间例如为1秒左右。如图27所示，搅拌器37顺时针旋转而进行电镀液21的搅拌(顺时针旋转搅拌子步骤104，图18)。搅拌器37的旋转速度例如为50rpm左右。另外，旋转时间例如为29秒左右。此后，如图18所示，根据需要，重复进行从电镀液循环子步骤101到顺时针旋转搅拌子步骤104所组成的清洗周期106。该重复次数通常较理想的是5次到10次左右。在此重复周期之后，如图28所示，进入用以使清洗步骤结束的电镀液循环子步骤105(图18)。该时间例如为60秒左右。
当杯清洗结束时，电镀液的循环停止，转到接下来的杯反转步骤88(图17)。即，如图29所示，杯反转180度(倒立状态)。再者，也可以在循环状态下使杯反转。但是，装置构成可能会变得复杂。在杯反转的状态下，如图30所示，从上部侧面导入口34(如以上所说明，如果根据杯的正立、倒立情况而变更名称则会混乱，因此关于导入口及排出口，与重力的方向无关，使杯的打开端为“上方”)导入电镀液21，并再次开始电镀液的循环。此时，杯内部的气体被电镀液21上顶，有秩序地从下端排出管44(是指杯的底部，因为处于倒立状态，所以通常意义上是指上方)排出(电镀液完全填充)，从而气泡残留的可能性降低。这样，如图30所示，电镀液21完全填充(100％填充)后，维持原样地进入到用以使电镀液21充分混合的事先搅拌步骤90(图17)的电镀液循环子步骤111(图19)。这里，用以电镀的电流还没有流通。接着，如图31所示，搅拌器37逆时针旋转，对电镀液21进行搅拌(逆时针旋转搅拌子步骤112，图19)。搅拌器37的旋转速度例如为50rpm左右。另外，旋转时间例如为29秒左右。当搅拌器37停止时，如图32所示，进入到循环子步骤113(图19)。该时间例如为1秒左右。其次，如图33所示，搅拌器37顺时针旋转，对电镀液21进行搅拌(顺时针旋转搅拌子步骤114，图19)。搅拌器37的旋转速度例如为50rpm左右。另外，旋转时间例如为29秒左右。之后，当搅拌器37再次停止时，如图34所示，进入到电镀步骤91(图17)的循环子步骤121(图20)。该时间例如为1秒左右。
如图20所示，电镀步骤91(图17)分为第一阶段的低电流电镀周期136(例如施加直流电压5伏特、电流0.2安培)与第二阶段的高电流电镀周期137(例如施加直流电压5伏特、电流0.7安培)。将此称为“两阶段电镀处理”。这是因为，如果从一开始就迅速地进行高电流电镀，则可能会产生气泡。另外，本实施方式中，是在晶片面朝上的状态下进行电镀处理，因此从一开始气泡的混入(外部气泡)就极少，通过两阶段电镀处理，也可以降低来自液体内部的气泡(内部气泡)的产生。例如，如果共计进行15微米左右的电镀，则较理想的是，在低电流电镀周期136中进行例如0.5微米到1微米左右的电镀。另外，如果时间充裕，也可以进一步延长。
继续循环子步骤121(图20)，如图31所示，搅拌器37逆时针旋转，对电镀液21进行搅拌(逆时针旋转搅拌子步骤122，图20)。此时施加有低电流的电镀电流(这里首先施加电镀电流)。搅拌器37的旋转速度例如为120rpm左右。另外，旋转时间例如为59秒左右。之后，当搅拌器37停止时，如图32所示，进入到循环子步骤123(图20)。此时电镀电流被切断。该时间例如为1秒左右。其次，如图33所示，搅拌器37顺时针旋转，对电镀液21进行搅拌(顺时针旋转搅拌子步骤124，图20)。此时施加有低电流的电镀电流。搅拌器37的旋转速度例如为120rpm左右。另外，旋转时间例如为59秒左右。如图20所示，该低电流电镀周期136可根据需要而重复。重复次数例如2次到6次左右较适当。
当低电流电镀周期136结束时，如图34所示，搅拌器37再次停止，进入到高电流电镀周期137(图20)的电镀液循环子步骤131(图20)。此时电镀电流被切断。该时间例如为1秒左右。其次，如图31所示，搅拌器37逆时针旋转，对电镀液21进行搅拌(逆时针旋转搅拌子步骤132，图20)。此时施加有高电流的电镀电流。搅拌器37的旋转速度例如为120rpm左右。另外，旋转时间例如为59秒左右。之后，当搅拌器37停止时，如图32所示，进入到循环子步骤133(图20)。此时电镀电流被切断。该时间例如为1秒左右。其次，如图33所示，搅拌器37顺时针旋转，对电镀液21进行搅拌(顺时针旋转搅拌子步骤134，图20)。此时施加有高电流的电镀电流。搅拌器37的旋转速度例如为120rpm左右。另外，旋转时间例如为59秒左右。如图20所示，该高电流电镀周期137根据需要而重复。如果全部电镀为15微米左右的厚度，则重复次数例如10次到15次左右较适当。此时，如果电镀电流被切断、搅拌器37停止，则电镀周期结束，如图34所示，进入到循环子步骤135(图20)。该时间例如为60秒左右。关于各电镀周期的最终周期，因电镀厚度调整的关系，也可以在周期中途结束。
接着，如图35所示，电镀液21的循环也停止。这里，如图36所示，电镀杯24再次反转后返回到正立状态(杯再反转步骤92，图17)。之后，如图37所示，电镀液21从下端排出管44排出。将杯再反转而成为正立状态，以进行电镀液的排出，这样，从上向下流出电镀液，因而异物等不会附着在晶片上，而是从杯的底部迅速地排出。电镀液21减少了的部分，对应于从上部侧面导入口34向电镀槽38供给氮气(电镀液排出步骤93，图17)。进一步如图38所示，从电镀槽38完全排出电镀液21。随后，如图39所示，从上部侧面导入口34向电镀槽38供给氮气，并从下端排出管44排出，由此进行将电镀槽38内部的环境气体进行置换的氮净化步骤94(图17)。最后，打开电镀杯24的盖42，取出晶片1(晶片取出步骤95，图17)。
5.对其他处理或装置构成的说明
本实施方式中采用了将电镀杯反转来进行电镀的形式的装置，也可以采用不使杯反转而是保持晶片面朝下的状态进行电镀的形式。此时，只需跳过图1的杯反转步骤74与杯再反转步骤77(图17中，为杯反转步骤88及杯再反转步骤92)。即，在清洗与正式电镀步骤中，使电镀杯的姿势(空间中的朝向，即，晶片的元件面的朝向)最适合于各个步骤(其结果为，在这些步骤中，电镀杯的姿势不同)，由此可进行高可靠性且平坦性高的凸块电镀。电镀杯的姿势仅例示了正立与倒立，当然根据需要，也可以采用稍倾斜的姿势。
另外，已对将进行电镀处理的产品晶片1放置(或装载)在电镀杯24上来进行图1的杯清洗步骤72的一例进行了说明，但是也可以不放置晶片1，而是仅关闭盖42，或者放置虚拟晶片来代替产品晶片1而进行杯清洗步骤72。不放置产品晶片1的方法，有时也存在一优点，即，在此期间可以对产品晶片进行其他处理等。此外，即便使用产品晶片1，只要充分留意处理顺序或时间分配等，就可以使生产量等实质上不下降而进行处理。在将产品晶片1装载到电镀杯24的状态下进行清洗，具有处理流程顺利的优点。
此外，不需要图17的事先搅拌步骤90，这在电镀特性的稳定化方面有效。
6.总结
以上，根据实施方式，以形成金凸块时的电镀处理为例对本发明者所研制的发明进行了具体说明，当然本发明并不限定于此，在不脱离其主旨的范围内可进行各种变更。
例如，在形成金以外之焊锡凸块、银凸块等时，当然也可以同样应用。另外，并不限定于形成凸块，当然在处理材料时也可以广泛应用。
另外，在本实施方式中，已对在抗蚀剂膜上设置开口、并在该开口上进行电镀之处理进行了说明，当然也可以像铜镶嵌处理(或银镶嵌处理)般应用于如下处理：不使用抗蚀剂膜等，在晶片的大致整个面上电镀金属膜。
进一步，在所述实施方式中，主要是采用容易确保高平坦性的杯反转型(晶片面朝上型)的电镀装置为例进行了具体的说明，当然本发明并不限定于此，在当前广泛使用的不使杯反转的晶片面朝下型的电镀装置中，也可以大致维持原样地应用。

Claims (20)

1.一种半导体集成电路装置的制造方法，包括以下步骤：
(a)在晶片的第一主面上，形成具有多个开口部的抗蚀剂膜；
(b)将具有所述抗蚀剂膜的所述晶片导入到具有电镀杯的单片式电镀装置内；
(c)在所述单片式电镀装置内，将具有所述抗蚀剂膜的所述晶片装载到所述电镀杯中，使得所述第一主面与所述电镀杯的电镀槽相对；
(d)在所述步骤(b)之后，将电镀液导入到所述电镀槽内；
(e)在所述步骤(d)之后，在所述电镀槽内搅拌所述电镀液；
(f)在所述步骤(c)及(e)之后，在所述电镀槽内，在所述第一主面的所述多个开口部上，通过电镀形成金凸块电极；以及
(g)在所述步骤(f)之后，将所述晶片从所述电镀杯中卸载，
这里，所述步骤(e)与所述步骤(f)中，所述电镀杯的姿势不同。
2.根据权利要求1所述的半导体集成电路装置的制造方法，其中所述步骤(d)是在所述步骤(c)之后进行。
3.根据权利要求1所述的半导体集成电路装置的制造方法，其中所述电镀液为非氰系。
4.根据权利要求2所述的半导体集成电路装置的制造方法，其中所述步骤(e)的所述电镀液的搅拌是在将所述晶片装载到所述电镀杯中的状态下进行。
5.根据权利要求4所述的半导体集成电路装置的制造方法，其中所述步骤(d)及(e)是在所述晶片的所述第一主面朝下的状态下进行。
6.根据权利要求5所述的半导体集成电路装置的制造方法，其中所述步骤(e)是在所述电镀液以接触到所述晶片的所述第一主面的程度将所述电镀槽填满的状态下进行。
7.根据权利要求1所述的半导体集成电路装置的制造方法，其中进一步包括以下步骤：
(h)在所述步骤(c)及(e)之后且所述步骤(f)之前，在所述电镀杯采取与所述步骤(f)实质上相同的姿势的状态下，在所述电镀槽内搅拌所述电镀液。
8.根据权利要求7所述的半导体集成电路装置的制造方法，其中在所述步骤(h)之后，并不将所述电镀液排出，而是进行所述步骤(f)。
9.根据权利要求1所述的半导体集成电路装置的制造方法，其中所述步骤(f)是在所述晶片的所述第一主面朝上的状态下进行。
10.根据权利要求1所述的半导体集成电路装置的制造方法，其中所述步骤(f)是在所述电镀液填满了所述电镀槽的状态下进行。
11.根据权利要求1所述的半导体集成电路装置的制造方法，其中所述步骤(f)的电镀是使用以氧化铱为主要成分的阳极电极进行。
12.根据权利要求1所述的半导体集成电路装置的制造方法，其中所述步骤(f)包括以下子步骤：
(f1)向所述电镀槽供给第一电流以进行电镀；
(f2)在所述子步骤(f1)之后，供给与所述第一电流相比较大的第二电流以进行电镀。
13.根据权利要求1所述的半导体集成电路装置的制造方法，其中所述步骤(a)的所述抗蚀剂膜的形成是通过涂布而进行。
14.根据权利要求1所述的半导体集成电路装置的制造方法，其中所述步骤(e)及(f)是从所述电镀槽的所述晶片附近导入所述电镀液，同时从所述电镀槽的底部排出所述电镀液，由此一边使电镀液循环一边进行。
15.一种半导体集成电路装置的制造方法，包括以下步骤：
(a)在晶片的第一主面上，形成具有多个开口部的抗蚀剂膜；
(b)将具有所述抗蚀剂膜的所述晶片导入到具有电镀杯的单片式电镀装置内；
(c)在所述单片式电镀装置内，将具有所述抗蚀剂膜的所述晶片装载到所述电镀杯中，使得所述第一主面与所述电镀杯的电镀槽相对且朝下；
(d)在所述步骤(c)之后，将电镀液导入到所述电镀槽内；
(e)在所述步骤(d)之后，在所述电镀槽内搅拌所述电镀液；
(f)在所述步骤(e)之后，在将所述电镀杯反转的状态下，于所述电镀槽内，在所述第一主面的所述多个开口部上，通过电镀形成金凸块电极；
(g)在所述步骤(f)之后，在将所述电镀杯再反转而还原的状态下，从所述电镀槽中排出所述电镀液；以及
(h)在所述步骤(g)之后，将所述晶片从所述电镀杯中卸载。
16.根据权利要求15所述的半导体集成电路装置的制造方法，其中所述电镀液的导入是从所述电镀杯的所述晶片附近进行，所述电镀液的排出是从所述电镀杯的底部进行。
17.根据权利要求15所述的半导体集成电路装置的制造方法，其中所述步骤(e)及(f)是从所述电镀杯的所述晶片附近导入所述电镀液，同时从所述电镀杯的底部排出所述电镀液，由此一边使电镀液循环一边进行。
18.根据权利要求15所述的半导体集成电路装置的制造方法，其中进一步包括以下步骤：
(i)在所述步骤(e)之后且所述步骤(f)之前，在将所述电镀杯反转的状态下，在所述电镀槽内搅拌所述电镀液。
19.根据权利要求15所述的半导体集成电路装置的制造方法，其中所述步骤(f)的电镀是使用以氧化铱为主要成分的阳极电极而进行。
20.根据权利要求15所述的半导体集成电路装置的制造方法，其中所述步骤(f)包括以下子步骤：
(f1)向所述电镀槽供给第一电流以进行电镀；以及
(f2)在所述子步骤(f1)之后，供给与所述第一电流相比较大的第二电流以进行电镀。
CNA200810173042XA 2007-11-02 2008-10-29 半导体集成电路装置的制造方法 Pending CN101425471A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007285969 2007-11-02
JP2007285969A JP5134339B2 (ja) 2007-11-02 2007-11-02 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
CN101425471A true CN101425471A (zh) 2009-05-06

Family

ID=40588512

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200810173042XA Pending CN101425471A (zh) 2007-11-02 2008-10-29 半导体集成电路装置的制造方法

Country Status (4)

Country Link
US (1) US8029660B2 (zh)
JP (1) JP5134339B2 (zh)
CN (1) CN101425471A (zh)
TW (1) TW200928011A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771104B (zh) * 2009-12-30 2011-08-31 中国电子科技集团公司第二研究所 硅太阳能电池片电极电镀喷杯
CN103668373A (zh) * 2014-01-03 2014-03-26 深圳顺络电子股份有限公司 旋转电镀机及其自动卸料装置
CN107254702A (zh) * 2011-08-15 2017-10-17 诺发系统有限公司 用于半导体电镀设备的唇形密封件和接触元件
US10982346B2 (en) 2015-07-09 2021-04-20 Lam Research Corporation Integrated elastomeric lipseal and cup bottom for reducing wafer sticking
US11512408B2 (en) 2011-08-15 2022-11-29 Novellus Systems, Inc. Lipseals and contact elements for semiconductor electroplating apparatuses

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5442400B2 (ja) 2009-11-13 2014-03-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US9221081B1 (en) 2011-08-01 2015-12-29 Novellus Systems, Inc. Automated cleaning of wafer plating assembly
US10066311B2 (en) 2011-08-15 2018-09-04 Lam Research Corporation Multi-contact lipseals and associated electroplating methods
SG10201608038VA (en) 2012-03-28 2016-11-29 Novellus Systems Inc Methods and apparatuses for cleaning electroplating substrate holders
US9476139B2 (en) 2012-03-30 2016-10-25 Novellus Systems, Inc. Cleaning electroplating substrate holders using reverse current deplating
US9746427B2 (en) 2013-02-15 2017-08-29 Novellus Systems, Inc. Detection of plating on wafer holding apparatus
US10416092B2 (en) 2013-02-15 2019-09-17 Lam Research Corporation Remote detection of plating on wafer holding apparatus
JP6362337B2 (ja) * 2014-01-21 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN113556882B (zh) * 2020-04-23 2022-08-16 鹏鼎控股(深圳)股份有限公司 透明电路板的制作方法以及透明电路板
CN117791297A (zh) * 2023-12-26 2024-03-29 武汉敏芯半导体股份有限公司 半导体激光器的电极的制备方法及电极

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2935649B2 (ja) 1995-05-18 1999-08-16 株式会社荏原製作所 電気メッキ装置の攪拌方法
US7556722B2 (en) * 1996-11-22 2009-07-07 Metzger Hubert F Electroplating apparatus
JP3513130B2 (ja) * 2001-10-11 2004-03-31 日本エレクトロプレイテイング・エンジニヤース株式会社 メッキ装置及びメッキ方法
US6875333B2 (en) * 2002-02-14 2005-04-05 Electroplating Engineers Of Japan Limited Plating apparatus for wafer
JP4307300B2 (ja) 2004-03-17 2009-08-05 株式会社荏原製作所 微細孔および／または微細溝を有する基材の孔埋めめっき方法
JP2006022379A (ja) 2004-07-08 2006-01-26 Electroplating Eng Of Japan Co 電解めっき装置
KR100819557B1 (ko) * 2006-08-17 2008-04-07 삼성전자주식회사 금속 식각용액, 이를 이용하는 금속 식각방법 및 이를이용하는 반도체 제품의 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771104B (zh) * 2009-12-30 2011-08-31 中国电子科技集团公司第二研究所 硅太阳能电池片电极电镀喷杯
CN107254702A (zh) * 2011-08-15 2017-10-17 诺发系统有限公司 用于半导体电镀设备的唇形密封件和接触元件
US10435807B2 (en) 2011-08-15 2019-10-08 Novellus Systems, Inc. Lipseals and contact elements for semiconductor electroplating apparatuses
US11512408B2 (en) 2011-08-15 2022-11-29 Novellus Systems, Inc. Lipseals and contact elements for semiconductor electroplating apparatuses
CN103668373A (zh) * 2014-01-03 2014-03-26 深圳顺络电子股份有限公司 旋转电镀机及其自动卸料装置
CN103668373B (zh) * 2014-01-03 2016-06-08 深圳顺络电子股份有限公司 旋转电镀机及其自动卸料装置
US10982346B2 (en) 2015-07-09 2021-04-20 Lam Research Corporation Integrated elastomeric lipseal and cup bottom for reducing wafer sticking

Also Published As

Publication number Publication date
US20090117730A1 (en) 2009-05-07
TW200928011A (en) 2009-07-01
JP5134339B2 (ja) 2013-01-30
JP2009114476A (ja) 2009-05-28
US8029660B2 (en) 2011-10-04

Similar Documents

Publication Publication Date Title
CN101425471A (zh) 半导体集成电路装置的制造方法
CN102097347B (zh) 半导体集成电路器件的制造方法
JP4766579B2 (ja) 電気化学堆積装置
US6494219B1 (en) Apparatus with etchant mixing assembly for removal of unwanted electroplating deposits
US6416647B1 (en) Electro-chemical deposition cell for face-up processing of single semiconductor substrates
TWI263259B (en) Processing apparatus, processing system and processing method
US9117860B2 (en) Controlled ambient system for interface engineering
US8784636B2 (en) Plating apparatus and plating method
TW200302295A (en) Electroless deposition apparatus
US20110073469A1 (en) Electrochemical deposition system
KR20090117732A (ko) 봉쇄된 화학적 표면 처리 방법 및 장치
JP5417174B2 (ja) 境界面の工学設計のための制御雰囲気システム
JP4972257B2 (ja) 半導体装置の製造方法
JP2005097732A (ja) めっき装置
TW544744B (en) Semiconductor device and method for manufacturing the same
KR20140120878A (ko) 도전재료 구조체의 형성방법 및 도금장치 및 도금방법
TW200906499A (en) Method and apparatus for wafer electroless plating
KR100891344B1 (ko) 무전해 도금액 및 반도체 디바이스
JP5232844B2 (ja) めっき装置
US6841470B2 (en) Removal of residue from a substrate
JP4503401B2 (ja) 金属膜の成膜方法及び配線の形成方法
JP2003522406A (ja) シリコン・ウエハの洗浄方法及び洗浄装置
KR102031817B1 (ko) 관통 비아 구조와 같은 반-도전성 또는 도전성 기판의 캐비티를 도금하기에 적합한 기계
TWI417962B (zh) 電沉積系統
JP2006009130A (ja) 基板処理方法及び装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100919

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100919

Address after: Kanagawa

Applicant after: NEC electronics KK

Address before: Tokyo, Japan

Applicant before: Renesas Technology Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090506