JP2009105522A - 増幅器 - Google Patents

Abstract

【課題】増幅器において所望の度合いのクリップを検出可能とする。
【解決手段】増幅器１００は差動出力オペアンプ１０を含んでいる。増幅器１００の正負入力信号端子と、差動出力オペアンプ１０の正負入力端子Vin+,Vin-との間にはそれぞれ抵抗R1が接続され、増幅器１００の負正出力信号端子と差動出力オペアンプ１０の正負入力端子Vin+,Vin-との間にはそれぞれ抵抗R2が接続される。コンパレータ２１ａ,２１ｂを備えた比較回路２０は、差動出力オペアンプ１０の正入力端子Vin+の電圧V1および負入力端子Vin-の電圧V2のいずれかが検出レベル設定回路２３が出力する比較用の電圧Vcmpを超えた場合に真信号を出力する。
【選択図】図１

Description

本発明は、増幅器に係り、特に、所望の度合いのクリップが発生したことを検出可能とする増幅器に関する。

従来、増幅器では、出力電圧が所定の電圧値、例えば、電源電圧値を超えたことを検出した場合に、入力信号を減衰させることで、過大入力によるクリップを防ぐようにしている。また、特許文献１には、出力電圧の検出では実際にクリップが発生しているかどうかの正確な判断ができないことから、確実にクリップが発生したことを検出して、入力信号を減衰させる技術が開示されている。
特開平１０−１６３７６９号公報

上記の技術は、クリップの発生を防ぐことを主眼においている。このため、クリップが発生すると、あるいは、発生する可能性があると即座にクリップを検出して入力信号を減衰させるようにしている。しかしながら、このような制御が望ましくない場合もある。例えば、音響装置に適用した場合に減衰動作が早すぎて、音量感に欠ける等である。このような場合は、音量感を優先させてある程度のクリップを許容することが好ましい。

本発明は、このような状況を鑑みたものであり、増幅器において所望の度合いのクリップの発生を検出可能とすることを解決課題とする。

上記課題を解決するため、本発明に係る増幅器は、オペアンプを用いた増幅器であって、前記オペアンプの正入力端子の電圧および負入力端子の電圧の少なくとも一方と、あらかじめ定めた所定電圧との比較を行ない、前者が後者より高くなったことを検出して検出信号を出力する検出手段を備える。

増幅器でクリップが生じるとクリップの度合いに応じた電圧が正入力端子および負入力端子に生じる。この電圧をあらかじめ定めた所定電圧と比較することで所望の度合いのクリップを検出することが可能となる。
この場合、前記所定電圧は、前記増幅器の出力信号に発生するクリップの度合いに応じて定められ、前記検出信号は、定められた度合いのクリップが発生したことを示す。クリップによる出力信号の歪と音量感とはトレードオフの関係にあるが、所定電圧を適宜設定することによって、両者のバランスを取ることが可能となる。

具体的な構成として、前記オペアンプの負出力端子から前記正入力端子に至る第１の経路に第１の回路（例えば、実施形態のアナログ回路３０ａ）が形成され、前記オペアンプの正出力端子から前記負入力端子に至る第２の経路に第２の回路（例えば、実施形態のアナログ回路３０ｂ）が形成されており、前記第１の回路の出力信号を前記増幅器の負出力信号として取り出し、前記第２の回路の出力信号を前記増幅器の正出力信号として取り出すことが好ましい。第１の経路と第２の経路は負帰還の経路として機能する。正出力信号および負出力信号にクリップが発生すると、オペアンプのイナジナリーショートが崩れ、クリップの度合いに応じて、オペアンプの正入力端子の電圧とオペアンプの負入力端子の電圧とが変化する。検出手段は、オペアンプの正入力端子の電圧とオペアンプの負入力端子の電圧との少なくとも一方と所定電圧と比較するので、クリップの度合いを検出することが可能となる。

このとき、前記第１および第２の回路の各々は、信号レベルをシフトするレベルシフト回路であることが好ましい。

本発明の実施の形態について図面を参照して説明する。図１は、本実施形態の増幅器１００の構成を示す回路構成図である。本図に示すように、増幅器１００は、差動出力オペアンプ１０を含んで構成される。また、正負の入力信号端子と負正の出力信号端子を備えており、正入力信号Vi1と負入力信号Vi2とを入力して、負出力信号Vo1と正出力信号Vo2とを出力する。

差動出力オペアンプ１０は基準電圧端子を備える。この差動出力アンプ１０は基準電圧端子に供給される電圧を振幅中心とする第１出力信号Va1（負）と第２出力信号Va2（正）とを出力する。この例では、基準電圧端子に基準電圧Vrefが供給されるので、正出力端子Vout+から出力される第２出力信号Va2と、負出力端子Vout-から出力される第１出力信号Va1は、基準電圧Vrefを中心に上下に振れる。正入力信号Vi1と負入力信号Vi2の電圧差が０のとき、第１出力信号Va1と第２出力信号Va2とはともに基準電圧Vrefと同一電圧となる。なお、この例において電源電圧Vddと基準電圧Vrefとの関係は、Vref＝Vdd／２となる。

正入力信号Vi1および負入力信号Vi2の振幅中心の電圧と、基準電圧端子に供給する電圧とは個別に設定することができるが、本実施例では、正入力信号Vi1および負入力信号Vi2の振幅中心の電圧を基準電圧Vrefとする。したがって、交流の入力信号電圧をViとすると、正入力信号Vi1はVref+Viとなり、負入力信号Vi1はVref-Viとなる。

増幅器１００の正負入力信号端子と、差動出力オペアンプ１０の正負入力端子Vin+,Vin-との間にはそれぞれ抵抗R1が接続され、増幅器１００の負正出力信号端子と差動出力オペアンプ１０の正負入力端子Vin+,Vin-との間にはそれぞれ抵抗R2が接続される。また、差動出力オペアンプ１０の負正出力端子Vout-, Vout+と増幅器１００の負正出力信号端子との間にはそれぞれアナログ回路３０ａ、３０ｂが接続される。差動出力オペアンプ１０は、正側の電源電圧としてVddが供給され、負側は接地される。このため、差動出力オペアンプ１０の出力電圧は０V〜Vddの間の値をとり、正入力信号Vi1および負入力信号Vi2の値によっては０VまたはVddでクリップされることになる。

また、差動出力オペアンプ１０の正負入力端子Vin+,Vin-には、それぞれの電圧V1、V2の大小を比較して、比較結果を出力する比較回路２０が接続される。比較回路２０は、コンパレータ２１ａ、２１ｂと、それぞれのコンパレータの出力信号の論理和を演算するＯＲ回路２２と、比較用の電圧を出力する検出レベル設定回路２３とを備えて構成される。コンパレータ２１ａは、差動出力オペアンプ１０の正入力端子Vin+の電圧V1が、検出レベル設定回路２３が出力する比較用の電圧Vcmpよりも高くなった場合に真信号（ハイレベル）を出力する。コンパレータ２１ｂは、差動出力オペアンプ１０の負入力端子Vin-の電圧V2が、検出レベル設定回路２３が出力する比較用の電圧Vcmpよりも高くなった場合に真信号（ハイレベル）を出力する。この結果、比較回路２０は、差動出力オペアンプ１０の正入力端子Vin+の電圧V1と、負入力端子Vin-の電圧V2とのいずれかが検出レベル設定回路２３が出力する比較用の電圧Vcmpよりも高くなった場合に真（ハイレベル）となる検出信号Vdetを出力する。検出レベル設定回路２３が出力する比較用の電圧Vcmpは、外部から任意の値を設定可能である。

なお、本図において、比較回路２０は、２つのコンパレータを用いているが、いずれか一方でもよい。この場合ＯＲ回路２２は不要となる。２つのコンパレータを用いた場合は電圧V1および電圧V2と比較用の電圧Vcmpとの比較を行ない、１つのコンパレータを用いた場合は電圧V1あるいは電圧V2と比較用の電圧Vcmpとの比較を行なうことになる。

本実施形態おいて、アナログ回路３０ａ、３０ｂは、信号レベルのシフトを行なうレベルシフト回路である。ここでは、アナログ回路３０ａ、３０ｂは、いずれも-Vref分のレベルシフトを行なうものとする。また、アナログ回路３０ａ、３０ｂは、差動出力オペアンプ１０と同様に、正側の電源電圧としてVddが供給され、負側は接地されるものとする。このため、アナログ回路３０ａ、３０ｂの出力電圧は０V〜Vddの間の値をとり、正入力信号Vi1および負入力信号Vi2の値によっては０VまたはVddでクリップされることになる。

この場合、増幅器１００の出力電圧は、アナログ回路３０ａ、３０ｂにおいて-Vref分レベルシフトされるため０Ｖを中心に振れるが、アナログ回路３０ａ、３０ｂの出力は０V〜Vddの間の値をとる。このため、正出力信号Vo1および負出力信号Vo2は、負方向では０Ｖでクリップされ、正方向ではVddでクリップされる。

図２は、通常動作時とクリップ発生時における電圧波形を示す図である。図２（ａ）は、増幅器１００の正入力信号端子の入力電圧Vi1（実線）、負入力信号端子の入力電圧Vi2（破線）を示し、図２（ｂ）は、差動出力オペアンプ１０の正入力端子Vin+の電圧V1（実線）と負入力端子Vin-の電圧V2（破線）とを示し、図２（ｃ）は、増幅器１００の負出力信号端子の電圧Vo1（実線）と正出力信号端子の電圧Vo2（破線）とを示している。なお、実線と破線とが重なっている箇所は実線で表わされている。

通常動作時において、正入力信号Vi1は、

であり、電圧V1は、電圧Vo1と電圧Vi1とを抵抗R1と抵抗R2とで分割した値となり、

また、アナログ回路３０ａにより負出力信号Vo1の０V以下の部分はカットされるため、正入力信号Vi1が正の期間（周期の前半部分）では、負出力信号Vo1は０Vとなる（なお、Vi2が正となる周期の後半部分ではVo2が０Vとなる）。これらから、

が得られる。電圧V2も同様に考え、また、イマジナリショートが成り立っているため、

となって、図２（ｂ）に示すように実線と破線とが重なり、２つの山型波形が表れる。

一方、図２（ａ）に示すように、正入力信号Vi1および負入力信号Vi2の振幅が大きくなると、図２（ｃ）に示すように期間TC1、TC2で正出力信号Vo2および負出力信号Vo1にクリップが発生し、出力電圧信号波形は、Vddと０Vとで切り取られた形状になる。

まず電圧V1に注目すると、１周期の後半の期間TC2で負出力信号Vo1にクリップが発生すると、電圧V1は、［数２］において負出力信号Vo1が一定値のVddとなるため、図２（ｂ）に示すように、基準電圧Vrefを中心として山型が折り返された波形となる。ただし、1周期の前半では負出力信号Vo1にクリップは生じないため、山型の波形が表れる。
一方、電圧V2は、１周期の前半の期間TC1で正出力信号Vo2にクリップが生じるため、山型が折り返された波形は１周期の前半に表れ、１周期の後半は山型の波形が表れる。クリップが生じると、電圧V1と電圧V2との間にイマジナリショートが成立しなくなり、電圧V1と電圧V2のいずれか一方の電圧が基準電圧Vrefを超えた値となる。基準電圧Vrefを超える電圧値は、［数２］から導かれるように、正入力信号Vi1および負入力信号Vi2の大きさに応じた大きさとなるため、クリップの度合いを示すことになる。

比較回路２０は、差動出力オペアンプ１０の正負入力端子の電圧V1,V2のいずれかが比較用の電圧Vcmpよりも高くなったことを検知する回路であるから、比較用の電圧Vcmpを、基準電圧Vref以上の値で調整することで、任意の度合いのクリップが発生したことを検出することができるようになる。比較用の電圧Vcmpと基準電圧Vrefとの差をdVcとすると、例えば、dVcを０にすると、クリップが少しでも発生すると即座に検出することができるようになる。一方、dVcを大きくするに従って、検出するクリップの度合いを大きくすることができる。
すなわち、上述した増幅器１００によれば、比較用の電圧Vcmpを、クリップが発生する電圧V1,V2以下に設定することによって、実際にクリップが発生する前の段階でこれを検出することが可能となる。これにより、クリップ前の任意の出力電圧を検出できるので、各種の出力制限の用途に利用できる。くわえて、低歪率の出力にすることも可能である。
なお、上述した実施形態において、アナログ回路３０ａ、３０ｂは、ゲインを付与してもよいし、あるいはパルス幅変調やＤ級アンプの機能を含んでもよい。この場合、フィードバック経路に形成される抵抗Ｒ２に替えて、抵抗やコンデンサなどで構成されるローパスフィルタを用いてもよい。

本実施形態の増幅器の構成を示す回路構成図である。 通常動作時とクリップ発生時における電圧波形を示す図である。

符号の説明

１０…差動出力オペアンプ、２０…比較回路、２１ａ，２１ｂ…コンパレータ、２２…ＯＲ回路、２３…検出レベル設定回路、３０ａ，３０ｂ…アナログ回路、１００…増幅器。

Claims (4)

1. オペアンプを用いた増幅器であって、
   前記オペアンプの正入力端子の電圧および負入力端子の電圧の少なくとも一方と、あらかじめ定めた所定電圧との比較を行ない、前者が後者より高くなったことを検出して検出信号を出力する検出手段を備えたことを特徴とする増幅器。
2. 請求項１に記載の増幅器であって、
   前記所定電圧は、前記増幅器の出力信号に発生するクリップの度合いに応じて定められ、
   前記検出信号は、定められた度合いのクリップが発生したことを示す、
   ことを特徴とする増幅器。
3. 請求項１または２に記載の増幅器であって、
   前記オペアンプの負出力端子から前記正入力端子に至る第１の経路に第１の回路が形成され、前記オペアンプの正出力端子から前記負入力端子に至る第２の経路に第２の回路が形成されており、
   前記第１の回路の出力信号を前記増幅器の負出力信号として取り出し、前記第２の回路の出力信号を前記増幅器の正出力信号として取り出す、
   ことを特徴とする増幅器。
4. 請求項３に記載の増幅器であって、
   前記第１および第２の回路の各々は、信号レベルをシフトするレベルシフト回路であることを特徴とする増幅器。
   

Images