JP2009099724A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009099724A JP2009099724A JP2007269035A JP2007269035A JP2009099724A JP 2009099724 A JP2009099724 A JP 2009099724A JP 2007269035 A JP2007269035 A JP 2007269035A JP 2007269035 A JP2007269035 A JP 2007269035A JP 2009099724 A JP2009099724 A JP 2009099724A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- stress film
- compressive stress
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】電流駆動能力が高いMOSFETを備えた半導体装置を提供する。
【解決手段】半導体装置1において、シリコン基板2の表面にNMOS3を形成し、NMOS3のチャネル領域7の直上域に、内部に圧縮応力を有する圧縮応力膜8を設け、シリコン基板2上における少なくともチャネル領域7の直上域の周囲に、内部に引張応力を有する引張応力膜9を設ける。
【選択図】図1
【解決手段】半導体装置1において、シリコン基板2の表面にNMOS3を形成し、NMOS3のチャネル領域7の直上域に、内部に圧縮応力を有する圧縮応力膜8を設け、シリコン基板2上における少なくともチャネル領域7の直上域の周囲に、内部に引張応力を有する引張応力膜9を設ける。
【選択図】図1
Description
本発明は、半導体装置に関し、特に、MOSFET(Metal Oxide Semiconductor Field Effect Transistor:金属酸化物半導体電界効果トランジスタ)を備えた半導体装置に関する。
従来より、半導体装置に形成されたN型のMOSFET(NMOS)の電流駆動能力を高めるために、このNMOSを内部に引張応力を有する引張応力膜で覆う技術が提案されている。また、P型のMOSFET(PMOS)の電流駆動能力を高めるために、このPMOSを内部に圧縮応力を有する圧縮応力膜で覆う技術が提案されている(例えば、特許文献1参照。)。NMOSを引張応力膜で覆うことにより、NMOSのチャネル領域に引張歪みを付加して電子の移動度を向上させることができる。また、PMOSを圧縮応力膜で覆うことにより、PMOSのチャネル領域に圧縮歪みを付加して正孔の移動度を向上させることができる。しかしながら、近年、MOSFETの電流駆動能力をより一層向上させることが要望されている。
本発明の目的は、電流駆動能力が高いMOSFETを備えた半導体装置を提供することである。
本発明の一態様によれば、半導体基板と、前記半導体基板の表面に形成されたN型MOSFETと、前記半導体基板上における少なくとも前記N型MOSFETのチャネル領域の直上域の周囲に設けられ、内部に引張応力を有する引張応力膜と、前記チャネル領域の直上域に設けられ、内部に圧縮応力を有する圧縮応力膜と、を備えたことを特徴とする半導体装置が提供される。
本発明の他の一態様によれば、半導体基板と、前記半導体基板の表面に形成されたP型MOSFETと、前記半導体基板上における少なくとも前記P型MOSFETのチャネル領域の直上域の周囲に設けられ、内部に圧縮応力を有する圧縮応力膜と、前記チャネル領域の直上域に設けられ、内部に引張応力を有する引張応力膜と、を備えたことを特徴とする半導体装置が提供される。
本発明によれば、電流駆動能力が高いMOSFETを備えた半導体装置を得ることができる。
以下、本発明の実施形態について、図面を参照しながら説明する。
先ず、本発明の第1の実施形態について説明する。
図1は、本実施形態に係る半導体装置を例示する断面図である。
図1に示すように、本実施形態に係る半導体装置1においては、単結晶のシリコン(Si)からなるシリコン基板2が設けられており、このシリコン基板2の表面にはN型MOSFET(NMOS)3が形成されている。
先ず、本発明の第1の実施形態について説明する。
図1は、本実施形態に係る半導体装置を例示する断面図である。
図1に示すように、本実施形態に係る半導体装置1においては、単結晶のシリコン(Si)からなるシリコン基板2が設けられており、このシリコン基板2の表面にはN型MOSFET(NMOS)3が形成されている。
すなわち、シリコン基板2のうち、少なくとも上層部の一部はP型となっており、このP型領域の表面にはゲート酸化膜(図示せず)が形成されており、このゲート酸化膜上には、例えば導電性のポリシリコンからなるゲート電極4が設けられている。ゲート電極4の形状は、図1の紙面に対して垂直な方向に延びるストライプ状である。また、ゲート電極4の厚さは、例えば50ナノメートル(nm)以下である。
ゲート電極4の両側方には、シリコン酸化物(SiO2)又はシリコン窒化物(SiN)などの絶縁物からなる側壁5が設けられている。また、シリコン基板2の上層部におけるゲート電極4の直下域を挟む領域には、N型のソース・ドレイン領域6が形成されている。これにより、シリコン基板2におけるゲート電極4の直下域、すなわち、ソース・ドレイン領域6間の領域は、P型のチャネル領域7となっている。チャネル領域7、ソース・ドレイン領域6、ゲート酸化膜(図示せず)、ゲート電極4及び側壁5により、NMOS3が形成されている。
そして、ゲート電極4の直上域であって側壁5の間には、圧縮応力膜8が埋め込まれている。すなわち、圧縮応力膜8はチャネル領域7の直上域に設けられている。圧縮応力膜8は、それ自体は膨張しようとしているが周囲によって拘束されており、周囲を押圧し、その反力によって内部に圧縮応力が発生している膜である。圧縮応力膜8は、例えば、格子定数がシリコンの格子定数よりも大きい材料によって形成されている。
後述するように、圧縮応力膜8は、例えば、ゲート電極4上にエピタキシャル成長によって形成されたシリコン化合物(Si−X)によって形成されており、例えば、プラズマCVD法(Chemical Vapor Deposition法:化学気相成長法)によって堆積されたシリコンゲルマニウム(SiGe)によって形成されている。又は、圧縮応力膜8は、例えば、シリコン窒化物(SiN)によって形成されている。このSiNは、例えばプラズマCVD法によって堆積されており、水素含有量が所定の閾値よりも多くされることにより、格子定数がシリコンの格子定数よりも大きくなっており、圧縮応力が生じている。
また、NMOS3を覆うように、引張応力膜9が設けられている。引張応力膜9は、シリコン基板2上におけるゲート電極4が配置されていない領域にも設けられており、従って、チャネル領域7の直上域の周囲にも設けられている。引張応力膜9は、それ自体は収縮しようとしているが周囲によって拘束されており、周囲を引張り、その反力によって内部に引張応力が発生している膜である。引張応力膜9は、例えば、格子定数がシリコンの格子定数よりも小さい材料によって形成されている。
後述するように、引張応力膜9は、例えば、プラズマCVD法によって堆積されたシリコン窒化物(SiN)によって形成されている。このSiNは、水素含有量が所定の閾値よりも少なくされることにより、格子定数がシリコンの格子定数よりも小さくなっており、引張応力が生じている。
次に、本実施形態に係る半導体装置1の動作について説明する。
図2(a)乃至(d)は、本実施形態の動作の原理を説明する模式図である。なお、図2(a)乃至(d)においては、便宜上、説明に必要な構成要素以外は図示を省略されている。
また、図3は、本実施形態に係る半導体装置の各部に印加される力の方向を示す模式的断面図である。
図2(a)乃至(d)は、本実施形態の動作の原理を説明する模式図である。なお、図2(a)乃至(d)においては、便宜上、説明に必要な構成要素以外は図示を省略されている。
また、図3は、本実施形態に係る半導体装置の各部に印加される力の方向を示す模式的断面図である。
図2(a)に示すように、シリコン基板2上に引張応力膜9を形成すると、引張応力膜9自体は収縮しようとするが、シリコン基板2によって拘束されるため、内部に引張応力が発生する。このとき、シリコン基板2の剛性が低ければ、シリコン基板2は、引張応力膜9が形成されている側の面が凹状になるように湾曲し、引張応力膜9内の引張応力は緩和される。
しかし、図2(b)に示すように、シリコン基板2の剛性が十分に高ければ、シリコン基板2はあまり湾曲しない。この場合、引張応力膜9内の引張応力はあまり緩和されず、強い引張応力が残留する。このとき、引張応力膜9中の任意の点Tには、両側に引っ張られるような力が作用する。すなわち、仮に点Aの位置に膜面に垂直に切込を入れれば、この切込は自然に広がろうとする。
従って、図2(c)に示すように、シリコン基板2と引張応力膜9との間にゲート電極4を設ければ、このゲート電極4には、両側に引っ張られるような力が作用する。また、シリコン基板2にも、ゲート電極4から離隔する方向に力が印加される。この結果、シリコン基板2におけるゲート電極4の直下域には、両側に広がるような力が印加される。更に、引張応力膜9自体は収縮しようとするため、ゲート電極4はシリコン基板2に向けて押し付けられる。これに伴い、シリコン基板2からゲート電極4に向かう反力が発生する。
一方、図2(d)に示すように、シリコン基板2上にゲート電極4を設け、その上に圧縮応力膜8を形成すると、圧縮応力膜8自体は膨張しようとするため、ゲート電極4に対して、ゲート電極4を押し広げるような力を印加する。この力がゲート電極4を介してシリコン基板2に伝達され、シリコン基板2におけるゲート電極4の直下域には、この直下域を押し広げるような力が印加される。
従って、図3に示すように、本実施形態に係る半導体装置1においては、引張応力膜9がシリコン基板2におけるゲート電極4の直下域(チャネル領域7)を挟む領域(ソース・ドレイン領域6)に対して、相互に離隔する方向に力を印加し、これにより、チャネル領域7を、両側のソース・ドレイン領域6側に向けて引っ張る。なお、引張応力膜9はゲート電極4の直上域にも設けられているが、ゲート電極4の幅はゲート電極4間の距離と比較して十分に小さいため、引張応力膜9のうち、ゲート電極4の直上域に配置された部分の影響は、無視することができる。また、圧縮応力膜8がゲート電極4に対してゲート電極4が両側方に広がるような力を印加し、この力がゲート電極4を介してシリコン基板2に伝達され、これにより、チャネル領域7を両側のソース・ドレイン領域6に向けて押し広げる。そして、上述の引張応力膜9によりチャネル領域7に印加される力と、圧縮応力膜8によりチャネル領域7に印加される力とは、方向が相互に一致するため、これらの力は重畳される。これにより、チャネル領域7は、ソース・ドレイン領域6の配列方向、すなわち、電流が流れる方向に沿って大きく歪み、この方向における格子定数が増加する。この結果、チャネル領域7における電子の移動度が向上し、NMOS3の電流駆動能力が増大する。
次に、本実施形態の効果について説明する。
上述の如く、本実施形態においては、NMOS3に対して引張応力膜9の作用及び圧縮応力膜8の作用を重畳させることにより、従来の引張応力膜のみを設けたNMOSと比較して、電流駆動能力が高いNMOSを得ることができる。
上述の如く、本実施形態においては、NMOS3に対して引張応力膜9の作用及び圧縮応力膜8の作用を重畳させることにより、従来の引張応力膜のみを設けたNMOSと比較して、電流駆動能力が高いNMOSを得ることができる。
特に、本実施形態においては、圧縮応力膜18をシリコン窒化物(SiN)又はエピタキシャル成長させたシリコン化合物(Si−X)によって形成し、引張応力膜19をシリコン窒化物(SiN)によって形成することにより、大きな圧縮応力及び引張応力を得ることができる。例えば、圧縮応力を−2GPa(ギガパスカル)、引張応力を+1.7GPaとすることができる。これにより、本実施形態のNMOSにおいては、従来の引張応力膜のみを設けたNMOSと比較して、オン電流を例えば数%以上増加させることができる。
これに対して、例えば、ゲート電極上にシリコン膜を形成した後、このシリコン膜を熱酸化させて膨張させることにより、圧縮応力を得る方法も考えられる。しかしながら、この方法では、シリコン膜を熱酸化させるために高温・長時間の熱処理が必要となるため、製造コストが増大してしまい、また、拡散層に導入した不純物が許容範囲を超えて拡散してしまうことがある。また、このようにして形成した膜の圧縮応力は−0.3GPa程度と小さい。更に、このような方法で形成した圧縮応力膜は、膜質の制御が困難である。このため、圧縮応力膜18は、シリコン窒化物(SiN)又はエピタキシャル成長させたシリコン化合物(Si−X)によって形成することが好ましい。
更に、本実施形態においては、ゲート電極4の厚さを50ナノメートル以下としているため、圧縮応力膜8の圧縮応力をチャネル領域7に伝達する効率が高く、上述のNMOSの電流駆動能力を向上させる効果が大きい。
次に、本実施形態の効果を示す実施例について説明する。
図4は、横軸にゲート電極の厚さをとり、縦軸にオン電流の増加率をとって、ゲート電極の厚さがNMOSのオン電流に及ぼす影響を例示するグラフ図である。
本実施例においては、前述の第1の実施形態におけるNMOS3(図1参照)を想定してシミュレーションを行い、オン電流の値を求めた。このとき、ゲート電極及び圧縮応力膜の合計の厚さを150ナノメートルとし、ゲート電極の厚さと圧縮応力膜の厚さとの比率を異ならせて、複数回のシミュレーションを行った。ゲート電極の厚さは、10乃至90ナノメートルの範囲で5水準に変化させ、従って、圧縮応力膜の厚さは60乃至140ナノメートルの範囲で変化させた。また、圧縮応力膜として、応力が−3GPaであるSiGe膜を想定した。そして、得られたオン電流の値を、比較値、すなわち、ゲート電極上に圧縮応力膜が設けられていない比較例のNMOSを想定して求めたオン電流の値と比較した。図4の縦軸に示す「オン電流の増加率」は、シミュレーション結果の比較値に対する増加率である。このオン電流の増加率は、ゲート電極上に圧縮応力膜が設けられていないNMOSのチャネル領域の応力値を基準とし、xyz方向の応力の差分からピエゾ抵抗係数を用いて算出した。
図4は、横軸にゲート電極の厚さをとり、縦軸にオン電流の増加率をとって、ゲート電極の厚さがNMOSのオン電流に及ぼす影響を例示するグラフ図である。
本実施例においては、前述の第1の実施形態におけるNMOS3(図1参照)を想定してシミュレーションを行い、オン電流の値を求めた。このとき、ゲート電極及び圧縮応力膜の合計の厚さを150ナノメートルとし、ゲート電極の厚さと圧縮応力膜の厚さとの比率を異ならせて、複数回のシミュレーションを行った。ゲート電極の厚さは、10乃至90ナノメートルの範囲で5水準に変化させ、従って、圧縮応力膜の厚さは60乃至140ナノメートルの範囲で変化させた。また、圧縮応力膜として、応力が−3GPaであるSiGe膜を想定した。そして、得られたオン電流の値を、比較値、すなわち、ゲート電極上に圧縮応力膜が設けられていない比較例のNMOSを想定して求めたオン電流の値と比較した。図4の縦軸に示す「オン電流の増加率」は、シミュレーション結果の比較値に対する増加率である。このオン電流の増加率は、ゲート電極上に圧縮応力膜が設けられていないNMOSのチャネル領域の応力値を基準とし、xyz方向の応力の差分からピエゾ抵抗係数を用いて算出した。
図4に示すように、本シミュレーションにおいては、ゲート電極の厚さが薄いほど、すなわち、圧縮応力膜とゲート電極との界面と、ゲート電極とゲート酸化膜との界面との間の距離が短いほど、NMOSのオン電流は大きくなった。これは、ゲート電極の厚さが薄いほど、圧縮応力膜からチャネル領域に力が伝わりやすく、チャネル領域の格子定数を変化させて電子の移動度を向上させる効果が大きいためと考えられる。そして、本シミュレーションにおいては、ゲート電極の厚さが50ナノメートル(nm)以下であれば、オン電流が増加する効果が明確に認められた。従って、ゲート電極の厚さは50ナノメートル以下であることが好ましい。なお、圧縮応力膜の厚さ及び応力の大きさなどの条件を調整すれば、ゲート電極の厚さが50ナノメートル以上であっても、オン電流を増加させる効果が得られる。
以下、上述の第1の実施形態を具現化する具体例について説明する。
先ず、第1の具体例について説明する。
図5(a)は、本具体例に係る半導体装置を例示する平面図であり、(b)は(a)に示すA−A’線による断面図である。
本具体例は、導電性の圧縮応力膜を形成する例である。
先ず、第1の具体例について説明する。
図5(a)は、本具体例に係る半導体装置を例示する平面図であり、(b)は(a)に示すA−A’線による断面図である。
本具体例は、導電性の圧縮応力膜を形成する例である。
図5(a)及び(b)に示すように、本具体例に係る半導体装置11の基本的構造は、前述の第1の実施形態に係る半導体装置1(図1参照)と同様である。すなわち、単結晶シリコンからなるシリコン基板12が設けられており、このシリコン基板12における少なくとも上層部の一部は、導電型がP型の領域となっており、このP型領域の表面にはゲート酸化膜(図示せず)が形成されている。また、ゲート酸化膜上には、導電性のポリシリコンからなり、ストライプ形状のゲート電極14が設けられており、ゲート電極14の両側面上には、例えばシリコン酸化物からなる側壁15が形成されている。
一方、シリコン基板12の上層部におけるゲート電極14の直下域を挟む領域には、N型のソース・ドレイン領域16が形成されており、その間の領域、すなわち、ゲート電極4の直下域は、P型のチャネル領域17となっている。チャネル領域17、ソース・ドレイン領域16、ゲート酸化膜(図示せず)、ゲート電極14及び側壁15により、NMOS13が形成されている。また、ソース・ドレイン領域16の表面には、シリサイド膜20が形成されている。シリサイド膜20は、例えば、NiSiなどのシリサイドによって形成されている。
更に、側壁15間の領域であってゲート電極14の直上域には、圧縮応力膜18が埋め込まれている。圧縮応力膜18は、エピタキシャル成長によって形成された導電性のシリコン化合物(Si−X)からなり、例えば、シリコンゲルマニウム(SiGe)によって形成されている。従って、圧縮応力膜18は導電性である。圧縮応力膜18をSiGeによって形成する場合、Geの濃度は特に限定されず、SiGeの格子定数がSiの格子定数よりも大きくなればよいが、一例では、SiGeにおけるGe濃度は20原子%である。圧縮応力膜18の表面には、NiSiなどのシリサイドからなるシリサイド膜21が形成されている。
更にまた、NMOS13を覆うように、引張応力膜19が設けられている。引張応力膜19は、チャネル領域17の直上域の周囲にも配置されている。引張応力膜19は例えばシリコン窒化物(SiN)によって形成されている。引張応力膜19におけるゲート電極14の直上域に位置する部分には、コンタクトホール22が形成されている。コンタクトホール22の内部には、例えばタングステン(W)などの金属が埋設されており、コンタクト23を構成している。コンタクト23はシリサイド膜21に接続されており、シリサイド膜21及び圧縮応力膜18を介してゲート電極14に接続されている。シリコン基板12の表面に垂直な方向から見て、コンタクト23は、ゲート電極14が延びる方向に沿って1列に相互に離隔して配列されている。また、引張応力膜19におけるソース・ドレイン領域6の直上域に相当する位置にも、コンタクト(図示せず)が形成されており、引張応力膜19を貫通してシリサイド膜20に接続されている。
次に、本具体例に係る半導体装置の製造方法について説明する。
図6(a)及び(b)、図7(a)及び(b)並びに図8(a)及び(b)は、本具体例に係る半導体装置の製造方法を例示する工程断面図である。
図6(a)及び(b)、図7(a)及び(b)並びに図8(a)及び(b)は、本具体例に係る半導体装置の製造方法を例示する工程断面図である。
先ず、図6(a)に示すように、通常の方法により、NMOS13を作製する。すなわち、シリコン基板12上にゲート酸化膜(図示せず)を形成する。そして、ゲート酸化膜上にゲート電極14及び側壁15を形成すると共に、シリコン基板12内にソース・ドレイン領域16を形成し、ソース・ドレイン領域16間の領域をチャネル領域17とする。
次に、全面にシリコン窒化膜26を形成し、このシリコン窒化膜26の表面をCMP(Chemical Mechanical Polishing:化学的機械研磨)によって平坦化することにより、ゲート電極14を露出させる。そして、このシリコン窒化膜26をマスクとして、ゲート電極14に対してRIE(Reactive Ion Etching:反応性イオンエッチング)を施す。これにより、ゲート電極14の上層部が除去され、側壁15間に凹みが形成される。
次に、図6(b)に示すように、通常の方法によりクリーニングを行った後、プラズマCVD法により、ゲート電極14上に、格子定数がシリコンの格子定数よりも大きく、導電性であるシリコン化合物(Si−X)、例えば、SiGeをエピタキシャル成長させる。これにより、側壁15間であってゲート電極14上の部分に、圧縮応力膜18が形成される。その後、シリコン窒化膜26を除去する。
次に、図7(a)に示すように、全面にニッケル(Ni)を堆積させ、熱処理を施すことにより、シリコンの露出部分にNiSiを形成する。これにより、ソース・ドレイン領域16の表面にシリサイド膜20が形成されると共に、圧縮応力膜18の表面にシリサイド膜21が形成される。その後、未反応のニッケルを除去する。
次に、図7(b)に示すように、NH3ガス及びSiH4ガスを原料とするプラズマCVD法により、シリコン窒化物(SiN)を堆積させる。なお、このときのSiNの成長は、エピタキシャル成長ではない。そして、このとき、SiH4ガスの流量に対するNH3ガスの流量の比(以下、「(NH3/SiH4)流量比」という)を相対的に小さくして、SiN膜中の水素含有量を所定の閾値よりも少なくすることにより、SiN膜の格子定数がシリコンの格子定数よりも小さくなり、膜内に引張応力が生じる。これにより、NMOS13を覆うように、SiNからなる引張応力膜19を形成する。
次に、図8(a)に示すように、例えばシリコン酸化膜(図示せず)によって引張応力膜19を埋め込み、フォトリソグラフィ法により、このシリコン酸化膜を介して、引張応力膜19におけるシリサイド膜21の直上域に相当する位置にコンタクトホール22を形成する。同様に、シリサイド膜20の直上域に相当する位置にも、コンタクトホール(図示せず)を形成する。
次に、図8(b)に示すように、コンタクトホール22内にタングステンなどの金属を埋め込み、シリサイド21に接続されたコンタクト23を形成する。同様に、シリサイド膜20に接続されたコンタクト(図示せず)も形成する。これにより、図5(a)及び(b)に示す半導体装置11が製造される。
次に、本具体例の動作及び効果について説明する。
前述の第1の実施形態において説明した原理により、本具体例に係る半導体装置11においても、圧縮応力膜18の作用と引張応力膜19の作用とを重畳させることにより、NMOS13の電流駆動能力を向上させることができる。例えば、Ge濃度が20原子%であるSiGeによって圧縮応力膜18を形成した場合、圧縮応力膜を設けていないNMOSと比較して、オン電流を数%程度向上させることができる。
前述の第1の実施形態において説明した原理により、本具体例に係る半導体装置11においても、圧縮応力膜18の作用と引張応力膜19の作用とを重畳させることにより、NMOS13の電流駆動能力を向上させることができる。例えば、Ge濃度が20原子%であるSiGeによって圧縮応力膜18を形成した場合、圧縮応力膜を設けていないNMOSと比較して、オン電流を数%程度向上させることができる。
また、本具体例においては、圧縮応力膜18を導電性のSiGeによって形成しており、圧縮応力膜18の表面にシリサイド膜21を形成しているため、ゲート電極14を圧縮応力膜18及びシリサイド膜21を介してコンタクト23に接続することができる。本具体例における上記以外の動作及び効果は、前述の第1の実施形態と同様である。
次に、第1の実施形態の第2の具体例について説明する。
図9(a)は、本具体例に係る半導体装置を例示する平面図であり、(b)は(a)に示すB−B’線による断面図である。
図9(a)及び(b)に示すように、本具体例に係る半導体装置31においては、前述の第1の具体例に係る半導体装置11と比較して、圧縮応力膜18aが絶縁性のシリコン窒化物(SiN)によって形成されており、コンタクト23が引張応力膜19及び圧縮応力膜18aを貫いて、ゲート電極14に到達している。また、シリサイド膜21は圧縮応力膜18aの表面ではなく、ゲート電極14の表面におけるコンタクト23の直下域に相当する領域、すなわち、コンタクトホール22の底面に形成されている。これにより、コンタクト23は、圧縮応力膜18aを介さずにゲート電極14に接続されている。本具体例に係る上記以外の構成は、前述の第1の具体例と同様である。
図9(a)は、本具体例に係る半導体装置を例示する平面図であり、(b)は(a)に示すB−B’線による断面図である。
図9(a)及び(b)に示すように、本具体例に係る半導体装置31においては、前述の第1の具体例に係る半導体装置11と比較して、圧縮応力膜18aが絶縁性のシリコン窒化物(SiN)によって形成されており、コンタクト23が引張応力膜19及び圧縮応力膜18aを貫いて、ゲート電極14に到達している。また、シリサイド膜21は圧縮応力膜18aの表面ではなく、ゲート電極14の表面におけるコンタクト23の直下域に相当する領域、すなわち、コンタクトホール22の底面に形成されている。これにより、コンタクト23は、圧縮応力膜18aを介さずにゲート電極14に接続されている。本具体例に係る上記以外の構成は、前述の第1の具体例と同様である。
次に、本具体例に係る半導体装置の製造方法について説明する。
図10(a)及び(b)、図11(a)及び(b)並びに図12(a)及び(b)は、本具体例に係る半導体装置の製造方法を例示する工程断面図である。
図10(a)及び(b)、図11(a)及び(b)並びに図12(a)及び(b)は、本具体例に係る半導体装置の製造方法を例示する工程断面図である。
先ず、図10(a)に示すように、通常の方法により、シリコン基板12上にゲート酸化膜(図示せず)、ゲート電極14及び側壁15を形成し、シリコン基板12内にソース・ドレイン領域16及びチャネル領域17を形成する。これにより、NMOS13を作製する。次に、全面にシリコン窒化膜26を形成し、その表面をCMPによって平坦化して、ゲート電極14を露出させる。次に、シリコン窒化膜26をマスクとして、ゲート電極14をエッチングして、上層部を除去する。
次に、図10(b)に示すように、NH3ガス及びSiH4ガスを原料とするプラズマCVD法により、ゲート電極14上にシリコン窒化物(SiN)を堆積させる。これにより、側壁15間であってゲート電極14上の部分に、圧縮応力膜18aを形成する。なお、このときのSiNの成長は、エピタキシャル成長ではない。そして、このとき、NH3/SiH4流量比を相対的に大きくして、SiN膜中の水素含有量を所定の閾値よりも多くすることにより、SiN膜の格子定数がシリコンの格子定数よりも大きくなり、膜内に圧縮応力が生じる。これにより、SiNからなる圧縮応力膜18aが形成される。その後、シリコン窒化膜26を除去する。
次に、図11(a)に示すように、フォトリソグラフィ法により、圧縮応力膜18aにゲート電極14まで到達するコンタクトホール32を形成する。次に、図11(b)に示すように、全面にニッケル(Ni)を堆積させ、熱処理を施すことにより、シリコンの露出部分にNiSiを形成する。これにより、ソース・ドレイン領域16の表面にシリサイド膜20が形成されると共に、ゲート電極14の表面、すなわち、コンタクトホール32の底面に、シリサイド膜21が形成される。その後、未反応のニッケルを除去する。
次に、図12(a)に示すように、プラズマCVD法により、シリコン窒化物(SiN)を堆積させる。これにより、NMOS13を覆うように、引張応力膜19を形成する。引張応力膜19の成膜方法は、前述の第1の具体例と同様である。すなわち、NH3ガス及びSiH4ガスを原料とするプラズマCVDにおいて、(NH3/SiH4)流量比を相対的に小さくして、SiN膜中の水素含有量を所定の閾値よりも少なくすることにより、SiN膜の格子定数をシリコンの格子定数よりも小さくして、膜内に引張応力を発生させる。
このように、プラズマCVD法によりSiN膜を成膜する際に、(NH3/SiH4)流量比を調整することにより、膜内の応力の方向及び大きさを制御することができる。すなわち、(NH3/SiH4)流量比を小さくして膜中の水素含有量を少なくすれば、SiNの格子定数がSiの格子定数よりも小さくなり、引張応力が発生する。一方、(NH3/SiH4)比を大きくして膜中の水素含有量を多くすれば、SiNの格子定数がSiの格子定数よりも大きくなり、圧縮応力が発生する。
次に、図12(b)に示すように、引張応力膜19におけるコンタクトホール32の直上域に、コンタクトホール22を形成する。同様に、引張応力膜19におけるシリサイド膜20の直上域に相当する位置にも、コンタクトホール(図示せず)を形成する。
次に、図9(a)及び(b)に示すように、コンタクトホール22及び32内にタングステンなどの金属を埋め込み、シリサイド21に接続されたコンタクト23を形成する。同様にして、シリサイド膜20に接続されたコンタクト(図示せず)も形成する。これにより、本具体例に係る半導体装置31が製造される。
本具体例においては、圧縮応力膜18aを絶縁性のSiNによって形成しているが、ゲート電極14の表面にシリサイド膜21を形成し、コンタクト23に引張応力膜19及び圧縮応力膜18aを貫通させているため、コンタクト23をゲート電極14に接続することができる。本具体例における上記以外の動作及び効果は、前述の第1の具体例と同様である。
次に、第1の実施形態の第3の具体例について説明する。
図13は、本具体例に係る半導体装置を例示する断面図である。
図13に示すように、本具体例に係る半導体装置41においては、ゲート電極14の厚さが、圧縮応力膜18の厚さよりも薄くなっている。ゲート電極14の厚さは、50ナノメートル(nm)以下である。本具体例における上記以外の構成及び製造方法は、前述の第1の具体例と同様である。
図13は、本具体例に係る半導体装置を例示する断面図である。
図13に示すように、本具体例に係る半導体装置41においては、ゲート電極14の厚さが、圧縮応力膜18の厚さよりも薄くなっている。ゲート電極14の厚さは、50ナノメートル(nm)以下である。本具体例における上記以外の構成及び製造方法は、前述の第1の具体例と同様である。
本具体例によれば、圧縮応力膜18が相対的に厚く形成されているため、圧縮応力膜18がゲート電極14に印加する力が大きい。また、ゲート電極14が相対的に薄く形成されているため、圧縮応力膜18から印加された力をチャネル領域17に伝達する効率が高い。この結果、チャネル領域17をより大きく歪ませ、NMOS13の電流駆動能力をより一層向上させることができる。本具体例における上記以外の動作及び効果は、前述の第1の具体例と同様である。
次に、第1の実施形態の第4の具体例について説明する。
図14は、本具体例に係る半導体装置を例示する断面図である。
図14に示すように、本具体例は、前述の第2の具体例と第3の具体例とを組み合わせた例である。すなわち、本具体例に係る半導体装置51においては、前述の第3の具体例と同様に、ゲート電極14の厚さが圧縮応力膜18aの厚さよりも薄く、且つ、前述の第2の具体例と同様に、圧縮応力膜18aが絶縁性の材料、例えば、シリコン窒化物(SiN)により形成されており、コンタクト23が圧縮応力膜18aを貫通してゲート電極14に接続されている。本具体例における上記以外の構成及び製造方法は、前述の第2の具体例と同様である。また、本具体例における上記以外の動作及び効果は、前述の第2又は第3の具体例と同様である。
図14は、本具体例に係る半導体装置を例示する断面図である。
図14に示すように、本具体例は、前述の第2の具体例と第3の具体例とを組み合わせた例である。すなわち、本具体例に係る半導体装置51においては、前述の第3の具体例と同様に、ゲート電極14の厚さが圧縮応力膜18aの厚さよりも薄く、且つ、前述の第2の具体例と同様に、圧縮応力膜18aが絶縁性の材料、例えば、シリコン窒化物(SiN)により形成されており、コンタクト23が圧縮応力膜18aを貫通してゲート電極14に接続されている。本具体例における上記以外の構成及び製造方法は、前述の第2の具体例と同様である。また、本具体例における上記以外の動作及び効果は、前述の第2又は第3の具体例と同様である。
次に、第1の実施形態の第5の具体例について説明する。
図15は、本具体例に係る半導体装置を例示する断面図である。
図15に示すように、本具体例に係る半導体装置61においては、前述の第1の具体例に係る半導体装置(図5参照)と比較して、ポリシリコンからなるゲート電極14(図5(b)参照)が設けられておらず、導電性の圧縮応力膜18がゲート電極として機能している。すなわち、チャネル領域17と圧縮応力膜18との間には、ゲート酸化膜(図示せず)のみが介在している。そして、圧縮応力膜18の表面にはシリサイド膜21が形成されており、このシリサイド膜21に、引張応力膜19内に埋設されたコンタクト23が接続されている。このような半導体装置は、例えば、前述の第1の具体例におけるゲート電極14に対してRIEを施す工程(図6(a)参照)において、ゲート電極14をRIEによって完全に除去することにより、製造することができる。本具体例における上記以外の構成及び製造方法は、前述の第1の具体例と同様である。
図15は、本具体例に係る半導体装置を例示する断面図である。
図15に示すように、本具体例に係る半導体装置61においては、前述の第1の具体例に係る半導体装置(図5参照)と比較して、ポリシリコンからなるゲート電極14(図5(b)参照)が設けられておらず、導電性の圧縮応力膜18がゲート電極として機能している。すなわち、チャネル領域17と圧縮応力膜18との間には、ゲート酸化膜(図示せず)のみが介在している。そして、圧縮応力膜18の表面にはシリサイド膜21が形成されており、このシリサイド膜21に、引張応力膜19内に埋設されたコンタクト23が接続されている。このような半導体装置は、例えば、前述の第1の具体例におけるゲート電極14に対してRIEを施す工程(図6(a)参照)において、ゲート電極14をRIEによって完全に除去することにより、製造することができる。本具体例における上記以外の構成及び製造方法は、前述の第1の具体例と同様である。
本具体例によれば、圧縮応力膜18を厚く形成することができるため、チャネル領域17に与える力を大きくすることができる。また、ゲート電極14(図5(b)参照)を介さずに、圧縮応力膜18がチャネル領域17に対して直接的に力を印加するため、圧縮応力膜18の圧縮応力がチャネル領域17に極めて効率的に伝わり、NMOS13の電流駆動能力をより一層向上させることができる。本具体例における上記以外の動作及び効果は、前述の第1の具体例と同様である。
次に、本発明の第2の実施形態について説明する。
図16は、本実施形態に係る半導体装置を例示する模式的断面図である。
なお、図16においては、図3と同様に、半導体装置の各部に印加される力の方向も示している。
図16は、本実施形態に係る半導体装置を例示する模式的断面図である。
なお、図16においては、図3と同様に、半導体装置の各部に印加される力の方向も示している。
図16に示すように、本実施形態に係る半導体装置81においては、単結晶シリコンからなるシリコン基板2の表面に、P型MOSFET(PMOS)83が形成されている。PMOS83の構成は、各部の導電型が逆であること以外、前述の第1の実施形態におけるNMOS3(図1参照)と同様である。
そして、ゲート電極4の直上域であって側壁5の間には、引張応力膜89が埋め込まれている。すなわち、引張応力膜89はチャネル領域7の直上域に設けられている。引張応力膜89は、前述の第1の実施形態における引張応力膜9と同様に、それ自体は収縮しようとしているが周囲によって拘束されており、周囲を引張り、その反力によって内部に引張応力が発生している膜である。引張応力膜89は、例えば、シリコン炭化物(SiC)によって形成されている。又は、プラズマCVD法によって堆積され、格子定数がシリコンの格子定数よりも小さいSiNによって形成されていてもよい。
また、PMOS83を覆うように、圧縮応力膜88が設けられている。すなわち、圧縮応力膜88は、チャネル領域7の直上域の周囲にも設けられている。圧縮応力膜88は、前述の第1の実施形態における圧縮応力膜8と同様に、それ自体は膨張しようとしているが周囲によって拘束されており、周囲を押圧し、その反力によって内部に圧縮応力が発生している膜である。圧縮応力膜88は、例えば、プラズマCVD法によって堆積され、格子定数がシリコンの格子定数よりも大きいSiGe膜である。
次に、本実施形態に係る半導体装置81の動作及び効果について説明する。
図16に示すように、本実施形態に係る半導体装置81においては、各部に働く力の方向が、前述の第1の実施形態に対して逆になっている。すなわち、チャネル領域7の直上域の周囲に配置された圧縮応力膜88が、ソース・ドレイン領域6に対して相互に近接する方向に力を印加し、これにより、チャネル領域7を、両側、すなわち、ソース・ドレイン領域6側から圧縮する。また、圧縮応力膜88は、ゲート電極4を上方、すなわち、シリコン基板2から離隔する方向に引っ張る。一方、チャネル領域7の直上域に配置された引張応力膜89が、ゲート電極4に対して両側から圧縮されるような力を印加し、この力がゲート電極4を介してシリコン基板2に伝達され、これにより、チャネル領域7をソース・ドレイン領域6が配列されている方向に沿って圧縮する。
図16に示すように、本実施形態に係る半導体装置81においては、各部に働く力の方向が、前述の第1の実施形態に対して逆になっている。すなわち、チャネル領域7の直上域の周囲に配置された圧縮応力膜88が、ソース・ドレイン領域6に対して相互に近接する方向に力を印加し、これにより、チャネル領域7を、両側、すなわち、ソース・ドレイン領域6側から圧縮する。また、圧縮応力膜88は、ゲート電極4を上方、すなわち、シリコン基板2から離隔する方向に引っ張る。一方、チャネル領域7の直上域に配置された引張応力膜89が、ゲート電極4に対して両側から圧縮されるような力を印加し、この力がゲート電極4を介してシリコン基板2に伝達され、これにより、チャネル領域7をソース・ドレイン領域6が配列されている方向に沿って圧縮する。
そして、上述の圧縮応力膜88によりチャネル領域7に印加される力と、引張応力膜89によりチャネル領域7に印加される力とが重畳されることにより、チャネル領域7は電流が流れる方向に大きく歪み、この方向における格子定数が減少する。この結果、チャネル領域7における正孔の移動度が向上し、PMOS83の電流駆動能力が増大する。
次に、本実施形態の効果について説明する。
上述の如く、本実施形態においては、PMOS83に対して圧縮応力膜88の作用及び引張応力膜89の作用を重畳させることにより、電流駆動能力が高いPMOSを得ることができる。
本実施形態におけるPMOS83について、前述の第1の実施形態の実施例と同様なシミュレーションを行った結果、ゲート電極上に引張応力膜を設けた場合には、図4に示す結果と同様な結果が得られた。
本実施形態に係る半導体装置についても、前述の第1の実施形態の第1乃至第5の具体例と同様な態様により、具現化することができる。
上述の如く、本実施形態においては、PMOS83に対して圧縮応力膜88の作用及び引張応力膜89の作用を重畳させることにより、電流駆動能力が高いPMOSを得ることができる。
本実施形態におけるPMOS83について、前述の第1の実施形態の実施例と同様なシミュレーションを行った結果、ゲート電極上に引張応力膜を設けた場合には、図4に示す結果と同様な結果が得られた。
本実施形態に係る半導体装置についても、前述の第1の実施形態の第1乃至第5の具体例と同様な態様により、具現化することができる。
次に、本発明の第3の実施形態について説明する。
図17は、本実施形態に係る半導体装置を例示する模式的断面図である。
なお、図17においては、図3と同様に、半導体装置の各部に印加される力の方向も示している。
図17は、本実施形態に係る半導体装置を例示する模式的断面図である。
なお、図17においては、図3と同様に、半導体装置の各部に印加される力の方向も示している。
図17に示すように、本実施形態に係る半導体装置91においては、単結晶シリコンからなるシリコン基板2の表面に、素子分離膜94が選択的に形成されており、この素子分離膜94により、複数の領域が相互に絶縁されて区画されている。このように区画された領域の1つがNMOS形成領域となっており、他の1つがPMOS形成領域となっている。
NMOS形成領域にはPウェル95が形成されており、このPウェル95の表面に、NMOS92が形成されている。NMOS92の構成は、前述の第1の実施形態におけるNMOS3と同様である。そして、NMOS92のチャネル領域の直上域には圧縮応力膜8が設けられており、NMOS92を覆うように引張応力膜9が設けられている。
一方、PMOS形成領域にはNウェル96が形成されており、このNウェル96の表面に、PMOS93が形成されている。PMOS93の構成は、前述の第2の実施形態に係るPMOS83と同様である。そして、PMOS93のチャネル領域の直上域には引張応力膜89が設けられており、PMOS93を覆うように圧縮応力膜88が設けられている。
本実施形態によれば、前述の第1の実施形態と同様な動作によりNMOS92における電子の移動度を向上させると共に、前述の第2の実施形態と同様な動作によりPMOS93における正孔の移動度を向上させることにより、NMOS92及びPMOS93の双方の電流駆動能力を向上させることができる。
本実施形態に係る半導体装置についても、前述の第1の実施形態の第1乃至第5の具体例と同様な態様により、具現化することができる。
本実施形態に係る半導体装置についても、前述の第1の実施形態の第1乃至第5の具体例と同様な態様により、具現化することができる。
以上、実施形態及びその具体例を参照して本発明の特徴を説明したが、本発明はこれらの実施形態及び具体例には限定されない。例えば、上述のいずれかの実施形態又は具体例に対して、当業者が適宜設計変更を加えたもの、工程の変更を加えたもの、構成要素若しくは工程の追加又は削除を行ったものも、本発明の特徴を備えている限り、本発明の範囲に含まれる。
1、11、31、41、51、61、81、91 半導体装置、2、12 シリコン基板、3、13、92 NMOS、4、14 ゲート電極、5、15 側壁、6、16 ソース・ドレイン領域、7、17 チャネル領域、8、18、18a、88 圧縮応力膜、9、19、89 引張応力膜、20、21 シリサイド膜、22、32 コンタクトホール、23 コンタクト、26シリコン窒化膜、83、93 PMOS、94 素子分離膜、95 Pウェル、96 Nウェル、T 点
Claims (5)
- 半導体基板と、
前記半導体基板の表面に形成されたN型MOSFETと、
前記半導体基板上における少なくとも前記N型MOSFETのチャネル領域の直上域の周囲に設けられ、内部に引張応力を有する引張応力膜と、
前記チャネル領域の直上域に設けられ、内部に圧縮応力を有する圧縮応力膜と、
を備えたことを特徴とする半導体装置。 - 前記N型MOSFETのゲート電極はシリコンからなり、
前記圧縮応力膜は、前記ゲート電極上にエピタキシャル成長によって形成され、格子定数がシリコンの格子定数よりも大きいシリコン化合物からなることを特徴とする請求項1記載の半導体装置。 - 前記圧縮応力膜は、前記ゲート電極上に形成され、格子定数がシリコンの格子定数よりも大きいシリコン窒化物からなり、
前記圧縮応力膜を貫通して前記ゲート電極に接続されたコンタクトをさらに備えたことを特徴とする請求項1記載の半導体装置。 - 半導体基板と、
前記半導体基板の表面に形成されたP型MOSFETと、
前記半導体基板上における少なくとも前記P型MOSFETのチャネル領域の直上域の周囲に設けられ、内部に圧縮応力を有する圧縮応力膜と、
前記チャネル領域の直上域に設けられ、内部に引張応力を有する引張応力膜と、
を備えたことを特徴とする半導体装置。 - 前記ゲート電極の厚さは50ナノメートル以下であることを特徴とする請求項1〜4のいずれか1つに記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007269035A JP2009099724A (ja) | 2007-10-16 | 2007-10-16 | 半導体装置 |
US12/252,134 US20090101945A1 (en) | 2007-10-16 | 2008-10-15 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007269035A JP2009099724A (ja) | 2007-10-16 | 2007-10-16 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009099724A true JP2009099724A (ja) | 2009-05-07 |
Family
ID=40562580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007269035A Abandoned JP2009099724A (ja) | 2007-10-16 | 2007-10-16 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090101945A1 (ja) |
JP (1) | JP2009099724A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012038979A (ja) * | 2010-08-09 | 2012-02-23 | Sony Corp | 半導体装置及びその製造方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100809335B1 (ko) * | 2006-09-28 | 2008-03-05 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
US20080116521A1 (en) * | 2006-11-16 | 2008-05-22 | Samsung Electronics Co., Ltd | CMOS Integrated Circuits that Utilize Insulating Layers with High Stress Characteristics to Improve NMOS and PMOS Transistor Carrier Mobilities and Methods of Forming Same |
US7534678B2 (en) * | 2007-03-27 | 2009-05-19 | Samsung Electronics Co., Ltd. | Methods of forming CMOS integrated circuit devices having stressed NMOS and PMOS channel regions therein and circuits formed thereby |
US7902082B2 (en) * | 2007-09-20 | 2011-03-08 | Samsung Electronics Co., Ltd. | Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers |
US7923365B2 (en) * | 2007-10-17 | 2011-04-12 | Samsung Electronics Co., Ltd. | Methods of forming field effect transistors having stress-inducing sidewall insulating spacers thereon |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4173672B2 (ja) * | 2002-03-19 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
US7504693B2 (en) * | 2004-04-23 | 2009-03-17 | International Business Machines Corporation | Dislocation free stressed channels in bulk silicon and SOI CMOS devices by gate stress engineering |
DE102006019921B4 (de) * | 2006-04-28 | 2010-10-28 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung des Transistors mit eingebetteter Schicht mit Zugverformung mit geringem Abstand zu der Gateelektrode |
DE102006030264B4 (de) * | 2006-06-30 | 2008-08-28 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung von Transistoren mit einem Kanal mit biaxialer Verformung, die durch Silizium/Germanium in der Gateelektrode hervorgerufen wird |
-
2007
- 2007-10-16 JP JP2007269035A patent/JP2009099724A/ja not_active Abandoned
-
2008
- 2008-10-15 US US12/252,134 patent/US20090101945A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012038979A (ja) * | 2010-08-09 | 2012-02-23 | Sony Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090101945A1 (en) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110957275B (zh) | 集成电路及其制造方法 | |
CN108122772B (zh) | 制造半导体器件的方法和半导体器件 | |
KR101622048B1 (ko) | 누설이 감소된 cmos 디바이스 및 그 형성 방법 | |
US8237226B2 (en) | Semiconductor device and method of fabricating the same | |
US8101485B2 (en) | Replacement gates to enhance transistor strain | |
TWI440097B (zh) | 應力增強之mos電晶體及其製造方法 | |
JP4369379B2 (ja) | 半導体装置 | |
KR101639771B1 (ko) | 패싯 형상의 실리사이드 콘택들을 갖는 반도체 디바이스, 및 관련 제조 방법 | |
TWI333243B (en) | A tensile strained nmos transistor using group iii-n source/drain regions | |
JP2006253317A (ja) | 半導体集積回路装置およびpチャネルMOSトランジスタ | |
JP7074393B2 (ja) | 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造 | |
JP5359863B2 (ja) | 半導体装置及びその製造方法 | |
KR102435159B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
US8012839B2 (en) | Method for fabricating a semiconductor device having an epitaxial channel and transistor having same | |
US7923346B2 (en) | Field effect transistor structure with an insulating layer at the junction | |
JP2009099702A (ja) | 半導体装置及びその製造方法 | |
US20140191335A1 (en) | Semiconductor device and method of manufacturing the same | |
TWI764546B (zh) | 半導體裝置與其製造方法 | |
JP2009026855A (ja) | 半導体装置及びその製造方法 | |
KR20060108663A (ko) | CMOS 디바이스를 위한 변형된 Si를 형성하는 방법 및구조 | |
JP2009099724A (ja) | 半導体装置 | |
JP5561012B2 (ja) | 半導体装置及びその製造方法 | |
JP2011066362A (ja) | 半導体装置 | |
JP5166789B2 (ja) | 半導体装置 | |
JP5168140B2 (ja) | 応力印加半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20120625 |