JP2009094095A - マルチチップモジュール - Google Patents

マルチチップモジュール Download PDF

Info

Publication number
JP2009094095A
JP2009094095A JP2007260116A JP2007260116A JP2009094095A JP 2009094095 A JP2009094095 A JP 2009094095A JP 2007260116 A JP2007260116 A JP 2007260116A JP 2007260116 A JP2007260116 A JP 2007260116A JP 2009094095 A JP2009094095 A JP 2009094095A
Authority
JP
Japan
Prior art keywords
substrate
electronic component
conductor
module
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007260116A
Other languages
English (en)
Inventor
Yoshitsugu Sakurai
祥嗣 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007260116A priority Critical patent/JP2009094095A/ja
Priority to US12/233,346 priority patent/US20090091894A1/en
Priority to CNA2008101688916A priority patent/CN101404277A/zh
Publication of JP2009094095A publication Critical patent/JP2009094095A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】小型化できるとともにシールド性を向上できるマルチチップモジュールを提供する。
【解決手段】電子部品３が搭載されたモジュール基板２と、モジュール基板２上に設けられたランド１２に電気的に接続される導電体８と、電子部品３及び導電体８を覆うモールド樹脂６と、モールド樹脂６及びモールド樹脂６から露出した導電体８上に連続して形成される導電膜７とを備えた。
【選択図】図２

Description

本発明は、電子部品の電磁波をシールドできるマルチチップモジュールに関する。
モジュール基板上に複数の電子部品を搭載してシールド処理が施されたマルチチップモジュールは特許文献１、２に開示されている。図３は特許文献１に記載のマルチチップモジュールの概略を示す側面断面図である。マルチチップモジュール２０はモジュール基板２上に複数の電子部品３が搭載されている。電子部品３は半導体チップ等から成り、電子回路を形成する。
モジュール基板２上には電子部品３を覆う金属製のシールドケース４が半田５により取り付けられる。シールドケース４によって電子部品３から発生する電磁波をシールドすることができる。
このマルチチップモジュール２０によると、モジュール基板２上にはシールドケース４を半田接続するためのランド（不図示）が設けられる。このランドはシールドケース４の取付け強度を確保するために広い面積を必要とする。また、電子部品３とシールドケース４との接触を回避するために両者間に大きなクリアランスを設ける必要がある。このため、マルチチップモジュール１が大型になる。
図４は特許文献２に記載のマルチチップモジュールの概略を示す側面断面図である。マルチチップモジュール２１はモジュール基板２上の電子部品３がモールド樹脂６によりモールドされる。モールド樹脂６上には金属等から成る導電膜７が形成される。導電膜７によって電子部品３から発生する電磁波をシールドすることができる。
このマルチチップモジュール２１によると、シールドケース４（図３参照）を取り付けるランドが不要となる。また、モールド樹脂６は真空印刷等によって厚みを高精度に形成できるため、電子部品３と導電膜７とのクリアランスを小さくすることができる。これにより、マルチチップモジュール２１の小型化を図ることができる。
特許第３９４１６３４号公報（第３頁−第６頁、第２図） 特開２００２−３４３９２３号公報（第８頁−第１５頁、第１図）
しかしながら、上記特許文献２に開示されたマルチチップモジュール２１によると、導電膜７はグランド電位に接続されていないため電位が安定しない。このため、充分なシールド性を得ることができない問題があった。
本発明は、小型化できるとともにシールド性を向上できるマルチチップモジュールを提供することを目的とする。
上記目的を達成するために本発明は、電子部品が搭載されたモジュール基板と、前記モジュール基板上に設けられたランドに電気的に接続される導電体と、前記電子部品及び前記導電体を覆うモールド樹脂と、前記モールド樹脂及び前記モールド樹脂から露出した前記導電体上に連続して形成される導電膜とを備えたことを特徴としている。
この構成によると、モジュール基板には電子部品が実装され、導電パターンから成るランドが設けられる。ランドには導電体が半田接続等によって電気的に接続される。電子部品及び導電体は樹脂モールドによりモールドされる。この時、導電体は樹脂モールドから表面が露出してモールドされる。モールド樹脂の表面及びモールド樹脂から露出した導電体上にはメッキ等によって導電膜が連続して形成される。これにより、モールド樹脂上の導電膜とランドとが導通し、電子部品から発生する電磁波は導電膜によってシールドされる。
また本発明は、上記構成のマルチチップモジュールにおいて、前記導電体の高さを前記電子部品よりも高くしたことを特徴としている。
また本発明は、上記構成のマルチチップモジュールにおいて、前記モジュール基板上に形成して前記電子部品に接続される配線パターンを備え、前記ランドを前記配線パターンに対して独立して設けたことを特徴としている。この構成によると、電子部品はランドから独立した配線パターンを介してマザー基板等に接続され、信号等のやり取りが行われる。
また本発明は、上記構成のマルチチップモジュールにおいて、前記導電体を前記電子部品の周囲に複数設けたことを特徴としている。この構成によると、電子部品を囲む複数の導電体が電子部品から発生する電磁波をシールドする。
また本発明は、上記構成のマルチチップモジュールにおいて、前記導電体が半田ボールから成ることを特徴としている。
また本発明は、上記構成のマルチチップモジュールにおいて、前記モジュール基板が多層配線基板から成ることを特徴としている。
また本発明は、上記構成のマルチチップモジュールにおいて、前記モジュール基板がセラミック基板から成ることを特徴としている。
また本発明は、上記構成のマルチチップモジュールにおいて、前記モジュール基板が樹脂基板から成ることを特徴としている。
また本発明は、上記構成のマルチチップモジュールにおいて、前記電子部品が、半導体チップ、抵抗、インダクタ、コンデンサ、水晶発振子、フィルタのいずれか、若しくはこれらの組合せであることを特徴としている。
本発明によると、電子部品を覆うモールド樹脂上の導電膜がランドに導通する導電体上に連続して形成されるので、ランドをグランド電位に接続することにより導電膜をグランド電位に維持できる。従って、導電膜の電位が安定してマルチチップモジュールのシールド性を向上することができる。
また、モールド樹脂の厚みを精度良く形成できるため電子部品と導電膜とのクリアランスを小さくできる。加えて、ランドに接続される導電体がモールド樹脂により保持されるため、ランドの面積が狭くてもよい。このため、マルチチップモジュールの小型化を図ることができる。
また本発明によると、導電体の高さを電子部品よりも高くしたので、導電体をモールド樹脂から容易に露出させて導電膜と導通させることができる。
また本発明によると、電子部品に接続される配線パターンに対してランドを独立して設けたので、導電膜と配線パターンとの絶縁性を確保して安定したシールド性を得ることができる。
また本発明によると、導電体を電子部品の周囲に複数設けたので、シールド性をより向上することができる。
また本発明によると、導電体が半田ボールから成るので、導電体をランドに容易に接続することができるとともに、マルチチップモジュールのコストを削減することができる。。
また本発明によると、モジュール基板が多層配線基板から成るので、小さい面積に複雑で高密度な配線を形成することができる。従って、マルチチップモジュールのより小型化を図ることができる。
また本発明によると、モジュール基板が熱膨張率が低く熱放散性及び電気絶縁性に優れたセラミック基板から成るので、放熱性がよく信頼性の高いマルチチップモジュールを得ることができる。
また本発明によると、モジュール基板が樹脂基板から成るので、高密度配線が可能となり、マルチチップモジュールのより小型化を図ることができる。
また本発明によると、電子部品が、半導体チップ、抵抗、インダクタ、コンデンサ、水晶発振子、フィルタのいずれか、若しくはこれらの組合せであるので、薄型の電子部品を用いることができる。従って、マルチチップモジュールをより薄くできる。
以下に本発明の実施形態を図面を参照して説明する。図１、図２は一実施形態のマルチチップモジュールを示す平面図及び側面断面図である。説明の便宜上、前述の図３、図４に示す従来例と同様の部分には同一の符号を付している。マルチチップモジュール１はモジュール基板２上に複数の電子部品３が搭載されている。
モジュール基板２はセラミック基板や樹脂基板から成る。セラミック基板は熱膨張率が低く熱放散性及び電気絶縁性に優れる。このため、モジュール基板２をセラミック基板により形成すると放熱性のよいマルチチップモジュール１を得ることができる。また、電子部品３の熱による伸縮や絶縁破壊が低減され、信頼性の高いマルチチップモジュール１を得ることができる。
また、モジュール基板２を樹脂基板により形成すると高密度配線が可能となる。これにより、フリップチップ実装を行うことができ、マルチチップモジュール１の小型化を図ることができる。また、モジュール基板２を多層配線基板により形成するとより望ましい。これにより、小さい面積に複雑でより高密度な配線を形成することができる。従って、マルチチップモジュール１のより小型化を図ることができる。
電子部品３は半導体チップ、抵抗、インダクタ、コンデンサ、水晶発振子、フィルタのいずれか、若しくはこれらの組合わせから成り、電子回路を形成する。これらの電子部品３は薄型に形成されるため、薄型の電子部品３を用いてマルチチップモジュール１をより薄くできる。
モジュール基板２には配線パターン９、１０が形成される。配線パターン９、１０はコネクタ（不図示）等を介してマザー基板等に接続されるコネクタ部１１をモジュール基板２の端部に有している。各電子部品３は配線パターン１０に接続される。配線パターン１０はコネクタ部１１を介してマザー基板等に接続され、各電子部品３の電源や信号のやり取りが行われる。
配線パターン１０と独立に設けられる配線パターン９には複数のランド１２が設けられる。配線パターン９はコネクタ（不図示）等を介してマザー基板等のグランド電位に接続されるようになっている。
ランド１２上には金属等から成る導電体８が半田等によって電気的に接続される。導電体８を半田ボールにすると、容易に半田接続できるとともに汎用性が高く安価であるためマルチチップモジュール１のコストを削減できる。電子部品３及び導電体８はモールド樹脂６により真空印刷法等によってモールドされる。導電体８は各電子部品３よりも高く設けられ、モールド樹脂６は導電体８の上面が露出するように形成される。
モールド樹脂６上及びモールド樹脂６から露出した導電膜７上には金属等から成る導電膜７がメッキや蒸着等によって連続して形成される。これにより、モールド樹脂６上の導電膜７は導電体８を介してランド１２と導通する。
上記構成のマルチチップモジュール１において、配線パターン９はマザー基板等のグランド電位に接続され、ランド１２、導電体８及び導電膜７がグランド電位に維持される。これにより、グランド電位の導電膜７によって電子部品３から発生する電磁波をシールドすることができる。
本実施形態によると、電子部品３を覆うモールド樹脂６上の導電膜７がランド１２に導通する導電体８上に連続して形成されるので、ランド１２をグランド電位に接続することにより導電膜７をグランド電位に維持できる。従って、導電膜７の電位が安定してマルチチップモジュール１のシールド性を向上することができる。
また、モールド樹脂６の厚みを真空印刷法等によって精度良く形成できるため、電子部品３と導電膜７とのクリアランスを小さくできる。加えて、ランド１２に接続される導電体８がモールド樹脂８により保持されるため、ランド１２の面積を狭くしてもよい。このため、マルチチップモジュール１の小型化を図ることができる。
尚、導電体８はモールド樹脂６から上面が露出していれば電子部品３よりも低くてもよい。しかし、本実施形態のように導電体８の高さを電子部品３よりも高くすると、導電体８をモールド樹脂６から容易に露出させて導電膜７と導通させることができる。
また、電子部品３に接続される配線パターン１０に対してランド１２及び配線パターン９を独立して設けたので、導電膜７と配線パターン１０との絶縁性を確保して安定したシールド性を得ることができる。
本実施形態において、複数の導電体８を接続する各ランド１２の少なくとも一がマザー基板等のグランド電位に接続されていれば導電膜７を介して各導電体８を同電位に維持することができる。尚、大きな電磁波を発生する電子部品３が搭載される場合は、この電子部品３の周囲を囲むように複数の導電体８を設けるとよい。これにより、シールド性をより向上することができる。
本発明によると、電子部品の電磁波をシールドできるマルチチップモジュールに利用することができる。
本発明の実施形態のマルチチップモジュールを示す平面図 本発明の実施形態のマルチチップモジュールを示す側面断面図 従来のマルチチップモジュールを示す側面断面図 従来のマルチチップモジュールを示す側面断面図
符号の説明
１、２０、２１ マルチチップモジュール
２ モジュール基板
３ 電子部品
４ シールドケース
６ モールド樹脂
７ 導電膜
８ 導電体
９、１０ 配線パターン
１１ コネクタ部
１２ ランド

Claims (9)

  1. 電子部品が搭載されたモジュール基板と、前記モジュール基板上に設けられたランドに電気的に接続される導電体と、前記電子部品及び前記導電体を覆うモールド樹脂と、前記モールド樹脂及び前記モールド樹脂から露出した前記導電体上に連続して形成される導電膜とを備えたことを特徴とするマルチチップモジュール。
  2. 前記導電体の高さを前記電子部品よりも高くしたことを特徴とする請求項１に記載のマルチチップモジュール。
  3. 前記モジュール基板上に形成して前記電子部品に接続される配線パターンを備え、前記ランドを前記配線パターンに対して独立して設けたことを特徴とする請求項１または請求項２に記載のマルチチップモジュール。
  4. 前記導電体を前記電子部品の周囲に複数設けたことを特徴とする請求項１〜請求項３のいずれかに記載のマルチチップモジュール。
  5. 前記導電体が半田ボールから成ることを特徴とする請求項１〜請求項４のいずれかに記載のマルチチップモジュール。
  6. 前記モジュール基板が多層配線基板から成ることを特徴とする請求項１〜請求項５のいずれかに記載のマルチチップモジュール。
  7. 前記モジュール基板がセラミック基板から成ることを特徴とする請求項１〜請求項６のいずれかに記載のマルチチップモジュール。
  8. 前記モジュール基板が樹脂基板から成ることを特徴とする請求項１〜請求項６のいずれかに記載のマルチチップモジュール。
  9. 前記電子部品が、半導体チップ、抵抗、インダクタ、コンデンサ、水晶発振子、フィルタのいずれか、若しくはこれらの組合せであることを特徴とする請求項１〜請求項８のいずれかに記載のマルチチップモジュール。
JP2007260116A 2007-10-03 2007-10-03 マルチチップモジュール Pending JP2009094095A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007260116A JP2009094095A (ja) 2007-10-03 2007-10-03 マルチチップモジュール
US12/233,346 US20090091894A1 (en) 2007-10-03 2008-09-18 Multichip module
CNA2008101688916A CN101404277A (zh) 2007-10-03 2008-09-27 多芯片模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007260116A JP2009094095A (ja) 2007-10-03 2007-10-03 マルチチップモジュール

Publications (1)

Publication Number Publication Date
JP2009094095A true JP2009094095A (ja) 2009-04-30

Family

ID=40523050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007260116A Pending JP2009094095A (ja) 2007-10-03 2007-10-03 マルチチップモジュール

Country Status (3)

Country Link
US (1) US20090091894A1 (ja)
JP (1) JP2009094095A (ja)
CN (1) CN101404277A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115722A (ja) * 2014-12-11 2016-06-23 アピックヤマダ株式会社 半導体製造装置、半導体装置、及び、半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6444707B2 (ja) * 2014-11-28 2018-12-26 Ｔｏｗａ株式会社 電子部品、その製造方法及び製造装置
US11309676B2 (en) * 2020-05-12 2022-04-19 Tactotek Oy Integrated multilayer structure and a method for manufacturing a multilayer structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557142A (en) * 1991-02-04 1996-09-17 Motorola, Inc. Shielded semiconductor device package
US5166772A (en) * 1991-02-22 1992-11-24 Motorola, Inc. Transfer molded semiconductor device package with integral shield
US5880403A (en) * 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
US5694300A (en) * 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
US5940271A (en) * 1997-05-02 1999-08-17 Lsi Logic Corporation Stiffener with integrated heat sink attachment
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
US6092281A (en) * 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method
US6570776B2 (en) * 2001-06-20 2003-05-27 Ericsson, Inc. Shielded electronics package structure with enhanced mechanical reliability
US7282906B2 (en) * 2005-04-21 2007-10-16 Stmicroelectronics S.A. Electronic circuit protection device
DE602006012571D1 (de) * 2005-04-21 2010-04-15 St Microelectronics Sa Vorrichtung zum Schutz einer elektronischen Schaltung
WO2009017843A1 (en) * 2007-08-01 2009-02-05 Flextronics Ap, Llc Method of and apparatus for providing an rf shield on an electronic component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115722A (ja) * 2014-12-11 2016-06-23 アピックヤマダ株式会社 半導体製造装置、半導体装置、及び、半導体装置の製造方法

Also Published As

Publication number Publication date
US20090091894A1 (en) 2009-04-09
CN101404277A (zh) 2009-04-08

Similar Documents

Publication Publication Date Title
US7180012B2 (en) Module part
US7261596B2 (en) Shielded semiconductor device
US11476172B2 (en) Radio frequency module
CN214256936U (zh) 模块
JP5369827B2 (ja) 電子部品内蔵モジュール
US20040135239A1 (en) EMI heatspreader/lid for integrated circuit packages
JP2005026263A (ja) 混成集積回路
US20110174526A1 (en) Circuit module
JP6891274B2 (ja) 電子機器
JP2009094095A (ja) マルチチップモジュール
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
JP5146019B2 (ja) 高周波モジュールとこれを用いた電子機器
US20190230780A1 (en) Electronic component, electronic component manufacturing method, and mechanical component
US11744009B2 (en) Electronic module
US11153973B2 (en) Electronic module
JP5544280B2 (ja) 配線基板
JP2006339276A (ja) 接続用基板及びその製造方法
JP2015177157A (ja) 電子機器
JP7123236B2 (ja) 回路基板
KR101231499B1 (ko) 카메라 모듈 조립체
JPH03120857A (ja) 電子部品塔載装置
KR102426111B1 (ko) 임베디드 인쇄회로기판
KR102536256B1 (ko) 임베디드 인쇄회로기판
KR101231276B1 (ko) 카메라 모듈 조립체
JP2013038119A (ja) モジュールの取付け構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091124