JP2009092504A - 電圧異常検出装置 - Google Patents

Abstract

【課題】ゼロクロス近傍においても、電圧異常を検出できるようにするとともに、電圧歪が大きい場合においても、電圧異常の検出の遅れを抑制することが可能な電圧異常検出装置を提供する。
【解決手段】比較器１７ａ、１７ｂは、交流電圧検出器１２にて検出された交流電圧の検出値を上限値および下限値とそれぞれ比較し、その比較結果を論理和回路１０１を介して確認タイマ２０に出力し、確認タイマ２０は、交流電圧の検出値が上限値以上または下限値以下になった時間を計測し、時間判定回路２１は、交流電圧の検出値が上限値以上または下限値以下になった時間が確認時限値２３以上の場合に電圧異常と判定し、その判定結果を論理和回路１０２に出力し、論理和回路１０２は、時間判定回路２１または２軸電圧異常検出回路２２のいずれかにて電圧異常が検出されると、電圧異常信号を出力する。
【選択図】 図１

Description

本発明は電圧異常検出装置に関し、特に、常時商用給電型無停電電源装置に代表される交流電源システムに適用して好適なものである。

交流電源システムでは、電力系統が異常な電圧になったかどうか監視し、異常な電圧を検出した時にはバッテリから負荷に電力を供給する無停電電源装置が搭載されている（特許文献１）。
図７は、無停電電源装置が適用される交流電源システムの概略構成を示すブロック図である。
図７において、負荷４には、電力系統１が切替スイッチ２を介して接続されるとともに、スイッチング動作によって直流を交流に変換する電力変換器７がＡＣリアクトル８を介して接続されている。なお、切替スイッチ２は機械式スイッチまたは半導体スイッチにて構成することができる。ここで、電力変換器７には、直流電圧を供給するバッテリ５が接続されるとともに、電力変換器７のスイッチング動作を制御する制御回路１３がゲートドライブユニット９を介して接続されている。

また、バッテリ５の直流電圧を検出する直流電圧検出器６、負荷４に供給される電流を検出する電流検出器３、電力変換器７から出力される電流を検出する電流検出器１１、電力系統１から出力される交流電圧を検出する交流電圧検出器１２、電力変換器７から出力される交流電圧を検出する交流電圧検出器１０が設けられている。
そして、系統正常時には、電力系統１にて発生された電力が切替スイッチ２を介して負荷４に供給され、電力系統１が異常な電圧になると、切替スイッチ２を開放し、電力変換器７から負荷４に電力が供給される。

ここで、系統正常時には、電力変換器７は、連系運転モードと言われる電流制御型変換器として動作し、バッテリ５の直流電圧を直流電圧検出器６にて検出し、一定電圧になるように制御する。また、負荷電流を電流検出器３にて検出し、自電流を電流検出器１１にて観測しながら、高調波補償や力率補償が行われる。また、系統異常時には、電力変換器７は、自立運転モードと言われる電圧制御型変換器として動作し、バッテリ５の直流電力を交流電力に変換し、ＡＣリアクトル８を介して負荷４に電力を供給する。
ここで、電力系統１が異常な電圧になったかどうかを監視するために、制御回路１３には電圧異常検出装置１３ａが設けられ、交流電圧検出器１２にて検出された交流電圧は電圧異常検出装置１３ａに出力される（特許文献２）。

図８は、従来の電圧異常検出装置の概略構成を示すブロック図、図９は、従来の電圧異常検出装置における電圧異常の判断方法を示す図である。
図８において、電圧異常検出装置１３ａには、基準周波数に同期した発振周波数の信号を生成するＰＬＬ回路１４、交流電圧検出器１２にて検出された交流電圧の上限値を演算する上限値演算回路１５、交流電圧検出器１２にて検出された交流電圧の下限値を演算する下限値演算回路１６、交流電圧検出器１２にて検出された交流電圧の検出値を上限値と比較する比較器１７ａ、交流電圧検出器１２にて検出された交流電圧の検出値を下限値と比較する比較器１７ｂ、交流電圧の上限値と下限値の符号を判定する上下限異常判定回路１８、上限値と下限値の符号に基づいて比較器１７ａ、１７ｂによる比較結果の有効性を判定する電圧異常判定回路１９が設けられている。

そして、交流電圧検出器１２にて検出された交流電圧はＰＬＬ回路１４および比較器１７ａ、１７ｂに入力される。そして、交流電圧検出器１２にて検出された交流電圧に同期した信号がＰＬＬ回路１４にて生成され、上限値演算回路１５および下限値演算回路１６に出力される。そして、上限値演算回路１５および下限値演算回路１６は、ＰＬＬ回路１４から出力された信号のレベルを上下にそれぞれシフトさせることにより、上限値と下限値をそれぞれ生成し、比較器１７ａ、１７ｂにそれぞれ出力する。

そして、比較器１７ａ、１７ｂは、交流電圧検出器１２にて検出された交流電圧の検出値を上限値および下限値とそれぞれ比較し、その比較結果を電圧異常判定回路１９に出力する。また、上限値演算回路１５および下限値演算回路１６にてそれぞれ生成された上限値および下限値は上下限異常判定回路１８に入力され、上下限異常判定回路１８は、上限値および下限値が同符号か異符号かを判定し、その判定結果を電圧異常判定回路１９に出力する。

そして、電圧異常判定回路１９は、交流電圧の検出値が上限値以上または下限値以下であり、上限値および下限値が同符号の場合には、電圧異常と判定し、交流電圧の検出値が上限値以上または下限値以下であっても、上限値および下限値が異符号の場合には（図９の区間Ｔ１、Ｔ２、Ｔ３）、検出エラーと判定する。
特許第３４０６８３５号公報 特開２００６−１０４３５号公報

しかしながら、図８の電圧異常検出装置１３ａでは、交流電圧の検出値が上限値以上または下限値以下であっても、上限値および下限値が異符号の場合には、検出エラーと判定するため、ゼロクロス近傍で電圧異常を検出することができない。このため、単相回路で線間短絡が発生した場合には、電圧異常の検出が遅れ、負荷４に被害を与える恐れがあった。
また、線路インピーダンスが大きなシステムでは、電圧歪が大きくなる。このため、誤検出を防止するために、上限値と下限値を大きくすると、電圧異常の検出の遅れが大きくなり、本来の系統自己の発生時に負荷４を保護することができなくなるという問題があった。
そこで、本発明の目的は、ゼロクロス近傍においても、電圧異常を検出できるようにするとともに、電圧歪が大きい場合においても、電圧異常の検出の遅れを抑制することが可能な電圧異常検出装置を提供することである。

上述した課題を解決するために、請求項１記載の電圧異常検出装置によれば、電力系統の電圧に同期した電圧上限値を演算する上限値演算回路と、電力系統の電圧に同期した電圧下限値を演算する下限値演算回路と、前記電力系統の電圧が前記電圧上限値と前記電圧下限値の間に一定時間以上入らないかどうかを判定する時間判定回路と、前記電力系統の電圧が前記電圧上限値と前記電圧下限値の間に一定時間以上入らない場合、前記電力系統の電圧異常と判定する異常判定回路とを備えることを特徴とする。

また、請求項２記載の電圧異常検出装置によれば、電力系統の電圧に同期した電圧上限値を演算する上限値演算回路と、電力系統の電圧に同期した電圧下限値を演算する下限値演算回路と、前記電力系統の電圧と前記電圧上限値との差分を積分する第１の積分器と、前記電力系統の電圧と前記電圧下限値との差分を積分する第２の積分器と、前記第１の積分器または前記第２の積分器の積分結果が所定値以上になった場合、前記電力系統の電圧異常と判定する異常判定回路とを備えることを特徴とする。

また、請求項３記載の電圧異常検出装置によれば、前記電力系統の電圧に同期した信号に基づいて、前記電力系統の電圧をｄｑ軸成分に変換する座標変換手段と、前記ｄｑ軸成分がそれぞれ所定の範囲内にあるかどうかの判断結果に基づいて、前記電力系統の電圧異常と判定する２軸異常判定回路とをさらに備えることを特徴とする。
また、請求項４記載の電圧異常検出装置によれば、直流電圧を交流に変換する電力変換器から出力される電流を、電力系統の電圧に同期した信号に基づいてｄｑ軸成分に変換することで、電力変換器から出力される有効電流を算出する座標変換手段と、前記有効電流に基づいて、仮想直流コンデンサの電圧を算出する仮想直流コンデンサ電圧算出手段と、前記仮想直流コンデンサの電圧が下限値を超えた場合、前記電力系統の電圧異常と判定する異常判定回路とを備えることを特徴とする。

また、請求項５記載の電圧異常検出装置によれば、前記仮想直流コンデンサの容量は、実際の直流回路が持つ静電容量よりも小さいことを特徴とする。
また、請求項６記載の電圧異常検出装置によれば、前記仮想直流コンデンサの電圧は、連系運転モードにおいてのみ算出し、その初期値は連系運転モードに切り替わった時の実際の直流電圧であることを特徴とする。

また、請求項７記載の電圧異常検出装置によれば、前記仮想直流コンデンサ電圧算出手段は、前記座標変換手段にて算出された有効電流にリミッタをかけた値を用いることで、前記仮想直流コンデンサの電圧を算出することを特徴とする。
また、請求項８記載の電圧異常検出装置によれば、前記電力系統の電圧の検出値に基づいて、前記電力系統の電圧異常を判定する電圧異常判定回路をさらに備えることを特徴とする。

以上説明したように、本発明によれば、交流電圧の上限値および下限値の符号にかかわらず電圧異常を判定することが可能となるととともに、交流電圧の瞬時値が大きく変化しても、上限値と下限値を大きくすることなく、電圧異常と誤判定されるのを防止することができ、ゼロクロス近傍においても、電圧異常を検出できるようにすることが可能となるとともに、電圧歪が大きい場合においても、電圧異常の検出の遅れを抑制することが可能となる。
また、電力変換器から出力される有効電流に基づいて、仮想直流コンデンサの電圧を算出し、その仮想直流コンデンサの電圧から電力系統の電圧異常を判定することにより、実際に直流電圧が低下したことで出力電圧が低下する前に、電力変換器が出力する電圧から電圧変動を検知することができ、軽負荷時の開放停電を検出することができる。

以下、本発明の実施形態に係る電圧異常検出装置について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る電圧異常検出装置の概略構成を示すブロック図である。
図１において、電圧異常検出装置には、図８の構成と同様に、ＰＬＬ回路１４、上限値演算回路１５、下限値演算回路１６、比較器１７ａ、比較器１７ｂが設けられるとともに、比較器１７ａ、１７ｂの出力の論理和をとる論理和回路１０１、論理和回路１０１の出力がアクティブになった時間を計測する確認タイマ２０、確認タイマ２０による計測値を確認時限値２３と比較し、その計測値が確認時限値２３以上の場合に、電力系統１の電圧異常と判定する時間判定回路２１、電力系統１の電圧のｄｑ軸成分に基づいて、電力系統１の電圧異常を判定する２軸電圧異常検出回路２２、時間判定回路２１の出力と２軸電圧異常検出回路２２の出力との論理和をとる論理和回路１０２が設けられている。

そして、交流電圧検出器１２にて検出された交流電圧はＰＬＬ回路１４、比較器１７ａ、１７ｂおよび２軸電圧異常検出回路２２に入力される。そして、交流電圧検出器１２にて検出された交流電圧に同期した信号がＰＬＬ回路１４にて生成され、上限値演算回路１５、下限値演算回路１６および２軸電圧異常検出回路２２に出力される。そして、上限値演算回路１５および下限値演算回路１６は、ＰＬＬ回路１４から出力された信号のレベルを上下にそれぞれシフトさせることにより、上限値と下限値をそれぞれ生成し、比較器１７ａ、１７ｂにそれぞれ出力する。

そして、比較器１７ａ、１７ｂは、交流電圧検出器１２にて検出された交流電圧の検出値を上限値および下限値とそれぞれ比較し、その比較結果を論理和回路１０１を介して確認タイマ２０に出力する。そして、確認タイマ２０は、交流電圧の検出値が上限値以上または下限値以下になった時間を計測し、時間判定回路２１は、交流電圧の検出値が上限値以上または下限値以下になった時間が確認時限値２３以上の場合に、電力系統１の電圧異常と判定し、その判定結果を論理和回路１０２に出力する。

また、２軸電圧異常検出回路２２は、交流電圧検出器１２にて検出された交流電圧を、ＰＬＬ回路１４から出力された信号に基づいてｄｑ軸成分に変換し、そのｄｑ軸成分のいずれかかが上限値以上または下限値以下になると、電力系統１の電圧異常と判定し、その判定結果を論理和回路１０２に出力する。そして、論理和回路１０２は、時間判定回路２１または２軸電圧異常検出回路２２のいずれかにて電圧異常が検出されると、電圧異常信号を出力する。

図２は、図１の２軸電圧異常検出回路の概略構成を示すブロック図である。
図２において、２軸電圧異常検出回路２２には、交流電圧検出器１２にて検出された交流電圧を、ＰＬＬ回路１４から出力された基準信号（ｃｏｓθ、ｓｉｎθ）に基づいてｄｑ軸成分に変換する座標変換器１０９、座標変換器１０９にて得られたｄｑ軸成分をそれぞれフィルタリングする１次遅れフィルタ２９ａ、２９ｂ、座標変換器１０９にて得られたｄ軸成分を下限値３０および上限値３１と比較することで、電力系統１の異常を判定する異常判定回路１０４、座標変換器１０９にて得られたｑ軸成分を下限値３２および上限値３３と比較することで、電力系統１の異常を判定する異常判定回路１０５、異常判定回路１０４、１０５の論理和をとる論理和回路１０３が設けられている。

そして、座標変換器１０９には交流電圧検出器１２にて検出された交流電圧が入力されるとともに、ＰＬＬ回路１４から出力された内部同期信号２８が入力される、そして、座標変換器１０９は、ＰＬＬ回路１４から出力された内部同期信号２８に基づいて、交流電圧検出器１２にて検出された交流電圧をｄｑ軸成分に変換し、１次遅れフィルタ２９ａ、２９ｂにそれぞれ出力する。
なお、交流電圧検出器１２にて検出された交流電圧をＶ_uv、Ｖ_vw、Ｖ_wu、ｄｑ軸成分をそれぞれＶ_d、Ｖ_qとすると、ｄｑ軸成分Ｖ_d、Ｖ_qは以下の式で表すことができる。

そして、座標変換器１０９にて得られたｄｑ軸成分は１次遅れフィルタ２９ａ、２９ｂにてそれぞれフィルタリングされた後、異常判定回路１０４、１０５にそれぞれ出力される。そして、異常判定回路１０４は、１次遅れフィルタ２９ａを通過したｄ軸成分を上限値３１および下限値３０と比較し、ｄ軸成分が上限値３１以上または下限値３０以下になると、電力系統１の電圧異常と判定し、その判定結果を論理和回路１０３に出力する。また、異常判定回路１０５は、１次遅れフィルタ２９ｂを通過したｑ軸成分を上限値３３および下限値３２と比較し、ｑ軸成分が上限値３３以上または下限値３２以下になると、電力系統１の電圧異常と判定し、その判定結果を論理和回路１０３に出力する。そして、論理和回路１０３は、異常判定回路１０４、１０５にいずれかにて電圧異常が検出されると、電圧異常信号を論理和回路１０２に出力する。

これにより、交流電圧検出器１２にて検出された交流電圧の上限値および下限値の符号にかかわらず電圧異常を判定することが可能となるととともに、交流電圧の瞬時値が大きく変化しても、上限値と下限値を大きくすることなく、電圧異常と誤判定されるのを防止することができ、ゼロクロス近傍においても、電圧異常を検出できるようにすることが可能となるとともに、電圧歪が大きい場合においても、電圧異常の検出の遅れを抑制することが可能となる。

図３は、本発明の第２実施形態に係る電圧異常検出装置の概略構成を示すブロック図である。
図３において、電圧異常検出装置には、図１の構成と同様に、ＰＬＬ回路１４、上限値演算回路１５、下限値演算回路１６、２軸電圧異常検出回路２２が設けられるとともに、交流電圧検出器１２にて検出された交流電圧から上限値および下限値をそれぞれ減算する減算器１０６、１０７、減算器１０６、１０７による減算結果の符号をそれぞれ判定する符号判定回路２４ａ、２４ｂ、減算器１０６、１０７による減算結果をそれぞれ積分する積分器２５ａ、２５ｂ、積分器２５ａ、２５ｂによる積分結果を異常判定値２６ａ、２６ｂとそれぞれ比較することにより、電力系統１の電圧異常を判定する異常判定回路２７ａ、２７ｂ、異常判定回路２７ａ、２７ｂの各出力と２軸電圧異常検出回路２２の出力との論理和をとる論理和回路１０８が設けられている。

そして、交流電圧検出器１２にて検出された交流電圧はＰＬＬ回路１４、減算器１０６、１０７および２軸電圧異常検出回路２２に入力される。そして、交流電圧検出器１２にて検出された交流電圧に同期した信号がＰＬＬ回路１４にて生成され、上限値演算回路１５、下限値演算回路１６および２軸電圧異常検出回路２２に出力される。そして、上限値演算回路１５および下限値演算回路１６は、ＰＬＬ回路１４から出力された信号のレベルを上下にそれぞれシフトさせることにより、上限値と下限値をそれぞれ生成し、減算器１０６、１０７にそれぞれ出力する。

そして、減算器１０６、１０７は、交流電圧検出器１２にて検出された交流電圧の検出値から上限値および下限値をそれぞれ減算し、その減算結果を符号判定回路２４ａ、２４ｂおよび積分器２５ａ、２５ｂに出力する。そして、符号判定回路２４ａ、２４ｂは、減算器１０６、１０７による減算結果の符号をそれぞれ判定し、積分器２５ａ、２５ｂの入力が負になった場合は、積分器２５ａ、２５ｂをそれぞれリセットしながら、積分器２５ａ、２５ｂは減算器１０６、１０７による減算結果をそれぞれ積分し、その積分結果を異常判定値２７ａ、２７ｂにそれぞれ出力する。

そして、異常判定値２７ａ、２７ｂは、積分器２５ａ、２５ｂによる積分結果を異常判定値２６ａ、２６ｂとそれぞれ比較し、積分器２５ａ、２５ｂによる積分結果が異常判定値２６ａ、２６ｂをそれぞれ超えた場合には、電力系統１の電圧異常と判定し、その判定結果を論理和回路１０８に出力する。
また、２軸電圧異常検出回路２２は、交流電圧検出器１２にて検出された交流電圧を、ＰＬＬ回路１４から出力された信号に基づいてｄｑ軸成分に変換し、そのｄｑ軸成分のいずれかかが上限値以上または下限値以下になると、電力系統１の電圧異常と判定し、その判定結果を論理和回路１０８に出力する。そして、論理和回路１０８は、異常判定回路２７ａ、２７ｂまたは２軸電圧異常検出回路２２のいずれかにて電圧異常が検出されると、電圧異常信号を出力する。

図４は、本発明の第３実施形態に係る電圧異常検出装置が適用される交流電源システムの概略構成を示すブロック図、図５は、本発明の第３実施形態に係る電圧異常検出装置の概略構成を示すブロック図である。
図４の交流電源システムには、図９の交流電源システムの構成に加え、交流フィルタにより電力変換器７側で電流を検出するスタック電流検出器１３ａが設けられている。

そして、図５において、電圧異常検出装置には、基準周波数に同期した発振周波数の信号を生成するＰＬＬ回路１１４、ＰＬＬ回路１１４にて生成された基準信号（ｃｏｓθ、ｓｉｎθ）に基づいて、図４のスタック電流検出器１３ａにて検出された電流をｄｑ軸成分に変換することで、電力変換器７から出力される有効電流を算出する座標変換器１２０、座標変換器１２０にて算出された有効電流のオーバシュート量よりも小さな値にリミットをかけるリミッタ１２１、仮想コンデンサの容量の逆数に−１を掛けた値をリミッタ１２１の出力に積算するゲイン要素１２３、上限リミッタ１２５からの出力を遅延させる時間遅れ要素１２４、ゲイン要素１２３からの出力と時間遅れ要素１２４からの出力とを加算する加算器１３５、直流電圧検出器６にて検出された値を上限値として加算器１３５からの出力を制限する上限リミッタ１２５、上限リミッタ１２５からの出力を電圧低下検出レベル１３３と比較することで、開放停電を検出する比較器１３２、電力変換器７の連系運転モードおよび自立運転モードの切り替えを制御するシーケンサ１３４、電力系統１の電圧の検出値に基づいて、電力系統１の電圧異常を判定する電圧異常検出回路１２２、比較器１３２の出力と電圧異常検出回路１２２の出力との論理和をとる論理和回路１３６が設けられている。なお、電圧異常検出回路１２２としては、図１または図３の構成を用いることができる。

そして、交流電圧検出器１２にて検出された交流電圧はＰＬＬ回路１１４および電圧異常検出回路１２２に入力される。そして、交流電圧検出器１２にて検出された交流電圧に同期した信号がＰＬＬ回路１１４にて生成され、座標変換器１２０に出力される。そして、座標変換器１２０は、スタック電流検出器１３ａにて検出された電流をＰＬＬ回路１１４にて生成された基準信号（ｃｏｓθ、ｓｉｎθ）に基づいてｄｑ軸成分に変換することで有効電流を算出し、リミッタ１２１に出力する。なお、スタック電流検出器１３ａにて検出された交流電流をｉ_u、ｉ_v、ｉ_w、ｄｑ軸成分をそれぞれＩ_d、Ｉ_qとすると、ｄｑ軸成分Ｉ_d、Ｉ_qは以下の式で表すことができ、ｄ軸成分Ｉ_dが電力変換器７から出力される有効電流となる。

そして、座標変換器１２０にて算出された有効電流Ｉ_dがリミッタ１２１にてリミットをかれられた後、仮想コンデンサの容量の逆数に−１を掛けた値がゲイン要素１２３にて積算され、加算器１３５に出力される。
なお、有効電流Ｉ_dは正の方向が、電力変換器７の直流コンデンサに蓄えられたエネルギーを電力系統１の放出する方向であるとすると、直流コンデンサおよびバッテリ５の充電時は有効電流Ｉ_dは負になるが、制御上のオーバシュートにより正になる場合もあるため、座標変換器１２０にて算出された有効電流Ｉ_dをリミッタ１２１にてリミットをかけることで、充電時の誤検出を避けることができる。

次に、ゲイン要素１２３からの出力が加算器１３５に入力されると、時間遅れ要素１２４からの出力と加算され、上限リミッタ１２５にて直流電圧検出器６にて検出された値以下に制限された後、比較器１３２にて電圧低下検出レベル１３３と比較される。そして、上限リミッタ１２５からの出力が電圧低下検出レベル１３３以下であれば、開放停電と判断され、その判断結果が論理和回路１３６に出力される。

なお、時間遅れ要素１２４の初期値は、シーケンサ１３４から出力される信号によって自立運転モードから連系運転モードに切り替わったと判断した時に、その時に直流電圧検出器６にて検出された実際の直流電圧値とすることができる。また、電圧異常検出回路１２２は、電力系統１の電圧の検出値に基づいて、電力系統１の電圧異常を判定し、その判断結果を論理和回路１３６に出力する。そして、論理和回路１３６は、比較器１３２または電圧異常検出回路１２２のいずれかにて電圧異常が検出されると、電圧異常信号を出力する。

これにより、電力変換器７から出力される有効電流Ｉ_dに基づいて、仮想直流コンデンサの電圧を算出し、その仮想直流コンデンサの電圧から電力系統１の電圧異常を判定することにより、実際に直流電圧が低下したことで出力電圧が低下する前に、電力変換器７が出力する電圧から電圧変動を検知することができ、軽負荷時の開放停電を検出することができる。

図６は、仮想コンデンサ電圧と実際の直流電圧の関係を示す図である。
図６において、軽負荷時の開放停電では、実際の直流電圧よりも仮想直流コンデンサの電圧は早く低下するので、仮想直流コンデンサの電圧を用いることで、実際に直流電圧が低下したことで出力電圧が低下する前に電圧変動を検知することができる。
なお、上述した実施形態では、電力変換器７が出力する交流電流から有効電流Ｉ_dを算出する方法について説明したが、バッテリ５の直流電圧から有効電流Ｉ_dを算出するようにしてもよい。

本発明の第１実施形態に係る電圧異常検出装置の概略構成を示すブロック図である。 図１の２軸電圧異常検出回路の概略構成を示すブロック図である。 本発明の第２実施形態に係る電圧異常検出装置の概略構成を示すブロック図である。 本発明の第３実施形態に係る電圧異常検出装置が適用される交流電源システムの概略構成を示すブロック図である。 本発明の第３実施形態に係る電圧異常検出装置の概略構成を示すブロック図である。 仮想コンデンサ電圧と実際の直流電圧の関係を示す図である。 無停電電源装置が適用される交流電源システムの概略構成を示すブロック図である。 従来の電圧異常検出装置の概略構成を示すブロック図である。 従来の電圧異常検出装置における電圧異常の判断方法を示す図である。

符号の説明

１３ａ スタック電流検出器
１４、１１４ ＰＬＬ回路
１５ 上限値演算回路
１６ 下限値演算回路
１７ａ、１７ｂ、１３２ 比較器
２０ 確認タイマ
２１ 時間判定回路
２２ ２軸電圧異常検出回路
２４ａ、２４ｂ 符号判定回路
２５ａ、２５ｂ 積分器
２９ａ、２９ｂ １次遅れフィルタ
１０１、１０２、１０３、１０８、１３６ 論理和回路
２７ａ、２７ｂ、１０４、１０５ 異常判定回路
１０６、１０７ 減算器
１０９、１２０ 座標変換器
１２１ リミッタ
１２２ 電圧異常検出回路
１２３ ゲイン要素
１２４ 時間遅れ要素
１２５ 上限リミッタ
１３４ シーケンサ
１３５ 加算器

Claims (8)

1. 電力系統の電圧に同期した電圧上限値を演算する上限値演算回路と、
   電力系統の電圧に同期した電圧下限値を演算する下限値演算回路と、
   前記電力系統の電圧が前記電圧上限値と前記電圧下限値の間に一定時間以上入らないかどうかを判定する時間判定回路と、
   前記電力系統の電圧が前記電圧上限値と前記電圧下限値の間に一定時間以上入らない場合、前記電力系統の電圧異常と判定する異常判定回路とを備えることを特徴とする電圧異常検出装置。
2. 電力系統の電圧に同期した電圧上限値を演算する上限値演算回路と、
   電力系統の電圧に同期した電圧下限値を演算する下限値演算回路と、
   前記電力系統の電圧と前記電圧上限値との差分を積分する第１の積分器と、
   前記電力系統の電圧と前記電圧下限値との差分を積分する第２の積分器と、
   前記第１の積分器または前記第２の積分器の積分結果が所定値以上になった場合、前記電力系統の電圧異常と判定する異常判定回路とを備えることを特徴とする電圧異常検出装置。
3. 前記電力系統の電圧に同期した信号に基づいて、前記電力系統の電圧をｄｑ軸成分に変換する座標変換手段と、
   前記ｄｑ軸成分がそれぞれ所定の範囲内にあるかどうかの判断結果に基づいて、前記電力系統の電圧異常と判定する２軸異常判定回路とをさらに備えることを特徴とする請求項１または２記載の電圧異常検出装置。
4. 直流電圧を交流に変換する電力変換器から出力される電流を、電力系統の電圧に同期した信号に基づいてｄｑ軸成分に変換することで、電力変換器から出力される有効電流を算出する座標変換手段と、
   前記有効電流に基づいて、仮想直流コンデンサの電圧を算出する仮想直流コンデンサ電圧算出手段と、
   前記仮想直流コンデンサの電圧が下限値を超えた場合、前記電力系統の電圧異常と判定する異常判定回路とを備えることを特徴とする電圧異常検出装置。
5. 前記仮想直流コンデンサの容量は、実際の直流回路が持つ静電容量よりも小さいことを特徴とする請求項４記載の電圧異常検出装置。
6. 前記仮想直流コンデンサの電圧は、連系運転モードにおいてのみ算出し、その初期値は連系運転モードに切り替わった時の実際の直流電圧であることを特徴とする請求項４記載の電圧異常検出装置。
7. 前記仮想直流コンデンサ電圧算出手段は、前記座標変換手段にて算出された有効電流にリミッタをかけた値を用いることで、前記仮想直流コンデンサの電圧を算出することを特徴とする請求項４から６のいずれか１項記載の電圧異常検出装置。
8. 前記電力系統の電圧の検出値に基づいて、前記電力系統の電圧異常を判定する電圧異常判定回路をさらに備えることを特徴とする請求項４から７のいずれか１項記載の電圧異常検出装置。

Images