JP2009088193A

JP2009088193A - 貫通配線基板、半導体パッケージ及び貫通配線基板の製造方法

Info

Publication number: JP2009088193A
Application number: JP2007255292A
Authority: JP
Inventors: Shigeki Otsuka; 茂樹大塚; Yuuki Sudo; 勇気須藤
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2007-09-28
Filing date: 2007-09-28
Publication date: 2009-04-23
Anticipated expiration: 2027-09-28
Also published as: JP5145000B2

Abstract

【課題】バリア層とシード層の境界に生じる隙間を低減して２層間の密着性を向上させ、貫通電極部分の信頼性に優れた貫通配線基板を提供する。
【解決手段】本発明に係る貫通配線基板１０は、半導体基板１１と、該半導体基板の一方の面側に配された電極部１４と、前記半導体基板の他方の面側から一方の面側に至って配され、前記電極部の一部を露呈する貫通孔１６と、前記貫通孔の内側面にシード層１８を介して配された電解メッキ層１９と、を少なくとも備えた貫通配線基板であって、前記シード層は、第一金属層１８ａと、該第一金属層に重ねて配された第二金属層１８ｂとから構成され、前記第一金属層は、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔の開口側に向かって指向性を有することを特徴とする。
【選択図】図１

Description

本発明は貫通配線基板、半導体パッケージ及び貫通配線基板の製造方法に関する。

従来の貫通配線基板の製造方法としては、例えば次に述べるような方法が挙げられる（例えば、特許文献１参照。）。以下では、図６および図７を参照して説明する。
まず、図６（ａ）に示すように、ガラス板等の支持体と貼り合せをしたＳｉ基板１０１上にフォトレジスト１０８のパターンを形成し、その後ドライエッチング法を用いてＳｉ基板１０１に貫通孔１０７を形成する。
次に、図６（ｂ）に示すように、フォトレジスト１０８を除去した後、ＣＶＤ法を用いて絶縁層１０９を形成する。

次に、図７（ａ）に示すように、ドライエッチング法を用いで貫通孔１０７の底部に位置する絶縁層１０９を除去し、デバイスの電極部１０６を露出させた後、スパッタ法でバリア層１１６及び電解メッキ用のシード層１１７を形成する。
次に、図７（ｂ）に示すように、電解メッキで配線層を成長させ、フォトリソグラフィ及び、ウェットエッチングを用いて配線部１１１を形成した後、半田バンプ１１２を搭載する。

しかしながら、このような従来の方法において、スパッタ法でバリア層及び電解メッキ用のシード層を形成する工程が問題となる。すなわち、スパッタを用いて貫通孔内部にバリア層及びシード層を成膜した場合、バリア層の上に形成されたシード層は柱状ではなく、島状に離散した形状をなす傾向があった。すなわち、バリア層上においてシード層が一部成長しない部分が存在するため、バリア層とシード層の間では十分な密着性を得ることが困難であった。その結果、バリア層とシード層の境界で剥離が発生し易くなり、貫通電極部分の信頼性低下や、電気的な接触抵抗の増加を引き起こす虞があった。スパッタを用いた場合におけるバリア層とシード層間の密着性低下は、以下の現象により発生するものと考えられる。以下では、図８を参照して説明する。

まず、貫通孔内にスパッタ法でバリア層を成膜しようとした場合、バリア層材料のスパッタ粒子１１５は、貫通孔の側壁に対して斜めに入射する。斜め方向にスパッタ粒子１１１が入射した場合、成長初期の膜がスパッタ粒子を遮るマスクとなって、基板にはスパッタ粒子が当り難い部分が出来る。それにより、成長した膜の表面は柱状で隙間が多く、且つ荒れた構造となる［図８（ａ）参照］。

このバリア層１１６の上に連続してシード層をスパッタ成膜した場合、バリア層１１６の表面形状が一部マスクとなる為、バリア層１１６の表面にシード層のスパッタ粒子が入り込まない部分ができてしまう。その結果、バリア層１１６とシード層１１７の境界は隙間が多い構造になり、２層間の密着性は著しく低い状態となる［図８（ｂ）参照］。このように、スパッタ法を用いた従来のシード層の形成方法では、バリア層１１６とシード層１１７との間の構造欠陥を改善することは非常に困難であった。
特開２００５−２３５８５８号公報

本発明は、このような従来の実情に鑑みて考案されたものであり、バリア層とシード層の境界に生じる隙間を低減して２層間の密着性を向上させ、貫通電極部分の信頼性に優れた貫通配線基板を提供することを第一の目的とする。
また、本発明は、バリア層とシード層の２層間の密着性の改善を図った貫通配線基板を備え、貫通電極部分の信頼性に優れた半導体パッケージを提供することを第二の目的とする。
さらに、本発明は、バリア層の表面全体に無電解めっきで形成させたシード層を行き渡らせ、バリア層とシード層の境界に生じる隙間を低減させて２層間における密着性の改善を図り、貫通電極部分の信頼性に優れた貫通配線基板の製造方法を提供することを第三の目的とする。

本発明の請求項１に記載の貫通配線基板は、半導体基板と、該半導体基板の一方の面側に配された電極部と、前記半導体基板の他方の面側から一方の面側に至って配され、前記電極部の一部を露呈する貫通孔と、前記貫通孔の内側面にシード層を介して配された電解メッキ層と、を少なくとも備えた貫通配線基板であって、前記シード層は、第一金属層と、該第一金属層に重ねて配された第二金属層とから構成され、前記第一金属層は、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔の開口側に向かって指向性を有することを特徴とする。

本発明の請求項２に記載の半導体パッケージは、半導体基板と、該半導体基板の一方の面側に配された電極部と、前記半導体基板の他方の面側から一方の面側に至って配され、前記電極部の一部を露呈する貫通孔と、前記貫通孔の内側面にシード層を介して配された電解メッキ層と、を少なくとも備え、前記シード層は、第一金属層と、該第一金属層に重ねて配された第二金属層とから構成され、前記第一金属層は、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔の開口側に向かって指向性を有する貫通配線基板、及び、前記貫通配線基板の一方の面側に樹脂を介して配された支持体、を少なくとも備えたことを特徴とする。

本発明の請求項３に記載の貫通配線基板の製造方法は、半導体基板と、該半導体基板の一方の面側に配された電極部と、前記半導体基板の他方の面側から一方の面側に至って配され、前記電極部の一部を露呈する貫通孔と、前記貫通孔の内側面にシード層を介して配された電解メッキ層と、を少なくとも備え、前記シード層は、第一金属層と、該第一金属層に重ねて配された第二金属層とから構成され、前記第一金属層は、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔の開口側に向かって指向性を有する貫通配線基板の製造方法であって、前記シード層は、スパッタ法により第一金属層を形成する第一工程、及び、該第一金属層に重なるようにメッキ法により第二金属層を形成する第二工程、により作製されることを特徴とする。
本発明の請求項４に記載の貫通配線基板の製造方法は、請求項３において、前記第一工程は、ロングスロースパッタ法又はコリメートスパッタ法を用いることを特徴とする。

本発明では、シード層を、第一金属層と、該第一金属層に重ねて配された第二金属層とから構成し、前記第一金属層は、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔の開口側に向かって指向性を有することで、第一金属層を構成する柱状形状は緻密に隣接した形態となる。ゆえに、この第一金属層の上に配された第二金属層は、これらの２層間の境界に生じる隙間が大幅に低減される。したがって、この２層間の密着性が著しく改善するので、貫通電極部分の信頼性に優れた貫通配線基板を提供することができる。

また、本発明では、第一金属層と第二金属層の密着性が向上した貫通配線基板を備え、貫通電極部分の信頼性に優れた半導体パッケージを提供することができる。

さらに、本発明では、シード層を、スパッタ法により第一金属層を形成する第一工程、及び、該第一金属層に重なるようにメッキ法により第二金属層を形成する第二工程、により作製する。ゆえに、まず第一金属層としてスパッタ法により、柱状構造を有するとともに、開口に向けて、その柱状構造が指向性を持つ被膜として形成できる。よって、第一金属層は、緻密に柱状構造が隣接した形態とすることができる。このような形態とした第一金属層の表面全域を覆うように第二金属層をメッキ法にて成膜することから、第一金属層と第二金属層の境界に生じる隙間を大幅に低減できる。したがって、２層間の密着性が改善されるので、貫通電極部分の信頼性に優れた貫通配線基板の製造方法を提供することができる。特に、前記第一工程は、ロングスロースパッタ法又はコリメートスパッタ法を用いることで、前記効果をより確実なものとすることができる。

以下、本発明に係る貫通配線基板及び半導体パッケージの一実施形態を図面に基づいて説明する。

図１（ａ）は、本発明の貫通配線基板の一実施形態を示す模式的な断面図であり、図１（ｂ）は、図１（ａ）の貫通配線基板を構成する貫通電極のシード層部分を拡大して示す模式的な断面図である。
この貫通配線基板１０は、図１（ａ）に示すように、半導体基板１１と、該半導体基板１１の一方の面側に機能素子１２と、これに接続する配線部１３及び電極部１４が形成され、他方の表面と該電極部１４を電気的に接続する貫通電極１５と、を備える。貫通電極１５は、前記半導体基板１１の他方の面側から一方の面側に至って配され、前記電極部１４の一部を露呈する貫通孔１６と、前記貫通孔１６の内側面に、絶縁膜１７及びシード層１８を介して配された電解メッキ層１９から構成されている。

そして本発明の貫通配線基板１０は、図１（ｂ）に示すように、前記シード層１８は、第一金属層１８ａと、該第一金属層１８ａに重ねて配された第二金属層１８ｂとから構成され、前記第一金属層１８ａは、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔１６の開口側に向かって指向性を有することを特徴とする。

本発明では、シード層１８を構成する第一金属層１８ａが、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔１６の開口側に向かって指向性を有することで、第一金属層１８ａを構成する柱状形状は緻密に隣接した形態となる。ゆえに、この第一金属層１８ａの上に配された第二金属層１８ｂは、これらの２層間の境界に生じる隙間が大幅に低減される。したがって、この２層間の密着性が著しく改善するので、貫通電極部分の信頼性に優れた貫通配線基板１０を提供することができる。

また、図２は、上記のような貫通配線基板１０を備えた本発明の半導体パッケージの一実施例を示す模式的な断面図である。
この半導体パッケージ１は、貫通配線基板１０と、前記貫通配線基板１０の一方の面側に接合樹脂を介して配され、キャップ基板をなす支持体２０と、が接合樹脂３０を用いて接合されて構成されている。

本発明では、上述したように、貫通配線基板１０において、シード層１８を構成する第一金属層１８ａが、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔１６の開口側に向かって指向性を有することで、第一金属層１８ａと第二金属層１８ｂの境界に生じる隙間をなくして、２層間の密着性を向上させることができる。これにより、貫通配線基板１０において貫通電極部分の信頼性を向上することができる。そして、このような貫通配線基板１０を備えた本発明の半導体パッケージ１は、信頼性に優れたものとなる。

次に、貫通配線基板及び半導体パッケージの製造方法の一例について図面を用いて説明する。
図３及び図４は、本発明の半貫通配線基板の製造方法を示す断面工程図である。
まず、図３（ａ）に示すように、シリコン等の半導体基板１１の表面に、例えば光デバイス等の所望の機能素子１２や接続に必要な配線部１３及び電極部１４を通常の半導体製造プロセスを利用して形成する。

配線部１３及び電極部１４としては、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材料が好適に用いられるが、これらの材料は酸化されやすい性質を有している。

次に、図３（ｂ）に示すように、半導体基板１１の他方の表面にマスク５を形成する。マスク５としては例えばＵＶ硬化型樹脂やポリイミド系感光性樹脂等を使用し、フォトリソグラフィーにより所定位置に開口部５ａを設ける。ここで開口部５ａは配線構造を形成するための微細孔１６を搾孔するためのものであり、電極部１４に対応する位置に例えば円形の小孔として形成する。

次に、図３（ｃ）に示すように、マスク５を利用して例えば反応性イオンエッチング（Deep Reactiv Ion Etching：ＤＲＩＥ）法等を使用して、開口部５ａ位置の半導体基板１１をエッチングし、微細孔１６を形成する。ＤＲＩＥ法を用いることにより、精度の高い孔加工が可能となる。ＤＲＩＥ法とは、エッチングガスに六フッ化硫黄（ＳＦ_６）を用い、高密度プラズマによるエッチングと、側壁へのパッシベーション成膜を交互に行うことにより（Bosch プロセス）、シリコン基板を深堀エッチングするものである。その後、図３（ｄ）に示すように、必要ならばマスク５を剥離除去する。

微細孔１６は円形に限定されず、電極部１４との接触面積が確保できるような大きさであれば如何なる大きさでもよく、その形状は楕円形、四角形、三角形、矩形など如何なる形状でもよい。
さらに、微細孔１６を形成する方法も、ＤＲＩＥ法に限定されず、水酸化カリウム（ＫＯＨ）水溶液などによるウェットエッチング法を用いても構わない。

次に、図３（ｅ）に示すように、基板全面に絶縁膜１７を形成する。絶縁膜１７としては、酸化珪素（ＳｉＯ_２）、窒化珪素（Ｓｉ_３Ｎ_４）、リンシリケートガラス（ＰＳＧ）、ボロンリンシリケートガラス（ＢＰＳＧ）等が利用でき、半導体パッケージの使用環境に応じて適宜選択すればよい。ＳｉＯ_２やＳｉ_３Ｎ_４はＣＶＤを利用すれば任意の厚さに成膜できる。ＳｉＯ_２からなる絶縁膜１７を成膜するには、例えば、シランやテトラエトキシシラン（ＴＥＯＳ）を原料とするプラズマＣＶＤ法により形成することができる。

次に、図４（ａ）に示すように、ドライエッチングを利用して微細孔１６の底部にある絶縁膜１７を除去し、電極部１４の表面の一部を露出させる。また、ＳｉＯ_２をエッチングする場合には、四フッ化炭素（ＣＦ_４）を用いたReactive Ion Etching（ＲＩＥ) 法を用いることができる。

次に、図４（ｂ）に示すように、微細孔１６内にシード層１８を形成する。ここで本発明では、シード層１８は、スパッタ法により第一金属層１８ａを形成する第一工程、及び、該第一金属層１８ａに重なるようにメッキ法により第二金属層１８ｂを形成する第二工程、により作製される。以下、各工程について詳しく説明する。
まず、図５（ａ）に示すように、スパッタ法を用いて微細孔１６内に第一金属層１８ａを形成する（第一工程）。

第一金属層１８ａはスパッタ法を用いて形成する。第一金属層１８ａの材料としては、例えばＴｉ、ＴｉＮ、ＴｉＷ、Ｃｒ、Ｔａ、ＴａＮ等が用いられる。スパッタの方法としては、ロングスロースパッタ法やコリメートスパッタ法、イオンビームスパッタ法、バイアススパッタ法等を用いることができるが、スパッタ粒子２１の指向性が高いロングスロースパッタ法やコリメートスパッタ法を用いるのが好ましい。これらの方法でスパッタ粒子の指向性を高めることにより、ホール内における成膜効率を高めることが可能になる。

また、指向性の高いスパッタ粒子２１を斜めにした基板に入射すると、成長初期の膜がスパッタ粒子を遮るマスクとなり易くなり、成長する膜の表面は柱状で一般的なスパッタ法を用いた場合よりも表面積が大きなものとなる。この原理を利用すると、貫通孔内の側壁に表面積が大きな第一金属層１８ａを成膜することが可能となる。また、第一金属層１８ａを成膜時の基板温度を２００℃以下とすると貫通孔１６表面上でのスパッタ粒子移動が少なくなり、柱状形状での膜成長がし易くなる。
これにより、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔１６の開口側に向かって指向性を有する第一金属層１８ａが形成される。よって、第一金属層１８ａは、緻密に柱状構造が隣接した形態とすることができる。

次に、図５（ｂ）に示すように、メッキ法を用いて前記第一金属層１８ａに重なるように第二金属層１８ｂを形成する（第二工程）。
第一金属層１８ａを形成した後、第二金属層１８ｂを、無電解メッキにより形成する。第一金属層１８ａの材料としては、銅等の導電材料が用いられる。

第二金属層１８ｂの成膜方法として、一般的にはスパッタ法が用いられているが、前述の通りスパッタ法で成膜した場合では、第一金属層１８ａの表面荒れを第二金属層１８ｂで十分埋めることが出来ない。よって、第一金属層１８ａのスパッタ成膜の後には必ず無電解メッキを行う必要がある。
上記の通り表面積を大きくした第一金属層１８ａと無電解メッキ法を組み合わせることにより、第一金属層と第二金属層の境界に生じる隙間を大幅に低減できる。したがって、２層間の密着性が改善されるので、貫通電極部分の信頼性を向上させることが可能となる。

次に、図４（ｃ）に示すように、電解メッキ法を用いて微細孔１６内に導電体からなる電解メッキ層１９を形成する。導電体としては、電気の良導体であれば特に制限は無く、例えば電気抵抗が低い銅、アルミニウム、ニッケル、クロム、銀、錫等の他に、Ａｕ−Ｓｎ、Ｓｎ−Ｐｂ等の合金、あるいはＳｎ基、Ｐｂ基、Ａｕ基、Ｉｎ基、Ａｌ基などのはんだ合金等の金属が利用できる。
以上のようにして、図１に示す半導体貫通配線基板１０が得られる。

また、図２に示す半導体パッケージ１を製造するには、図４（ｄ）に示すように、前述した半導体貫通配線基板１０とキャップ材となる支持体２０とを、接合樹脂３０を使用して接合する。この際、機能素子１２を内側にして、かつ機能素子１２に接触しないようにして支持体２０を被せて接合する。支持体２０もシリコン等の半導体基板が利用できる。接合樹脂３０としては、例えば感光性もしくは非感光性の液状樹脂（ＵＶ硬化型樹脂、可視光硬化型樹脂、赤外光硬化型樹脂、熱硬化型樹脂等）やドライフィルムが挙げられる。樹脂の種類としては、エポキシ樹脂、シリコン樹脂、アクリル樹脂、ポリイミド樹脂等が利用でき、半導体パッケージの使用環境に応じて適宜選択すればよい。

接合樹脂３０を形成するには、例えば液状樹脂を使用して印刷法により所定位置に塗布したり、ドライフィルムを貼り付けてこれをフォトリソグラフィー技術により所定位置のみ残してパターニングする方法等が利用できる。
以上のようにして、図２に示す半導体パッケージ１が得られる。

このようにして得られる貫通配線基板及び半導体パッケージは、シード層の作製において、第一金属層と第一金属層の境界に生じる隙間をなくして、２層間の密着性を向上させることができる。これにより貫通電極部分の信頼性に優れたものとなる。

以上、本発明の貫通配線基板、半導体パッケージ、及び貫通配線基板の製造方法について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。

本発明は、貫通電極を備えた貫通配線基板、半導体パッケージ、及び貫通配線基板の製造方法に広く適用可能である。

本発明に係る貫通配線基板の一例を示す断面図である。本発明の半導体パッケージの一例を示す断面図である。本発明に係る貫通配線基板の製造方法の一例を工程順に示す断面図である。図３に続く工程を順に示す断面図である。図４（ｂ）に示すシード層の作製方法を詳述するための断面図である。従来の貫通配線基板の製造方法の一例を工程順に示す模断面図である。図６に続く工程を順に示す断面図である。図７（ａ）に示すシード層の作製方法を詳述するための断面図である。

符号の説明

１半導体パッケージ、１０貫通配線基板、１１半導体基板、１２機能素子、１３配線部、１４電極部、１５貫通電極、１６貫通孔、１７絶縁膜、１８シード層、１８ａ第一金属層、１８ｂ第二金属層、１９電解メッキ層、２０接合樹脂、２１スパッタ粒子３０支持体。

Claims

半導体基板と、該半導体基板の一方の面側に配された電極部と、
前記半導体基板の他方の面側から一方の面側に至って配され、前記電極部の一部を露呈する貫通孔と、
前記貫通孔の内側面にシード層を介して配された電解メッキ層と、を少なくとも備えた貫通配線基板であって、
前記シード層は、第一金属層と、該第一金属層に重ねて配された第二金属層とから構成され、前記第一金属層は、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔の開口側に向かって指向性を有することを特徴とする貫通配線基板。
半導体基板と、該半導体基板の一方の面側に配された電極部と、
前記半導体基板の他方の面側から一方の面側に至って配され、前記電極部の一部を露呈する貫通孔と、
前記貫通孔の内側面にシード層を介して配された電解メッキ層と、を少なくとも備え、
前記シード層は、第一金属層と、該第一金属層に重ねて配された第二金属層とから構成され、前記第一金属層は、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔の開口側に向かって指向性を有する貫通配線基板、及び、前記貫通配線基板の一方の面側に樹脂を介して配された支持体、を少なくとも備えたことを特徴とする半導体パッケージ。
半導体基板と、該半導体基板の一方の面側に配された電極部と、
前記半導体基板の他方の面側から一方の面側に至って配され、前記電極部の一部を露呈する貫通孔と、
前記貫通孔の内側面にシード層を介して配された電解メッキ層と、を少なくとも備え、
前記シード層は、第一金属層と、該第一金属層に重ねて配された第二金属層とから構成され、前記第一金属層は、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔の開口側に向かって指向性を有する貫通配線基板の製造方法であって、
前記シード層は、スパッタ法により第一金属層を形成する第一工程、及び、該第一金属層に重なるようにメッキ法により第二金属層を形成する第二工程、により作製されることを特徴とする貫通配線基板の製造方法。
前記第一工程は、ロングスロースパッタ法又はコリメートスパッタ法を用いることを特徴とする請求項３に記載の貫通配線基板の製造方法。