JP2009077510A - 電解コンデンサの充放電回路 - Google Patents

Abstract

【課題】電源ノイズ低減や電源安定化を行うとともに、充放電電流を抑圧して電解コンデンサの寿命低下を防止した電解コンデンサの充放電回路を提供する。
【解決手段】バッテリー１の正極側を、イグニッションスイッチ２、制御装置３の電源供給端子３ａ、ドレイン、ソース間に寄生ダイオードを有したＮ型パワーＭＯＳ−ＦＥＴＱ４，Ｑ５および正極線４を介して制御部に接続する。電源供給端子３ａの電源確立を電源電圧検出部１６が検出したら、前記ＦＥＴＱ４，Ｑ５をオン制御し、該Ｑ４，Ｑ５を介して電源の供給および電解コンデンサ６ａの充放電を行う。電源電圧が規定値以上となったらトランジスタＱ６をオンして前記ＦＥＴＱ５のみをオフ制御する。これにより電解コンデンサ６ａからバッテリー１側に流れる不要な放電電流は前記ＦＥＴＱ５の寄生ダイオードにより阻止され、該電解コンデンサ６ａの寿命低下を防止する。
【選択図】図２

Description

本発明は、制御回路などの負荷に電力を供給する電源電力供給装置において、電源ノイズ低減や電源安定化のために用いられる電解コンデンサの充放電回路に係り、例えば、車両のバッテリーより直接電源供給される構成の車両用制御装置において、車両用バッテリー電圧変動時の電解コンデンサ寿命を改善する技術に関する。

従来、車両用制御装置においては、車両用バッテリーの交換時に、バッテリー極性の逆接続による故障を防止するため、バッテリー電源をダイオード等を介して制御装置に供給することで、制御装置の破損を防止する構成となっていた。

下記特許文献１に開示される電解コンデンサ回路は、電解コンデンサを並列に複数個接続することにより、電解コンデンサ１つ当たりの静電容量を小さくし、回路の安全性を高めている。

また、電解コンデンサ同士を絶縁状態に設定するため、回路上にダイオードが設けられている。
特開平６−３７５６８号公報

車両用制御装置においては、電源電圧の安定性／発生ノイズ抑制の関係で電源回路に電解コンデンサを使うことが必要であった。制御装置の消費電流が少ない場合には、電源供給路に逆接続保護用ダイオードが挿入されていることから、バッテリー電圧の変動が生じても電解コンデンサ自身が蓄えていた電荷を電源側に戻すことはなかった。

しかし大電流を制御する制御装置においては、逆接続保護用ダイオードを使うことにより発熱や電源電圧低下が生じ、その対策としてリレー等のスイッチ機能構成を使うことが一般的であった。従って電解コンデンサもスイッチ機能構成により電源回路に直接接続されることにより、電源電圧の変動に伴い電解コンデンサの電荷の充放電をも耐える必要があった。

更に近年に至り、大電流制御装置の搭載機種が増えバッテリー電源電圧の変動がより大きくなり、電解コンデンサの単位時間当たりの充放電電流規格値を超える場合が見られるようになった。

したがってこの規格値を超える充放電電流によって電解コンデンサの寿命を低下させる恐れがあった。

本発明は上記課題を解決するものであり、その目的は、電源電圧の変動が少ない時は、電解コンデンサの本来の使用目的である電源ノイズ低減や電源安定化を行うことができ、電源電圧の変動が大きく電解コンデンサの寿命に影響が出る可能性の有る時は、充放電電流を抑圧して電解コンデンサの寿命低下を防止した電解コンデンサの充放電回路を提供することにある。

上記課題を解決するための本発明の電解コンデンサの充放電回路は、電源と、前記電源に接続されたスイッチ手段と、前記スイッチ手段および負荷を結ぶ母線に接続された電解コンデンサと、前記電解コンデンサの充電電流または放電電流を検出または推定する充放電量検出手段と、前記電解コンデンサと前記スイッチ手段の間の母線に設けられ、前記電解コンデンサの充電または放電電流を低減する充放電量低減手段と、前記充放電量検出手段によって検出された電解コンデンサの単位時間当たりの充電電流または放電電流が所定値を超えるとき前記充放電量低減手段を有功にする切換手段とを備えたことを特徴としている。

この発明によれば、電源電圧の変動が少なく、電解コンデンサの単位時間当たりの充電電流または放電電流が所定値以内のときは、充放電量低減手段が無効にされるため、電源からスイッチ手段および母線を介して負荷に電力が供給される。

この際、電源電圧と負荷の電圧に応じて電解コンデンサの充電、放電が行われ、これによって電源ノイズは低減され、電源の安定化が図られる。また負荷への電力供給路にはダイオードなどは挿入されていないため、ダイオードによる発熱や、供給電圧の低下といった問題は生じない。

また、電源電圧が変動し、電解コンデンサの単位時間当たりの充電電流または放電電流が所定値を超えると、充放電量低減手段が有効にされるため、前記充電または放電電流量は低減される。このため電解コンデンサの発熱を防止し寿命低下を防止することができるとともに、電解コンデンサを小型、安価に構成することができる。

本発明では、前記課題を解決するための手段の他に、次のように構成している。

すなわち、前記充放電量低減手段は、前記電解コンデンサおよびスイッチ手段の間の母線と前記電解コンデンサとの間に接続された抵抗を有し、前記切換手段は、前記抵抗に並列接続され、前記充放電量検出手段により検出された電解コンデンサの単位時間当たりの充電電流または放電電流が所定値以内のときオン制御され、所定値を超えるときオフ制御される第１の半導体スイッチング素子を有していることを特徴としている。

上記構成によれば、電源電圧が変動し、電解コンデンサの単位時間当たりの充電電流または放電電流が所定値を超えると、電解コンデンサの充放電は、第１の半導体スイッチング素子のオフ制御により機能が有効となる抵抗を介して行われる。このため電解コンデンサの充電電流および放電電流の両方が低減される。

また、前記充放電量低減手段は、前記電解コンデンサと前記スイッチ手段の間の母線に、前記負荷から電源への電流の流れを阻止する方向に介挿されたダイオードを有し、前記切換手段は、前記ダイオードに並列接続され、前記充放電量検出手段により検出された電解コンデンサの単位時間当たりの充電電流または放電電流が所定値以内のときオン制御され、所定値を超えるときオフ制御される第２の半導体スイッチング素子を有していることを特徴としている。

上記構成によれば、電源電圧が変動し、電解コンデンサの単位時間当たりの充電電流または放電電流が所定値を超えると、電解コンデンサから電源側へ流れる不要な放電電流は、第２の半導体スイッチング素子のオフ制御により機能が有効となるダイオードによって阻止される。

このため電解コンデンサの放電発熱を防ぎ寿命低下を防止することができるとともに、電解コンデンサを小型、安価に構成することができる。

また前記ダイオードによって、電源端子を逆に接続した（例えばバッテリーの正、負極を逆極性に接続した）場合の装置の故障を防止することができる。

また、前記充放電量低減手段および前記切換手段は、ドレイン、ソース間に形成された寄生ダイオードを有し、該寄生ダイオードが、前記負荷から電源への電流の流れを阻止する方向となるように、前記電解コンデンサと前記スイッチ手段の間の母線に介挿されたＭＯＳ−ＦＥＴを共有し、前記切換手段は、前記充放電量検出手段により検出された電解コンデンサの単位時間当たりの充電電流または放電電流が所定値以内のとき前記ＭＯＳ−ＦＥＴをオン制御し、所定値を超えるとき前記ＭＯＳ−ＦＥＴをオフ制御することを特徴としている。

上記構成によれば、電源電圧が変動し、電解コンデンサの単位時間当たりの充電電流または放電電流が所定値を超えると、電解コンデンサから電源側へ流れる不要な放電電流は、ＭＯＳ−ＦＥＴのオフ制御により機能が有効となる寄生ダイオードによって阻止される。

このため電解コンデンサの放電発熱を防ぎ寿命低下を防止することができるとともに、電解コンデンサを小型、安価に構成することができる。

また、前記充放電量検出手段は、前記電解コンデンサから流れる電流を検出する電流検出手段を有することを特徴としている。

上記構成によれば、電解コンデンサから流れる電流を直接検出するため、検出精度が高い。

また、前記充放電量検出手段は、前記電源電圧を検出する電源電圧検出手段と、該電源電圧検出手段によって検出された電源電圧に基づいて、前記電解コンデンサの単位時間当たりの充電電流または放電電流を推定する充放電電流推定手段とを有することを特徴としている。

上記構成によれば、電源と負荷の間の母線上に電流検出用の抵抗等が存在しないので、電力損失を低減することができる。

また、前記切換手段は、前記充放電量検出手段によって検出された電解コンデンサの単位時間当たりの充電電流または放電電流が前記所定値を超える状態が所定時間経過した後、前記充放電量低減手段を有効にすることを特徴としている。

上記構成によれば、電解コンデンサの単位時間当たりの充電電流または放電電流が所定値を超える状態が所定時間継続した場合にのみ切換えを行うので、瞬間的な以上やノイズによる誤判断を防止することができ、安定した切換制御を行うことができる。

また、前記充放電量検出手段は、前記電解コンデンサの充電電流または放電電流を積分する積分回路を有することを特徴としている。

上記構成によれば、充放電量と時間の両方を判断することができる。

以下、図面を参照しながら、本発明を例えば電動パワーステアリング装置の制御装置に適用した実施の形態を説明する。尚本発明は下記の実施形態例に限定されるものではない。

（第１実施例）
図１は、電動パワーステアリング装置の制御部に制御用電源を供給するための装置の構成の一例を示し、（ａ）はブロック図、（ｂ）は詳細な回路図である。

図１（ａ）において、バッテリー１（本発明の電源）の電力は、イグニッションスイッチ２（本発明のスイッチ手段）、制御装置３の電源供給端子３ａおよび正極線４（本発明の母線）を介して制御装置３の制御部（本発明の負荷；図示省略）に制御用電源として出力される。

正極線４の、最も電源供給端子３ａ寄りには、該正極線４に介挿されたリレー部５ａおよび電源（逆接／電圧）検出／リレー駆動部５ｂを備えた電源逆接続保護部５が接続されている。

前記保護部５の前記制御部側に隣接する正極線４には、ノイズ除去用電解コンデンサ６ａ（本発明の電解コンデンサ）、リップル電流制限抵抗６ｂ（本発明の充放電量低減手段）および該抵抗６ｂに並列接続されたスイッチ部６ｃ（本発明の第１の半導体スイッチング素子）を備えた充放電経路切換え部６が接続されている。

前記充放電経路切換え部６の前記制御部側に隣接する正極線４には、電源電圧変動検出部７（本発明の充放電量検出手段）が接続されている。

上記の構成において、イグニッションスイッチ２がオンされるとバッテリー一の電源はイグニッションスイッチ２および電源供給端子３ａを介して正極線４に供給される。正極線４の電圧が所定電圧に確立されたことを電源（逆接／電圧）検出リレー駆動部５ｂが検出すると、該駆動部５ｂからリレー部５ａにオン制御信号が入力されリレー部５ａはオンとなる。これによってバッテリー一の電源が制御部側へ供給される。

ノイズ除去用電解コンデンサ６ａは電源変動に応じて充放電がなされるが、その際、電源電圧変動検出部７によって初期時にオン制御されているスイッチ部６ｃを介して行われる。

電源供給端子３ａの電圧は電源電圧変動検出部７にて監視され、電圧変動分検出部７ａによって変動分を捉え電圧変動分積算部７ｂの内部閾値を超えた時に充放電経路切換え部６のスイッチ部６ｃをオフさせる。これによってノイズ除去用電解コンデンサ６ａの電流電源経路がリップル電流制限抵抗６ｂを介して接続されることになる。

したがって、前記電解コンデンサ６ａの充放電電流は前記抵抗６ｂによって制限されるので、単位時間当たりの電流を規格内に保ち、電解コンデンサ６ａの発熱を防止し寿命低下を防ぐことができる。

また電源電圧変動検出部７の電圧変動分が電圧変動部積算部７ｂの内部閾値以下になった時に充放電経路切換え部６のスイッチ部６ｃをオンさせて前記電解コンデンサ６ａを電源に直接接続することにより該電解コンデンサ６ａのノイズ吸収性を向上させ制御部電圧の安定化を図ることができる。また前記電解コンデンサ６ａとしては小型で安価なものを使用することができる。

図１（ｂ）の詳細回路図において、図１（ａ）と同一部分は同一符号をもって示している。図１（ｂ）において、バッテリー１の負荷側は接地されている。正極線４に介挿されたリレー５ａのリレー接点５ａａの一端と電源供給端子３ａの共通接続点には、リレーコイルＬ１の一端およびダイオードＤ１のアノードが接続されている。

リレーコイルＬ１の他端は、図示極性のダイオードＤ２およびＮＰＮ型のトランジスタＱ１を介して接地されている。前記トランジスタＱ１のエミッタ、コレクタ間には図示極性のツェナーダイオードＤ３が接続されている。

前記ダイオードＤ１のカソードは、抵抗Ｒ１，Ｒ２を直列に介して接地されている。抵抗Ｒ１とＲ２の共通接続点は前記トランジスタＱ１のベースに接続され、該ベース−接地間にはコンデンサＣ１が接続されている。

前記リレー接点５ａａの他端側の正極線４には、リップル電流制限抵抗６ｂの一端が接続され、該抵抗６ｂの他端はノイズ除去用電解コンデンサ６ａを介して接地されている。

前記抵抗６ｂには、ドレイン、ソース間に寄生ダイオードを有したＰ型パワーＭＯＳ−ＦＥＴＱ２（図１（ａ）のスイッチ部６ｃ；本発明の第１の半導体スイッチング素子）が並列接続されている。

前記Ｐ型パワーＭＯＳ−ＦＥＴＱ２のゲートと正極線４の間には図示極性のツェナーダイオードＤ４が接続されている。正極線４と接地間にはＰＮＰ型のトランジスタＱ３および抵抗Ｒ３が直列に接続されており、該トランジスタＱ３および抵抗Ｒ３の共通接続点は前記Ｐ型パワーＭＯＳ−ＦＥＴＱ２のゲートに接続されている。

正極線４と接地間にはさらに、図示極性のダイオードＤ５、抵抗Ｒ４およびコンデンサＣ２が直列に接続されている。前記ダイオードＤ５および抵抗Ｒ４の共通接続点は図示極性のダイオードＤ６および抵抗Ｒ５を直列に介して前記トランジスタＱ３のベースに接続されている。

前記ダイオードＤ６および抵抗Ｒ５の共通接続点と正極線４の間にはコンデンサＣ３が接続され、トランジスタＱ３のベースと正極線４の間には抵抗Ｒ６が接続されている。

上記構成において、イグニッションスイッチ２がオンされるとバッテリー１から供給される電流は、イグニッションスイッチ２、電源供給端子３ａ、ダイオードＤ１および抵抗Ｒ１，Ｒ２を介して接地側に流れ、抵抗Ｒ１，Ｒ２の共通接続点電圧が所定電圧に達したらトランジスタＱ１がオン制御される。

すると電源供給端子３ａ側からリレーコイルＬ１，ダイオードＤ２およびトランジスタＱ１を介して電流が流れ、リレーコイルＬ１に誘起する電圧によってリレー接点５ａａがオンとなる。これによってバッテリー１の電源は、充放電経路切換え部６、電源電圧変動検出部７および制御部（負荷）側へ供給される。

正極線４の電圧が所定電圧以下であれば、コンデンサＣ３の充電電圧が低いためトランジスタＱ３はオフ状態に保たれ、Ｐ型パワーＭＯＳ−ＦＥＴＱ２はオン状態を維持する。

このため、ノイズ除去用電解コンデンサ６ａの充電、放電はｐ型パワーＭＯＳ−ＦＥＴＱ２を介して行われる。

電源供給端子３ａの電圧変動が大きくなると、コンデンサＣ３の充電量が増え、コンデンサＣ３および抵抗Ｒ４により積分された電圧変動分によってトランジスタＱ３のベース電位が閾値より下がり、トランジスタＱ３はオン制御される。

するとＰ型パワーＭＯＳ−ＦＥＴＱ２のゲート電位が上昇して該ＦＥＴＱ２はオフ制御される。このため前記電解コンデンサ６ａの充電、放電はリップル電流制限抵抗６ｂを介して行われ、前記充放電電流は該抵抗６ｂによって制限される。これによって電解コンデンサ６ａの発熱を防止し寿命低下を防ぐことができる。

（第２実施例）
図２は、電動パワーステアリング装置の制御部に制御用電源を供給するための装置の構成の他の例を示し、（ａ）はブロック図、（ｂ）は詳細な回路図であり、図１と同一部分は同一符号をもって示している。

図２（ａ）において、バッテリー１の電力は、イグニッションスイッチ２、制御装置３の電源供給端子３ａ、正極線４および該正極線４に介挿された半導体リレー部１５を介して制御装置３の制御部（図示省略）に制御用電源として出力される。

半導体リレー部１５は、開閉部１５ａおよび電源逆接保護部１５ｂを直列接続して構成されている。開閉部１５ａは例えばＭＯＳ−ＦＥＴ，ＦＥＴ，トランジスタ等のスイッチング素子Ｓ１から成り、電源逆接保護部１５ｂは、正極線４に、図示省略の制御部からバッテリー１への電流の流れを阻止する極性に介挿されたダイオードＤ１１と、該ダイオードＤ１１に並列接続されたＦＥＴ，トランジスタ等のスイッチング素子Ｓ２とで構成されている。

１６は電源供給端子３ａの電圧を検出する電源電圧検出部であり、その検出電圧は電源電圧変動演算／半導体リレー制御部１７に入力される。

電源電圧変動演算部１７の１７ａは、電源電圧検出部１６から入力される検出電圧に基づいて、該電圧が規定値を超えたとき前記スイッチング素子Ｓ１，Ｓ２をともにオンさせる（電源電圧不確立時はＳ１，Ｓ２ともにオフさせる）信号を出力するとともに、前記検出電圧に基づいて電解コンデンサ６ａの充放電電流を推定し、電源供給端子３ａの電圧変動が規定値を超えたときに前記電源逆接保護部１５ｂのスイッチング素子Ｓ２のみをオフさせる信号を出力する演算部（例えばマイクロコンピュータで構成される充放電電流推定手段）である。

１７ｂは、演算部１７ａからの信号に基づいて前記スイッチング素子Ｓ１，Ｓ２へオン、オフ制御信号を出力する半導体リレーＯＮ−ＯＦＦ信号出力部である。

１７ｃは、演算部１７ａからの信号に基づいて前記スイッチング素子Ｓ２へオフ制御信号を出力する放電経路変更部である。

１７ｄは反転入力端子付き論理積回路であり、その反転入力端には前記放電経路変更部１７ｃの出力信号が入力され、非反転入力端には前記半導体リレーＯＮ−ＯＦＦ信号出力部１７ｂの出力信号が入力され、出力端の信号は前記スイッチング素子Ｓ２に供給される。

上記構成において、イグニッションスイッチ２がオンされるとバッテリー一の電源はイグニッションスイッチ２および電源供給端子３ａを介して正極線４に供給される。正極線４の電圧が所定電圧に確立されたことを電源電圧検出部１６の電圧に基づいて演算部１７ａが検出すると、該演算部１７ａの出力により半導体リレーＯＮ−ＯＦＦ信号出力部１７ｂからハイレベル信号が出力される。このハイレベル信号により開閉部１５ａのスイッチング素子Ｓ１がオン制御される。

一方、反転入力端子付き論理積回路１７ｄの反転入力端子には、放電経路変更部１７ｃから通常ローレベル信号が入力されているため、非反転入力端に前記出力部１７ｂからハイレベル信号が入力されることによって該論理積回路１７ｄの出力はハイレベルとなる。これによって電源逆接保護部１５ｂのスイッチング素子Ｓ２がオン制御され、バッテリー１の電源がスイッチング素子Ｓ１，Ｓ２を介して制御部側へ供給される。

ノイズ除去用電解コンデンサ６ａは電源変動に応じて充放電がなされるが、その際、前記スイッチング素子Ｓ１およびダイオードＤ１１の機能を無効としているスイッチング素子Ｓ２を介して行われる。

ここで、電源供給端子３ａの電圧変動が規定値を超えた（電圧変動／時間が規定以上続いた）と演算部１７ａが判断した場合は、放電経路変更部１７ｃの出力信号がローレベルからハイレベルに切り換わり、反転入力端子付き論理積回路１７ｄの出力がローレベルとなるので、前記スイッチング素子Ｓ２はオフ制御される。

このため電源供給端子３ａの電源電圧は、スイッチング素子Ｓ１およびダイオードＤ１１を介して制御部へ供給されるとともに、ノイズ除去用電解コンデンサ６ａに充電される。

また、前記電解コンデンサ６ａから電源供給端子３ａ側に流れる不要な放電電流はダイオードＤ１１によって阻止されるので、ノイズ除去用電解コンデンサ６ａの充放電量が低減され、寿命低下を防止することができる。

図２（ｂ）の詳細回路図において、図２（ａ）と同一部分は同一符号をもって示している。図２（ｂ）において、バッテリー１の負極側は接地されている。電源供給端子３ａと接地間には、図示極性のダイオードＤ２１、抵抗Ｒ１１および抵抗Ｒ１２が順次直列に接続されている。

抵抗Ｒ１２にはコンデンサＣ１１が並列接続されている。前記抵抗Ｒ１１およびＲ１２の共通接続点は、電源電圧変動演算／半導体リレー制御部１７（の演算部１７ａ）の入力端に接続されている。

前記ダイオードＤ２１および正極線４の共通接続点と前記電解コンデンサ６ａおよび正極線４の共通接続点との間には、ドレイン、ソース間に寄生ダイオードを有したＮ型パワーＭＯＳ−ＦＥＴＱ４およびＱ５（図２（ａ）開閉部１５ａおよび電源逆接保護部１５ｂ）を直列接続した半導体リレー部１５が接続されている。

電源電圧変動演算／半導体リレー制御部１７（の半導体リレーＯＮ−ＯＦＦ信号出力部１７ｂ）の出力端は抵抗Ｒ１３〜Ｒ１５の各一端に接続されている。抵抗Ｒ１３の他端はＮ型パワーＭＯＳ−ＦＥＴＱ４のゲートに接続され、抵抗Ｒ１４の他端はＮ型パワーＭＯＳ−ＦＥＴＱ５のゲートに接続され、抵抗Ｒ１５の他端は前記ＦＥＴＱ４、Ｑ５の共通接続点に接続されている。

電源電圧変動演算／半導体リレー制御部１７（の半導体リレーＯＮ−ＯＦＦ信号出力部１７ｂ）の出力端は、さらに、抵抗Ｒ１６を介してＮＰＮ型のトランジスタＱ６のベースに接続されている。

トランジスタＱ５のエミッタは接地され、ベース、エミッタ間には抵抗Ｒ１７が接続されている。前記トランジスタＱ６のコレクタは前記Ｎ型パワーＭＯＳ−ＦＥＴＱ５のゲートに接続されている。図３は図２（ｂ）のＮ型パワーＭＯＳ−ＦＥＴＱ４，Ｑ５の各動作状態における等価回路を示している。

上記構成において、初期状態では、前記Ｎ型パワーＭＯＳ−ＦＥＴＱ４，Ｑ５は図３（ａ）のようにともにオフとなっている。まずイグニッションスイッチ２がオンされるとバッテリー１から供給される電流は、イグニッションスイッチ２、電源供給端子３ａ、ダイオードＤ２１および抵抗Ｒ１１，Ｒ１２を介して接地側に流れ、抵抗Ｒ１１，Ｒ１２の共通接続点電圧が所定電圧に達したら、電源電圧変動演算／半導体リレー制御部１７から半導体リレー駆動用の信号（例えばＩＧＮ電圧の約２倍の電圧）が抵抗Ｒ１３，Ｒ１４を介してＮ型パワーＭＯＳ−ＦＥＴＱ４，Ｑ５に入力される。

これによって前記ＦＥＴＱ４，Ｑ５は図３（ｂ）のようにともにオン制御され、バッテリー１の電源が前記ＦＥＴＱ４，Ｑ５を介して制御部側へ供給される。ノイズ除去用電解コンデンサ６ａは電源変動に応じて充放電がなされるが、その際、寄生ダイオードの機能が無効となっているＮ型パワーＭＯＳ−ＦＥＴＱ４，Ｑ５を介して行われる。

ここで、電源供給端子３ａの電圧（抵抗Ｒ１１およびＲ１２の共通接続点電圧の）変動が規定値を超えた（電圧変動／時間が規定以上続いた）場合、電源電圧変動演算／半導体リレー制御部１７から放電経路変更部１７ｃにハイレベル信号が出力されるため、トランジスタＱ６がオンする。

このため、Ｎ型パワーＭＯＳ−ＦＥＴＱ５のゲートが接地電位となるため該ＦＥＴＱ５のみ図３（ｃ）のようにオフ制御される。これによって、前記電解コンデンサ６ａは電源変動により充電電圧よりも電源供給端子電圧が高い場合のみ充電が行われる（制御部側の電流消費が無ければ電圧が高くなった初回のみ充電電流が流れる）。

また、前記電解コンデンサ６ａから電源供給端子３ａ側に流れる不要な放電電流は前記ＦＥＴＱ５の寄生ダイオードによって阻止される。このため、制御部側電源は前記ＦＥＴＱ５のダイオード順方向電圧降下分低くなるが、前記電解コンデンサ６ａの寿命低下は無い。

図２（ｂ）の実施例において、電源電圧検出部１６の電圧検出はトランジスタによるものではないので、トランジスタの温度誤差による影響は無い。

（第３実施例）
図４は、電動パワーステアリング装置の制御部に制御用電源を供給するための装置の構成の他の例を示し、（ａ）はブロック図、（ｂ）は詳細な回路図である。

図４において図２と同一部分は同一符号をもって示している。図４において、ノイズ除去用電解コンデンサ６ａおよび正極線４の共通接続点と半導体リレー部１５を結ぶ正極線４には、該共通接続点から半導体リレー部１５方向に流れる電流を検出する（又はその逆方向に流れる電流の両方であってもよい）制御電流検出部２１が介挿されている。

この制御電流検出部２１は、電源電流検出部２１ａとその検出電流を電圧に変換する電流−電圧変換部２１ｂを備え、該変換部２１ｂの出力は前記演算部１７ａに入力される。演算部１７ａは、制御電流検出部の出力に基づいて、電流が単位時間当たり規定量流れたか否かを判断する。

上記構成において、イグニッションスイッチ２がオンされて電源電圧検出部１６が電源電圧を検出してから、前記スイッチング素子Ｓ１，Ｓ２がオン制御されるまでの動作は図２（ａ）と同様である。

このため電源供給端子３ａの電源はスイッチング素子Ｓ１，Ｓ２および電源電流検出部２１ａを介して制御部側へ供給される。

ノイズ除去用電解コンデンサ６ａは電源変動に応じて充放電がなされるが、その際電源電流検出部２１ａおよび前記スイッチング素子Ｓ１，Ｓ２を介して行われる。

ここで、電源電流検出部２１ａの検出電流を電流−電圧変換部２１ｂで電圧変換した値が大きくなって、演算部１７ａが、バッテリー１方向に流れる電流が単位時間当たり規定量流れたと判断した場合は、前記図２（ａ）の場合と同様に、スイッチング素子Ｓ２のみをオフ制御する。

これによって電源供給端子３ａの電源電圧は、スイッチング素子Ｓ１およびダイオードＤ１１を介して制御部へ供給されるとともに、ノイズ除去用電解コンデンサ６ａに充電される。

また、前記電解コンデンサ６ａから電源供給端子３ａ側に流れる不要な放電電流はダイオードＤ１１によって阻止されるので、ノイズ除去用電解コンデンサ６ａの充放電量が低減され、寿命低下を防止することができる。

図４（ｂ）の詳細回路図において、図４（ａ）および図２（ｂ）と同一部分は同一符号をもって示している。前記電解コンデンサ６ａおよび正極線４の共通接続点と前記Ｎ型パワーＭＯＳ−ＦＥＴＱ５を結ぶ正極線４には抵抗Ｒ２１が介挿されている。

前記抵抗Ｒ２１と前記電解コンデンサ６ａの共通接続点は、抵抗Ｒ２２を介して差動演算増幅器Ｘ１の負側入力端に接続されている。抵抗Ｒ２１と前記ＦＥＴＱ５の共通接続点は抵抗Ｒ２３を介して前記差動演算増幅器Ｘ１の正側入力端に接続されている。

差動演算増幅器Ｘ１の出力端は電源電流変動演算／半導体リレー制御部１７（の演算部１７ａ）の入力端に接続され、出力端と負側入力端の間には帰還抵抗Ｒ２５が接続されている。

上記構成において、初期状態では前記Ｎ型パワーＭＯＳ−ＦＥＴＱ４，Ｑ５は図３（ａ）のようにともにオフとなっている。イグニッションスイッチ２がオンされて電源電圧検出部１６が電源電圧を検出してから、前記Ｎ型パワーＭＯＳ−ＦＥＴＱ４，Ｑ５がオン制御されるまでの動作は図２（ｂ）と同様である。

このため電源供給端子３ａの電源はＮ型パワーＭＯＳ−ＦＥＴＱ４，Ｑ５および抵抗Ｒ２１を介して制御部側へ供給される。

ノイズ除去用電解コンデンサ６ａは電源変動に応じて充放電がなされるが、その際抵抗Ｒ２１および前記ＦＥＴＱ４，Ｑ５を介して行われる。

個々で、前記電解コンデンサ６ａから電源供給端子３ａ側へ流れる放電電流が大きくなると、その電流方向に沿って抵抗Ｒ２１の両端に生じる電圧が高くなる。そして差動演増幅器Ｘ１の負側入力端電位が、基準電源２１ｃの電圧により決定される正側入力端電位よりも高くなると、出力端の出力電圧レベルが例えばローレベルからハイレベルに反転する。

これによって電源電流変動演算／半導体リレー制御部１７はバッテリー１方向に流れる電流が単位時間当たり規定量流れたと判断し、前記図２（ｂ）の場合と同様に、前記トランジスタＱ６をオン制御してＮ型パワーＭＯＳ−ＦＥＴＱ５のみを図３（ｃ）のようにオフ制御する。

これによって、前記電解コンデンサ６ａは電源変動により充電電圧よりも電源供給端子電圧が高い場合のみ充電が行われる（制御部側の電流消費が無ければ電圧が高くなった初回のみ充電電流が流れる）。

また、前記電解コンデンサ６ａから電源供給端子３ａ側に流れる不要な放電電流は前記ＦＥＴＱ５の寄生ダイオードによって阻止され、電解コンデンサ６ａの寿命低下は無い。

尚、本発明は電動パワーステアリング装置に適用するに限らず、電解コンデンサを備えた他の電源供給回路にも適用することができる。

本発明の一実施形態例を示し、（ａ）はブロック図、（ｂ）は詳細な回路図。 本発明の他の実施形態例を示し、（ａ）はブロック図、（ｂ）は詳細な回路図。 本発明の他の実施形態例における要部の動作を表す説明図。 本発明の他の実施形態例を示し、（ａ）はブロック図、（ｂ）は詳細な回路図。

符号の説明

１…バッテリー、２…イグニッションスイッチ、３…制御装置、３ａ…電源供給端子、４…正極線、５…電源逆接保護部、６…充放電経路切換え部、６ａ…ノイズ除去用電源コンデンサ、６ｂ…リップル電流制限抵抗、７…電源電圧変動／検出部、１５…半導体リレー部、１６…電源電圧検出部、１７…電源電圧変動演算／半導体リレー制御部、１７ａ…演算部、２１…制御電流検出部、Ｃ１〜Ｃ３，Ｃ１１…コンデンサ、Ｄ１，Ｄ２，Ｄ５，Ｄ６，Ｄ２１…ダイオード、Ｄ３，Ｄ４…ツェナーダイオード、Ｑ１、Ｑ３，Ｑ６…トランジスタ、Ｑ２、Ｑ４，Ｑ５…パワーＭＯＳ−ＦＥＴ、Ｒ１〜Ｒ６，Ｒ１１〜Ｒ１７，Ｒ２１〜Ｒ２５…抵抗。

Claims (8)

1. 電源と、
   前記電源に接続されたスイッチ手段と、
   前記スイッチ手段および負荷を結ぶ母線に接続された電解コンデンサと、
   前記電解コンデンサの充電電流または放電電流を検出または推定する充放電量検出手段と、
   前記電解コンデンサと前記スイッチ手段の間の母線に設けられ、前記電解コンデンサの充電または放電電流を低減する充放電量低減手段と、
   前記充放電量検出手段によって検出された電解コンデンサの単位時間当たりの充電電流または放電電流が所定値を超えるとき前記充放電量低減手段を有功にする切換手段と
   を備えたことを特徴とする電解コンデンサの充放電回路。
2. 前記充放電量低減手段は、前記電解コンデンサおよびスイッチ手段の間の母線と前記電解コンデンサとの間に接続された抵抗を有し、
   前記切換手段は、前記抵抗に並列接続され、前記充放電量検出手段により検出された電解コンデンサの単位時間当たりの充電電流または放電電流が所定値以内のときオン制御され、所定値を超えるときオフ制御される第１の半導体スイッチング素子を有していることを特徴とする請求項１に記載の電解コンデンサの充放電回路。
3. 前記充放電量低減手段は、前記電解コンデンサと前記スイッチ手段の間の母線に、前記負荷から電源への電流の流れを阻止する方向に介挿されたダイオードを有し、
   前記切換手段は、前記ダイオードに並列接続され、前記充放電量検出手段により検出された電解コンデンサの単位時間当たりの充電電流または放電電流が所定値以内のときオン制御され、所定値を超えるときオフ制御される第２の半導体スイッチング素子を有していることを特徴とする請求項１に記載の電解コンデンサの充放電回路。
4. 前記充放電量低減手段および前記切換手段は、ドレイン、ソース間に形成された寄生ダイオードを有し、該寄生ダイオードが、前記負荷から電源への電流の流れを阻止する方向となるように、前記電解コンデンサと前記スイッチ手段の間の母線に介挿されたＭＯＳ−ＦＥＴを共有し、
   前記切換手段は、前記充放電量検出手段により検出された電解コンデンサの単位時間当たりの充電電流または放電電流が所定値以内のとき前記ＭＯＳ−ＦＥＴをオン制御し、所定値を超えるとき前記ＭＯＳ−ＦＥＴをオフ制御することを特徴とする請求項１に記載の電解コンデンサの充放電回路。
5. 前記充放電量検出手段は、前記電解コンデンサから流れる電流を検出する電流検出手段を有することを特徴とする請求項１に記載の電解コンデンサの充放電回路。
6. 前記充放電量検出手段は、前記電源電圧を検出する電源電圧検出手段と、該電源電圧検出手段によって検出された電源電圧に基づいて、前記電解コンデンサの単位時間当たりの充電電流または放電電流を推定する充放電電流推定手段とを有することを特徴とする請求項１に記載の電解コンデンサの充放電回路。
7. 前記切換手段は、前記充放電量検出手段によって検出された電解コンデンサの単位時間当たりの充電電流または放電電流が前記所定値を超える状態が所定時間経過した後、前記充放電量低減手段を有効にすることを特徴とする請求項１に記載の電解コンデンサの充放電回路。
8. 前記充放電量検出手段は、前記電解コンデンサの充電電流または放電電流を積分する積分回路を有することを特徴とする請求項１に記載の電解コンデンサの充放電回路。

Images