JP4066261B2 - 並列モニタを有する電気二重層キャパシタ用充電回路 - Google Patents

Description

本発明は、単セルを直列に接続した電気二重層キャパシタ（コンデンサ）の充電回路に関する。

近年、電気自動車の駆動用電源としてまた、メモリバックアップ電源としてさらに、太陽光発電装置などに電気二重層キャパシタ（ＥＤＬＣ：electric double layer capacitor）の応用が進んでいる。電気二重層キャパシタは大容量（ファラドオーダ）で高いエネルギ密度を有し、高速充放電が可能であることやサイクル寿命が優れている長所を有している。

しかし、電気二重層キャパシタ素子（単セル）の定格電圧は、電気二重層がキャパシタの絶縁物として機能する、電気分解を生じない耐電圧である２.３Ｖ〜２.５Ｖといった低いものとならざるを得ない。而して、パワーエレクトロニクス分野で使用するには、単セルを複数箇直列接続して用いる。しかしながら、各キャパシタセルには容量や漏洩抵抗の違いがありまた、各キャパシタの残存電圧もあり直列に接続されている複数の単セルを均等に耐電圧（満充電）まで充電することが困難である。

単に、単セルを直列接続して充電すると、電気二重層キャパシタ特有の漏洩電流、多くのＣＲ配列、静電容量の相異に起因して充電電圧に不揃いが発生する。而して、各単セルの耐電圧の関係から充電電圧は、最初に満充電が完了したセルに制約される。このため、全ての単セルを満充電にする場合の蓄積エネルギに比し、大幅な電力損失となる。このような問題を解決すべく、充電電圧が単セルの耐電圧以上とならないように、電気二重層キャパシタ（単セル）毎に充電電圧を検出、監視し、充電電圧値が耐電圧（耐圧保証電圧）に達したときに、充電電流をバイパスさせることによって当該電気二重層キャパシタ（単セル）の充電動作を停止する並列モニタ回路が知られている（たとえば、特許文献１参照）。
特開２００３−２４４８５９号公報

しかしながら、上記先行技術における並列モニタは、シャントレギュレータ（比較器）、ｎｐｎトランジスタなどを用いて全電流を検知しながら複雑な制御を行っている。キャパシタの設定充電電圧よりも低い電圧値に充電変化点を設け、キャパシタモジュール電圧が充電変化点を超えた時点で、定電流充電から定電圧充電に移行する充電制御方式を採っており、並列モニタは、シャントレギュレータとトランジスタからなり１００Ａ並列モニタで消費する電力は２５０Ｗにもなる。

一方、並列モニタは、直列に接続される電気二重層キャパシタ（単セル）の箇数だけ必要であり、並列モニタの回路構成は簡潔であることが望まれるが、通常、設定電圧を得るために、シャントレギュレータやコンパレータ、ツェナーダイオードを用い、バイパス電流はトランジスタや抵抗に流す構成が採られることが多く、電子部品点数が多い問題がある。また、直列に接続された電気二重層キャパシタ（単セル）の全てを真の満充電にするに際しても、電気二重層キャパシタの性質上、さらに定電圧で緩和充電を行わざるを得ない。この充電電圧の設定が難しくさらに、電気二重層キャパシタの蓄電量も少なくなる。

本発明は、並列モニタの回路構成を最小部品点数で実現させるとともに、当該単セル見掛け上の満充電に達すると充電電流を並列回路にバイパスさせて当該単セルの充電動作を停止させ、直列に接続された単セルの全てが満充電となったら、定電圧充電の場合多大な電力を消費する並列モニタを用いることなしに定電圧電源による緩和充電に移行すべく、各単セルの並列モニタを充電回路から切り離すことができる、並列モニタを有する電気二重層キャパシタ用充電回路を提供することを目的とする。

上記課題を解決するための、請求項１に記載の発明は、単セルを直列に接続した電気二重層キャパシタの充電回路であって、各単セルに対して並列に電界効果型トランジスタ（ＦＥＴ）又は絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）１箇と分圧抵抗２箇からなる並列モニタを配設するとともに、前記直列に接続された全ての電気二重層キャパシタ単セルの満充電を検知するヒステリシスコンパレータおよび該ヒステリシスコンパレータからの出力信号を入力されて各並列モニタのＦＥＴのゲート電圧をダイオードＤ１，------，Ｄｎを介してターンオン、ターンオフに制御できる電界効果型トランジスタ（ＦＥＴ）ならびに定電流源および定電圧源何れかにスイッチする充電用電源コントローラとからなり、前記直列に接続された全ての電気二重層キャパシタ単セルが満充電となった時点でそれを検知して各並列モニタを電子的に充電回路から切り離すとともに、充電用電源コントローラを定電流源から定電圧源にスイッチし緩和充電に移行するよう構成してなる並列モニタを有する電気二重層キャパシタ用充電回路である。

請求項２に記載の発明は、各単セルの満充電を視認可能にすべく、発光ダイオード（ＬＥＤ）をソース側分圧抵抗に直列に接続してなる請求項１に記載の並列モニタを有する電気二重層キャパシタ用充電回路である。

請求項３に記載の発明は、並列モニタを構成する電界効果型トランジスタ（ＦＥＴ）に、温度変化に起因するバイアスの変動を小ならしめるべく、ソースに直列に抵抗を接続してなる請求項１又は請求項２に記載の並列モニタを有する電気二重層キャパシタ用充電回路である。

請求項４に記載の発明は、各並列モニタにおける電界効果型トランジスタ（ＦＥＴ）のゲート電圧をダイオードを介して接地する回路におけるゲートとダイオード間に抵抗を介挿し、分圧抵抗を流れる電流を小さくするよう構成してなる請求項１乃至請求項３何れかに記載の並列モニタを有する電気二重層キャパシタ用充電回路である。

請求項５に記載の発明は、各並列モニタが充電回路から切り離されたことを視認可能にすべく、発光ダイオード（ＬＥＤ）を、ヒステリシスコンパレータ出力の接地抵抗に直列に接続してなる請求項１乃至請求項４何れかに記載の並列モニタを有する電気二重層キャパシタ用充電回路である。

本発明によれば、並列モニタが最小の部品点数からなる回路構成であるため、直列に接続された単セルからなる電気二重層キャパシタ用充電回路もきわめて簡潔な回路構成である。単セルの直列接続箇数が多くなるほどその利点は大となる。また、直列に接続された単セルからなる電気二重層キャパシタの単セルの全てが満充電となったことをヒステリシスコンパレータで検知しそのまま緩和充電に移行するに際し、並列モニタを簡単に電子的に充電回路から離脱させ得るから電力損失を伴うことなく電気二重層キャパシタに最大限の蓄電能力を与え得る。

また、本発明の電気二重層キャパシタ用充電回路においては、充電電流が並列モニタ側およびキャパシタ（単セル）側双方に流れる期間があり、充電電流がある時点から全て並列モニタ側に流れる従来の並列モニタに比し、並列モニタの動作期間が同一の場合、消費電力を軽減できる。

本発明は、大容量キャパシタであるレドックスフロー電池などの充電にも適用できるとともに、種々のパワーエレクトロニクス用電源に応用できる。また、並列モニタの構成が簡単で消費電力も小さいから、モジュール化、集積化も可能である。

電気二重層キャパシタセルは構造上複雑なＲＣ配列になっているため、直列に接続された電気二重層キャパシタの単セルの全てが満充電になったとして直ちに充電を停止すると、自己放電によりセル端子電圧が降下するため満充電とはならずに最大の蓄電能力を得ることができない。そこで、定電圧電源で所定の時間緩和充電を行えば真の満充電が得られ、全てのキャパシタ（単セル）が最大の蓄電能力を発揮し得ることになる。ここで、緩和充電期間に並列モニタが動作すると充電電流の殆どが並列モニタ側に流れるため、多大な電力損失をもたらす。而して、緩和充電期間においては並列モニタは不要であり、従って本発明においては緩和充電期間は並列モニタを電子的に充電回路から切り離して緩和充電できるように構成している。

本発明においては、並列モニタは低電圧駆動の電界効果型トランジスタであるＭＯＳＦＥＴ(metal-oxide semiconductor field effect transistor)または、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：insulated gate bipolar transistor）１箇と抵抗２箇からなるきわめて簡潔な構成である。また、直列に接続された全ての単セルが見掛け上の満充電になったらそれを検知してきわめて簡単に各並列モニタを充電回路から離脱させて電力損失最小の状態下に、定電圧電源による緩和充電に移行する。

図１（ａ）に、本発明の並列モニタを有する電気二重層キャパシタの充電回路における並列モニタの一実施形態を示す。図１（ａ）において、Ｉは充電電流、Ｃは電気二重層キャパシタの単セルであって、このキャパシタ単セルＣと並列に、１箇のＭＯＳＦＥＴと２箇の抵抗ａＲおよびＲとからなる並列モニタが接続される。Ｄはドレイン、Ｇはゲート、Ｓはソースであり、ボディダイオードを有するＭＯＳＦＥＴを構成している。

この回路の動作を説明すると、定電流電源からの電流によってキャパシタ単セルの充電を始めるが、ＭＯＳＦＥＴのゲート・ソース端子はキャパシタの単セルと並列であり、ＭＯＳＦＥＴのゲート・ソース間電圧はキャパシタ単セルの分圧である。而して、充電初期にはキャパシタ単セルの端子電圧も低いから、ゲート・ソース間電圧は閾値以下となりＭＯＳＦＥＴに電流は流れず、充電電流は専らキャパシタ単セル側に流れ、電気二重層キャパシタの単セルの端子電圧は線形的に上昇していく。

そして、キャパシタ単セルの端子電圧が単セルの耐電圧に近づくと、ＭＯＳＦＥＴのゲート・ソース間電圧が閾値を超えてＭＯＳＦＥＴにも電流は流れ始め、その後さらにゲート・ソース間電圧も上昇するから充電電流は全てＭＯＳＦＥＴに流れ、キャパシタ単セル側には流れることなくバイパスされる。こうして、キャパシタ単セルの充電動作は停止し端子電圧の上昇はストップする。

処で、キャパシタ単セルの端子電圧が丁度単セルの耐電圧となったときに充電電流をストップさせ、ＭＯＳＦＥＴ側にバイパスさせるようにするためには、予め、ＭＯＳＦＥＴのゲート・ソース間電圧対ドレイン電流特性を調べておくことによって、分圧抵抗Ｒ、ａＲのａを決定する。抵抗Ｒ、ａＲを流れる電流を、充電電流に比し十分無視できるような値とすべく、抵抗をｋΩ台の値とする。

本発明の並列モニタを有する電気二重層キャパシタの充電回路における並列モニタのＭＯＳＦＥＴには、図１（ａ）に示すように、ボディダイオードを有している。このボディダイオードは、キャパシタ単セルの逆方向充電を阻止する利点もある。

次に、本発明においては、直列に接続された全ての単セルの満充電検出には、コンパレータを利用している。全ての単セルが見掛け上の満充電になると、図４に示すコンパレータ（Comp）出力がLowレベルからHighレベルとなり、このコンパレータからの出力信号によってＭＯＳＦＥＴ（Ｑ１）がオフからオンとなる。この動作によって各単セルの並列モニタであるＭＯＳＦＥＴのゲート電圧がダイオードＤ１〜Ｄ４を介して接地されるから、全てのＭＯＳＦＥＴ（並列モニタ）はオフとなり各並列モニタは電子的に充電回路から切り離される。 その際、各並列モニタの抵抗ａＲ、Ｒには充電電流の一部が流れるが、抵抗ａＲ、Ｒの抵抗値はｋΩ台の値でありこの抵抗による消費電力は殆ど問題とならない。

本発明においては、コンパレータ（Comp）をヒステリシスコンパレータとし、定電流充電から定電圧充電（緩和充電）への切り換え時にキャパシタ電圧の低下によって再びＭＯＳＦＥＴ（Ｑ１）がオンからオフとなるのを防止している。

図１（ａ）に、本発明の並列モニタを有する電気二重層キャパシタの充電回路における並列モニタの基本回路を示す。並列モニタはＭＯＳＦＥＴ１箇と抵抗２箇の最小部品点数からなっている。ＭＯＳＦＥＴのドレインＤは、キャパシタ単セルの正極に、ソースＳは単セルの負極にそれぞれ接続されており、分圧抵抗Ｒ、ａＲがＭＯＳＦＥＴのドレインＤ・ゲートＧ間およびゲートＧ・ソースＳ間にそれぞれ挿入されている。

キャパシタ単セルの充電初期においてはキャパシタ単セルの充電電圧も低く、ＭＯＳＦＥＴのゲートＧ・ソースＳ間電圧は閾値以下であるから充電電流は専らキャパシタ単セル側に流れ、キャパシタ単セルの充電が遂行される。而して、キャパシタ単セルの充電電圧が単セルの耐電圧に近づくと、ＭＯＳＦＥＴのゲートＧ・ソースＳ間電圧が閾値を超え、充電電流はＭＯＳＦＥＴとキャパシタ単セルの双方に流れるようになる。その後、ゲートＧ・ソースＳ間電圧がさらに上昇し、充電電流の全てがＭＯＳＦＥＴ側に流れてバイパスされ、キャパシタ単セルの充電動作は停止する。

キャパシタ単セルの充電電圧が丁度単セルの耐電圧となったときに充電電流をストップさせ、ＭＯＳＦＥＴ側にバイパスさせるようにするためには、予め、低電圧駆動のＭＯＳＦＥＴのドレイン電流Ｉ_Ｄ（充電電流）をパラメータにしてソースＳ・ドレインＤ間電圧Ｖ_ＤＳ対ゲートＧ・ソースＳ間電圧Ｖ_ＧＳ特性を、図２に示す回路によって測定しておく。図３に、その測定結果の一例を示す。この図３に示す測定結果から、分圧抵抗比ａを決定する。先ず、キャパシタ単セルの耐電圧が、たとえば２.５Ｖであるならば、Ｖ_ＤＳ＝２.５Ｖを通る、横軸に平行な直線を引き、充電電流が２Ａなら、２Ａの曲線との交点をＰとすると、Ｐ点の横軸座標値Ｖ_ＧＳが満充電電圧（耐電圧）である。このＶ_ＤＳ＝２.５ＶとＶ_ＧＳが＝２.０Ｖを、式Ｖ_ＤＳ＝（１＋ａ）Ｖ_ＧＳに代入してａが決定される。Ｒは、ｋΩ台の抵抗値でよい。

通常、電気二重層キャパシタは同一品種で容量が等しい単セルを直列接続するので、全ての並列モニタのＭＯＳＦＥＴも同一メーカー、同一品種を使用すれば、上記、ゲートＧ・ソースＳ間電圧Ｖ_ＧＳ特性の測定は一度でよく、満充電電圧（耐電圧）のばらつきは誤差範囲である。電気二重層キャパシタを二次電池として使用する場合、並列モニタの消費電力は最初の充電において最大であり、二回目以降の充電における並列モニタの消費電力は並列モニタの動作時間が短くなるためさほど大きくはならない。これは、最初の充電で各単セルが満充電でリセットされるためである。

図４に、電気二重層キャパシタの単セルを４箇直列に接続した、電気二重層キャパシタの充電回路を示す。各単セルには、並列モニタが単セルに並列に接続されており、並列モニタ切り離し回路の動作によって各単セルの緩和充電時に充電回路から切り離される。全ての単セルが見掛け上の満充電電圧Ｖ_ｆｕｌｌになると、ヒステリシスコンパレータ（Ｃｏｍｐ）がそれを検知してその出力をオフからオンに切り換える。これによって、ＭＯＳＦＥＴ（Ｑ１）がオフからオンとなり、各並列モニタのゲート電圧はダイオードＤ１〜Ｄ４を通して接地される。

ここで、各単セルの負極（ソース電圧）は全て正の電圧であるから、並列モニタにおけるＭＯＳＦＥＴのゲートＧ・ソースＳ間電圧Ｖ_ＧＳは閾値以下となり、各並列モニタは充電回路から切り離された状態となる。この状態の検知（視認）は、発光ダイオードＬＥＤ１で行うことができる。

そして、充電用電源コントローラでスイッチＳＷ１が定電流源から定電圧源に切り換わると、所定の時間緩和充電に入る。この緩和充電期間にあっては、並列モニタは充電回路から切り離された状態で充電が行なわれるため、各単セルには真の満充電が得られキャパシタの蓄電量が最大となる。

コンパレータ（Ｃｏｍｐ）は、充電用電源の切り換え時に、自己放電によって単セルの端子電圧が降下してＭＯＳＦＥＴ（Ｑ１）がオフとなって再び並列モニタが動作して各単セルの充電電荷が並列モニタ側に流れることがないよう、ヒステリシスコンパレータとしている。

図５に、図４に示す充電回路において、さらに電力損失を小ならしめるようにした回路を示す。電気二重層キャパシタの単セルをｎ箇直列に接続し、ｋを抵抗分圧係数とすると、

ヒステリシス幅は、Ｖ_ｆｕｌｌ ^＋−Ｖ_ｆｕｌｌ ⁻である。図４に示す回路では、緩和充電期間にも小さな電流ではあるが、各並列モニタの抵抗ａＲに電流が流れる。これらの電流は、並列モニタ４のａＲ電流＞並列モニタ３のａＲ電流＞並列モニタ２のａＲ電流＞並列モニタ１のａＲ電流の順の大きさとなる。これらの電流がさらに小さくなるように改善した充電回路が、図５に示す回路である。ダイオードＤ１〜Ｄ４にそれぞれ直列に抵抗ｒ４〜ｒ１を接続して分圧抵抗を流れる電流を小さくしている。このときの抵抗値の設定は、ｒ４＞ｒ３＞ｒ２＞ｒ１の順となる。

図１（ｂ）に、図１（ａ）に示す並列モニタにおいて、発光ダイオードＬＥＤを分圧抵抗Ｒに直列に接続して、各単セルの満充電電圧を視認できるようにした回路を示す。この実施例においては、実施例１における式Ｖ_ＤＳ＝（１＋ａ）Ｖ_ＧＳに代えて式Ｖ_ＤＳ＝（１＋ａ）Ｖ_ＧＳ−ａＶ_Ｆを適用する。ここで、Ｖ_Ｆは発光ダイオードＬＥＤの順電圧であり、抵抗Ｒは発光ダイオードＬＥＤが点灯するように抵抗値を選ぶため、図１（ａ）に示す実施形態に比し消費電力は少し増大する。電気二重層キャパシタの充電回路としてのその余の構成は、実施例１または、実施例２におけると同様である。

図１（ｃ）に、並列モニタにおけるＭＯＳＦＥＴの温度変化に起因する満充電電圧の変動を抑えるべく、ＭＯＳＦＥＴのソースＳに直列に小さな抵抗Ｒ_Ｓを挿入して、より安定度を増すように改善した回路を示す。この実施例においては、予め、図２に示す回路でＭＯＳＦＥＴのドレイン電流Ｉ_Ｄ（充電電流となる）をパラメータとしてＶ_ＤＥ対Ｖ_ＧＥ特性を測定しておく。この実施例における分圧抵抗比ａの決定には式Ｖ_ＤＥ＝（１＋ａ）Ｖ_ＧＥを用いる。電気二重層キャパシタの充電回路としてのその余の構成は、実施例１または、実施例２におけると同様である。

本発明は、大容量キャパシタであるレドックスフロー電池などの充電にも適用できるほか、種々のパワーエレクトロニクス用電源に応用できる。

本発明の一実施例に係る並列モニタを示す回路図であって、（ａ）並列モニタの基本回路を示す回路図（ｂ）単セルの満充電を視認可能にすべく、発光ダイオードＬＥＤをバイアス抵抗Ｒに直列に挿入した回路を示す回路図（ｃ）並列回路を構成するＭＯＳＦＥＴの温度変化に起因するバイアスの変動を抑えるべく、ＭＯＳＦＥＴのソースＳに小さな抵抗を直列に挿入した回路を示す回路図 本発明における並列モニタのドレイン電流Ｉ_Ｄ−ゲート・ソース間電圧Ｖ_ＧＳ特性測定用回路を示す回路図 図２に示す回路で、Ｉ_ＤをパラメータとしてＶ_ＤＳ−Ｖ_ＧＳ 特性を測定した結果の一例を示すグラフ 本発明の一実施例に係る、４箇の単セルを直列に接続した電気二重層キャパシタの充電用回路を示す回路図 本発明の他の実施例に係る、４箇の単セルを直列に接続した電気二重層キャパシタの充電用回路を示す回路図

符号の説明

Ｉ 充電電流
Ｃ キャパシタ単セル
Ｄ ドレイン
Ｇ ゲート
Ｓ ソース
ａＲ 分圧抵抗
Ｒ 分圧抵抗
ＬＥＤ 発光ダイオード
Ｒ_Ｓ 抵抗
Ｅ ソース
Ｃｏｍｐ コンパレータ
Ｄ１〜Ｄ４ ダイオード
ＳＷ１ スイッチ
Ｑ１ 並列モニタのゲート電圧制御用ＭＯＳＦＥＴ
ｒ１〜ｒ４ 抵抗

Claims (5)

1. 単セルを直列に接続した電気二重層キャパシタの充電回路であって、各単セルに対して電界効果型トランジスタ（ＦＥＴ）又は絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）１箇と分圧抵抗２箇からなる並列モニタを配設するとともに、前記直列に接続された全ての電気二重層キャパシタの満充電を検知するヒステリシスコンパレータおよび該ヒステリシスコンパレータからの出力信号を入力されて各並列モニタのＦＥＴのゲート電圧を、ダイオードＤ１，----，Ｄｎを介してターンオン、ターンオフに制御できる電界効果型トランジスタ（ＦＥＴ）ならびに定電流源および定電圧源何れかにスイッチする充電用電源コントローラとからなり、前記直列に接続された全ての電気二重層キャパシタが満充電となった時点でそれを検知して各並列モニタを電子的に充電回路から切り離すとともに、充電用電源コントローラを定電流源から定電圧源にスイッチし緩和充電に移行するよう構成してなる並列モニタを有する電気二重層キャパシタ充電回路。
2. 各単セルの満充電を視認可能にすべく、発光ダイオード（ＬＥＤ）を、ソース側分圧抵抗に直列に接続してなる請求項１に記載の並列モニタを有する電気二重層キャパシタ充電回路。
3. 並列モニタを構成する電界効果型トランジスタ（ＦＥＴ）に、温度変化に起因するバイアスの変動を小ならしめるべく、ソースに直列に抵抗を接続してなる請求項１又は請求項２に記載の並列モニタを有する電気二重層キャパシタ充電回路。
4. 各並列モニタにおける電界効果型トランジスタ（ＦＥＴ）のゲート電圧をダイオードを介して接地する回路におけるゲートとダイオード間に抵抗を介挿し、分圧抵抗を流れる電流を小さくするよう構成してなる請求項１乃至請求項３何れかに記載の並列モニタを有する電気二重層キャパシタ充電回路。
5. 各並列モニタが充電回路から切り離されたことを視認可能にすべく、発光ダイオード（ＬＥＤ）を、ヒステリシスコンパレータ出力の接地抵抗に直列に接続してなる請求項１乃至請求項３何れかに記載の並列モニタを有する電気二重層キャパシタ充電回路。
   

Images