JP2009070978A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009070978A JP2009070978A JP2007236864A JP2007236864A JP2009070978A JP 2009070978 A JP2009070978 A JP 2009070978A JP 2007236864 A JP2007236864 A JP 2007236864A JP 2007236864 A JP2007236864 A JP 2007236864A JP 2009070978 A JP2009070978 A JP 2009070978A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- cavity
- insulating film
- semiconductor region
- flow path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】空洞部を内部に有し、空洞部の上方に形成された第1半導体領域と、空洞部を取り囲む領域の上方に形成された第2半導体領域と、を有する半導体基板と、第1半導体領域に形成された電力増幅器と、第2半導体領域に形成されたデジタル回路またはアナログ回路と、第1半導体領域を覆う第1絶縁膜と、第2半導体領域を覆う第2絶縁膜と、第2絶縁膜に設けられ、空洞部に接続する第1開口部と、電力増幅器に対して第1開口部と反対側の第2絶縁膜に設けられ、空洞部に接続し、第1開口部よりも開口面積が小さい第2開口部と、第1開口部から第2開口部に向かって外気が流れるように第1および第2絶縁膜上に形成され、第1開口部の第2開口部側の端部から第2開口部に向かうに連れて断面積が小さくなる流路とを備えている。
【選択図】なし
Description
前記第1半導体領域に形成された電力増幅器と、
前記第2半導体領域に形成されたデジタル回路またはアナログ回路と、
前記第1半導体領域を覆う第1絶縁膜と、
前記第2半導体領域を覆う第2絶縁膜と、
前記第2絶縁膜に設けられ、前記空洞部に接続する第1開口部と、
前記電力増幅器に対して前記第1開口部と反対側の前記第2絶縁膜に設けられ、前記空洞部に接続し、前記第1開口部よりも開口面積が小さい第2開口部と、
前記第1開口部から第2開口部に向かって外気が流れるように前記第1および第2絶縁膜上に形成され、前記第1開口部の前記第2開口部側の端部から前記第2開口部に向かうに連れて断面積が小さくなる流路と、
前記空洞部によって分離された前記第1半導体領域と前記第2半導体領域とを接続し、前記空洞部を跨ぐ支持部と、
を備えていることを特徴とする半導体装置。
本発明の第1実施形態による半導体装置を図1乃至図6を参照して説明する。本実施形態の半導体装置の上面図を図1に示し、図1に示す切断線A−Aで切断した断面図を図2に示す。本実施形態の半導体装置は、SOI基板1上に形成された電力増幅器10を備えている。SOI基板1は、支持基板2と、SOI層4と、支持基板2とSOI層4との間に設けられた埋め込み絶縁膜3とを有しており、電力増幅器10はSOI層4に形成されている。そして、SOI基板1の、電力増幅器10が形成された領域下には空孔5が設けられている。すなわち、電力増幅器10は、図3に示すように、空孔5上の、孤立した島状のSOI層4aに形成されるか、または図4に示すように、SOI層からなる支持部4bによって支持された島状のSOI層4aに形成される。なお、図3に示す場合は、電力増幅器10のゲート配線14、ソース配線15、ドレイン配線16を含む支持部によって支持されている。また、図3において支持部の個数は1個であったが、2個以上にしてもよい。複数個の支持部を有する場合は、島状のSOI層4aの中心に対して対称となるように配置してもよい。なお、周囲のSOI層4(島状のSOI層4aを、空孔5を挟んで取り囲んでいるSOI層)には、デジタル回路またはアナログ回路が形成されている。このような島状の半導体層を空孔5上に設け、この半導体層上に半導体素子を形成する技術は、例えば本出願人によって出願された特開2003−289106号公報に開示されている。
次に、本発明の第2実施形態による半導体装置を図7および図8を参照して説明する。本実施形態の半導体装置の上面図を図7に示し、図7に示す切断線A−Aで切断した断面図を図8に示す。
次に、本発明の第3実施形態による半導体装置を図9および図10を参照して説明する。本実施形態の半導体装置の上面図を図9に示し、図9に示す切断線A−Aで切断した断面図を図10に示す。
2 支持基板
3 埋め込み絶縁膜
4 SOI層
4a 島状のSOI層
4b 支持部
5 空洞
10 電力増幅器
11 ゲート
12 ソース電極
13 ドレイン電極
14 ゲート配線
15 ソース配線
16 ドレイン配線
20 絶縁膜
22 外気取り入れ口
24 排出口
30 壁
31 逆テーパー形状の壁
36 流路
40 流束ベクトル
Claims (7)
- 空洞部を内部に有し、前記空洞部の上方に形成された第1半導体領域と、前記空洞部を取り囲む領域の上方に形成された第2半導体領域と、を有する半導体基板と、
前記第1半導体領域に形成された電力増幅器と、
前記第2半導体領域に形成されたデジタル回路またはアナログ回路と、
前記第1半導体領域を覆う第1絶縁膜と、
前記第2半導体領域を覆う第2絶縁膜と、
前記第2絶縁膜に設けられ、前記空洞部に接続する第1開口部と、
前記電力増幅器に対して前記第1開口部と反対側の第2絶縁膜に設けられ、前記空洞部に接続し、前記第1開口部よりも開口面積が小さい第2開口部と、
前記第1開口部から第2開口部に向かって外気が流れるように前記第1および第2絶縁膜上に形成され、前記第1開口部の前記第2開口部側の端部から前記第2開口部に向かうに連れて断面積が小さくなる流路と、
前記空洞部によって分離された前記第1半導体領域と前記第2半導体領域とを接続し、前記空洞部を跨ぐ支持部と、
を備えていることを特徴とする半導体装置。 - 前記流路は、外気が外部から前記第1開口部の前記第2開口部側の端部まで流れる第1流路と、前記第1開口部の前記第2開口部側の端部から前記第2開口の前記第1開口部と反対側の端部まで前記外気が流れる第2流路と、前記第2開口の前記第1開口部と反対側の端部から外部に前記外気が流れる第3流路とを有し、前記第1流路では断面積は実質的に一定で、前記第2流路では、前記第1開口部の前記第2開口部側の端部から前記第2開口の前記第1開口部と反対側の端部に進むに連れて徐々に断面積が減少し、前記第3流路では断面積が実質的に一定であることを特徴とする請求項1記載の半導体装置。
- 前記第2流路および前記第3流路は、前記第1および第2絶縁膜上に設けられた第3絶縁膜によってそれぞれ2つの流路に分割されていることを特徴とする請求項2記載の半導体装置。
- 前記第1開口部の前記半導体基板からの高さは、前記第2開口部の前記半導体基板からの高さと実質的に同じであるかまたは高いことを特徴とする請求項1乃至3のいずれかに記載の半導体装置。
- 前記第1開口部の前記半導体基板からの高さは、前記第2開口部の前記半導体基板からの高さよりも低いことを特徴とする請求項1乃至3のいずれかに記載の半導体装置。
- 前記支持部は、前記第1半導体領域に形成された前記電力増幅器の配線を含むことを特徴とする請求項1乃至5のいずれかに記載の半導体装置。
- 前記流路に外気を送り込む外気送風部を備えていることを特徴とする請求項1乃至6のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007236864A JP5113463B2 (ja) | 2007-09-12 | 2007-09-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007236864A JP5113463B2 (ja) | 2007-09-12 | 2007-09-12 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009070978A true JP2009070978A (ja) | 2009-04-02 |
JP5113463B2 JP5113463B2 (ja) | 2013-01-09 |
Family
ID=40606936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007236864A Expired - Fee Related JP5113463B2 (ja) | 2007-09-12 | 2007-09-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5113463B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05152476A (ja) * | 1991-11-27 | 1993-06-18 | Hitachi Ltd | 半導体集積回路装置及びその製造方法及び電子計算機 |
JP2000243835A (ja) * | 1999-02-24 | 2000-09-08 | Sharp Corp | 半導体装置及びその製造方法 |
JP2001144276A (ja) * | 1999-08-31 | 2001-05-25 | Toshiba Corp | 半導体基板およびその製造方法 |
JP2003130517A (ja) * | 2001-07-17 | 2003-05-08 | Hitachi Kokusai Electric Inc | 電子装置用冷却装置及び冷却装置付電子装置 |
JP2003289106A (ja) * | 2002-03-28 | 2003-10-10 | Hitachi Ltd | 高周波用モノリシック集積回路装置およびその製造方法 |
JP2007027505A (ja) * | 2005-07-19 | 2007-02-01 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2007
- 2007-09-12 JP JP2007236864A patent/JP5113463B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05152476A (ja) * | 1991-11-27 | 1993-06-18 | Hitachi Ltd | 半導体集積回路装置及びその製造方法及び電子計算機 |
JP2000243835A (ja) * | 1999-02-24 | 2000-09-08 | Sharp Corp | 半導体装置及びその製造方法 |
JP2001144276A (ja) * | 1999-08-31 | 2001-05-25 | Toshiba Corp | 半導体基板およびその製造方法 |
JP2003130517A (ja) * | 2001-07-17 | 2003-05-08 | Hitachi Kokusai Electric Inc | 電子装置用冷却装置及び冷却装置付電子装置 |
JP2003289106A (ja) * | 2002-03-28 | 2003-10-10 | Hitachi Ltd | 高周波用モノリシック集積回路装置およびその製造方法 |
JP2007027505A (ja) * | 2005-07-19 | 2007-02-01 | Toshiba Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5113463B2 (ja) | 2013-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101174172B (zh) | 电子设备的机箱温度抑制构造及便携式计算机 | |
US7209352B2 (en) | Heat dissipation device incorporating fan duct | |
US8388142B2 (en) | Thermal management of very small form factor projectors with synthetic jets | |
JP5899473B2 (ja) | 電子機器の冷却構造 | |
TWI414235B (zh) | 散熱模組 | |
WO2015107899A1 (ja) | 冷却装置及び電子装置 | |
JP6482955B2 (ja) | 液冷式冷却装置 | |
JP5423625B2 (ja) | Ehd流体を用いた冷却装置 | |
JP2008235387A (ja) | 放熱構造を備えた電気電子機器装置 | |
JP2020043170A (ja) | 電子機器 | |
JP2000101273A (ja) | 電子部品の冷却構造 | |
JP2008288330A (ja) | 半導体装置 | |
JP4034173B2 (ja) | 半導体集積回路装置及びその半導体集積回路チップ | |
JP2008177314A (ja) | モータ制御装置 | |
JP2019021825A (ja) | 放熱器およびこれを用いた液冷式冷却装置 | |
JP5117287B2 (ja) | 電子機器の冷却装置 | |
JP5113463B2 (ja) | 半導体装置 | |
JP2007043013A (ja) | シート状流体冷却装置およびそれを用いた電子機器冷却構造体 | |
JPH10125836A (ja) | ヒートシンク冷却装置 | |
JP2009100508A (ja) | 制御盤の通風冷却装置およびこれを用いた制御盤 | |
JP2009170760A (ja) | 電子機器の構造 | |
US11540427B2 (en) | Converter having a separate interior | |
JP2007221153A (ja) | ヒートシンク冷却装置 | |
JP2002026214A (ja) | 電子部品冷却装置 | |
JP2007005397A (ja) | 電子部品の放熱器ユニット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |