JP2009069287A

JP2009069287A - 表示制御装置

Info

Publication number: JP2009069287A
Application number: JP2007235668A
Authority: JP
Inventors: Tomohiro Haniyu; 知浩羽生
Original assignee: Oki Semiconductor Co Ltd; Oki Micro Design Co Ltd
Current assignee: Lapis Semiconductor Co Ltd; Oki Micro Design Co Ltd
Priority date: 2007-09-11
Filing date: 2007-09-11
Publication date: 2009-04-02
Anticipated expiration: 2027-09-11
Also published as: JP5102568B2

Abstract

【課題】表示手段に印加する階調信号の波形鈍りを抑え遅延時間を短くすることができる表示制御装置を提供する。
【解決手段】複数の階調レベルのうち最上位の階調レベルに対応する最上位階調信号（Ｋ１）が供給される階調信号線を該最上位階調信号（Ｋ１）と同相の階調信号（Ｋ２，Ｋ３）が供給される２本の階調信号線間に並設され、上記複数の階調レベルのうち最下位の階調レベルに対応する最下位階調信号（Ｋ６４）が供給される階調信号線を該最下位階調信号（Ｋ６４）と同相の階調信号（Ｋ６２、Ｋ６３）が供給される２本の階調信号線間に並設する。
【選択図】図２

Description

本発明は、液晶パネル等の表示手段に階調信号を印加して表示を制御する表示制御装置に関するものである。

一般的な液晶表示装置では、液晶パネルの走査線を駆動するゲートドライバと信号線を駆動するソースドライバが液晶パネルの駆動回路として接続されている。このうち、ソースドライバの駆動方式としては、アナログの表示データをスイッチの開閉により信号線に書き込むアナログサンプルホールド方式のほか、デジタルの表示データに対応する階調信号を選択して信号線に書き込む階調信号選択方式が知られている（例えば、特許文献１参照。）。

ここで、図４に階調信号選択方式を使った従来のソースドライバの構成例を示す。ここでは、説明のために、ソースドライバ出力端子数を９６０個とし、階調数を６４個と仮定する。

まず、回路構成について説明する。抵抗分圧回路（ガンマ回路）１００にて高電位側電源電圧Ｖｒｈと低電位側電源電圧Ｖｒｌの２つの電圧を抵抗分圧回路１００に設けられた複数のガンマ曲線抵抗１０２で分圧し、ソースドライバの出力端子Ｓ１〜Ｓ９６０に出力する基準電圧が作られる。これが基準電圧信号ｔａｐ６４〜ｔａｐ１である。これらは、６４個の階調アンプＡＰ１〜ＡＰ６４でそれぞれ駆動されて、Ｋ１〜Ｋ６４の階調信号として階調信号バス配線１０４に出力される。出力端子Ｓ１〜Ｓ９６０に対応して設けられた９６０個のＤＡＣ（デジタルアナログコンバータ）回路１０６は、階調信号バス配線１０４の各々にバス型接続され、６４個の階調信号の各々が該９６０個のＤＡＣ回路１０６に入力される。各ＤＡＣ回路１０６には、別途外部のコントローラから入力されたデジタルの階調表示データが入力される。ＤＡＣ回路１０６は、この階調表示データに基づいて、上記６４階調レベルの階調信号うち任意のレベルの階調信号Ｋｎを選択し、ソースドライバ出力端子Ｓ１〜Ｓ９６０に出力する。

なお、図５に、階調信号Ｋ１〜Ｋ６４の波形の一例を示す。ここでは、Ｋ１からＫ６４に行くに従って、階調レベルが低くなる。また、各階調信号は、液晶の劣化を防ぐために周期的に極性を反転させる交流波形となっている。図５に示すように、最上位の階調レベルである階調信号Ｋ１と、最下位の階調レベルである階調信号Ｋ６４は、振幅も大きく、遷移レベルの差が大きい。また、階調信号が中間の階調レベルになるに従って振幅が小さくなり、遷移レベル差も小さくなっている。そして、最上位の階調レベルから中間の階調レベルまでの階調信号と、中間の階調レベルから最下位の階調レベルまでの階調信号とでは位相が逆になっている。

ソースドライバのレイアウト構成であるが、複数のＤＡＣ回路１０６は出力端子Ｓ１〜Ｓ９６０に対応して設けられているため、出力端子Ｓ１〜Ｓ９６０の順に並んでいる。そして、ＤＡＣ回路１０６の並び方向に平行して階調信号Ｋ１〜Ｋ６４が供給される階調信号バス配線１０４が最小間隔で並設されている。階調信号バス配線１０４には、その配列順に、階調信号がＫ１からＫ６４まで順に供給される。また、階調信号Ｋ１及びＫ６４が供給される階調信号バス配線１０４の外側には、通常、Ｖｓｓ等の電源配線が並設されている。

また、階調信号バス配線１０４と階調アンプＡＰ１〜ＡＰ６４とは、通常、ソースドライバのほぼ中央付近で接続される。これは、階調アンプＡＰ１〜ＡＰ６４から遠端のソースドライバ出力端子Ｓ１、Ｓ９６０までの距離を考えたときに、階調信号Ｋ１を出力する階調アンプＡＰ１から出力端子Ｓ９６０、または階調信号Ｋ６４を出力する階調アンプＡＰ６４から出力端子Ｓ１までの距離がほぼ等しく、距離を最も短くでき、遅延時間も最小にできる位置となるからである。

しかしながら、逆に、階調信号Ｋ１を出力する階調アンプＡＰ１から出力端子Ｓ９６０、階調信号Ｋ６４を出力する階調アンプＡＰ６４から出力端子Ｓ１までの配線距離が非常に長く、かつ階調信号Ｋ１、Ｋ６４は、前述したように遷移のレベル差が大きいため、波形が鈍り、遅延時間が大きくなる、という問題があった。
特開２００３−１２２３２５号公報

本発明は、上述した課題を解決するために提案されたものであり、表示手段に印加する階調信号の波形鈍りを抑え遅延時間を短くすることができる表示制御装置を提供することを目的とする。

上記目的を達成するために、本発明の請求項１に係る表示制御装置は、所定方向に並設され複数の階調レベルに応じた複数の階調信号が供給される複数の階調信号線であって、前記複数の階調レベルのうち最上位の階調レベルに対応する最上位階調信号が供給される階調信号線が該最上位階調信号と同相の階調信号が供給される２本の階調信号線間に並設され、前記複数の階調レベルのうち最下位の階調レベルに対応する最下位階調信号が供給される階調信号線が該最下位階調信号と同相の階調信号が供給される２本の階調信号線間に並設された複数の階調信号線と、前記複数の階調信号線の各々に接続され、該接続された複数の階調信号線に供給された複数の階調信号から表示手段に印加する階調信号を選択する複数の選択手段と、を含んで構成されている。

また、請求項２に係る表示制御装置は、複数の階調レベルに応じた複数の階調信号を発生して出力する階調信号発生手段と、所定方向に並設され、複数の階調レベルに応じた複数の階調信号が供給される複数の階調信号線と、前記複数の階調信号線の各々に接続され、該接続された複数の階調信号線に供給された複数の階調信号から表示手段に印加する階調信号を選択する複数の選択手段と、前記複数の階調信号に対応して設けられ、前記階調信号発生手段で発生した複数の階調信号の各々が前記複数の階調信号線の各々に供給されるように前記階調信号発生手段の出力端と前記複数の階調信号線とを接続する複数の接続配線であって、前記階調信号発生手段の前記複数の階調レベルのうち最上位の階調レベルに対応する最上位階調信号を出力する出力端と該最上位階調信号と同相の階調信号が供給される２本の階調信号線間に並設された階調信号線とを接続する接続配線、および前記階調信号発生手段の前記複数の階調レベルのうち最下位の階調レベルに対応する最下位階調信号を出力する出力端と該最下位階調信号と同相の階調信号が供給される２本の階調信号線間に並設された階調信号線とを接続する接続配線を含む複数の接続配線と、を含んで構成されている。

請求項１及び２に係る発明では、最上位階調信号及び最下位階調信号が供給される階調信号線の各々が、各々と同相の２つの階調信号が供給される階調信号線に挟まれた状態で配設される。従って、最上位階調信号及び最下位階調信号が供給される階調信号線の各々は、電源電圧線や逆相の階調信号が供給される階調信号線の隣に並設されることが無い。これにより、両側に配置された配線とのカップリング容量に対する充放電量を小さくでき、特に振幅が大きな最上位階調信号及び最下位階調信号の波形鈍りを抑え、遅延時間も短くできる。

請求項３に係る発明は、請求項１または請求項２に記載の表示制御装置において、前記最上位階調信号と同相の階調信号が供給される２本の階調信号線は、前記複数の階調レベルのうち２番目及び３番目に高い階調レベルの階調信号が供給される階調信号線であり、前記最下位階調信号と同相の階調信号が供給される２本の階調信号線は、前記複数の階調レベルのうち２番目及び３番目に低い階調レベルの階調信号が供給される階調信号線である。

最上位階調信号と階調レベルが近い階調信号は、最上位階調信号と同相であるだけでなく、振幅の大きさが近く、極性の遷移レベル差も近い。従って、最上位階調信号が供給される階調信号線が、階調レベルが最も近い２番目に階調レベルが高い階調信号、及びその次に階調レベルが高い３番目の階調信号が供給される階調信号線に挟まれた状態で配設されれば、それ以外の階調信号が供給される階調信号線に挟まれるよりも、波形の遷移が速まり、遅延時間も短くなる。また、最下位階調信号が供給される階調信号線も同様に、２番目、３番目に低い階調レベルの階調信号が供給される階調信号線に挟まれた状態で配設されることにより、他の階調信号線に挟まれるよりも、波形の遷移が速まり、遅延時間も短くなる。

請求項４に係る表示制御装置は、複数の階調レベルに応じた複数の階調信号を発生して出力する階調信号発生手段と、所定方向に並設され、複数の階調レベルに応じた複数の階調信号が供給される複数の階調信号線と、前記複数の階調信号線の各々に接続され、該接続された複数の階調信号線に供給された複数の階調信号から表示手段に印加する階調信号を選択する複数の選択手段と、前記複数の階調信号に対応して設けられ、前記階調信号発生手段で発生した複数の階調信号が前記複数の階調信号線に供給されるように各々その一端が前記階調信号発生手段の出力端のいずれか１つに接続されると共に他端が前記複数の階調信号線のいずれか１本に接続された複数の接続配線であって、前記複数の階調信号のうち振幅の大きな階調信号に対応する接続配線ほど、その前記他端の前記階調信号線に対する接続位置が前記階調信号線における前記複数の選択手段が接続された領域全体の中央部に近くなるように接続された複数の接続配線と、を含んで構成されている。

このように、振幅が大きい階調信号ほど、階調信号発生手段と階調信号線とを、該階調信号線における複数の選択手段が接続された領域全体の中央部に近くなるような位置で接続することによって、最大の振幅を有する階調信号の接続位置から階調信号線の端部側に接続された最遠端の選択手段までの距離が左右ほぼ均等に等しく短くなり、波形鈍りや遅延時間に最も影響の出やすい最上位階調信号、最下位階調信号の波形鈍りを抑え遅延時間を短くすることができる。

以上説明したように本発明によれば、表示手段に印加する階調信号の波形鈍りを抑え遅延時間を短くすることができる、という効果を奏する。

以下、本発明の好ましい実施の形態について図面を参照しながら詳細に説明する。

［第１の実施の形態］

本実施の形態では、液晶パネルの走査線を駆動するゲートドライバと信号線を駆動するソースドライバが液晶パネルの駆動回路として接続された液晶表示装置のソースドライバについて説明する。本実施の形態のソースドライバは、デジタルの階調表示データに対応する階調信号を選択して信号線に書き込む階調信号選択方式のドライバである。

図１は、本実施の形態のソースドライバの回路構成図である。ここでは、ソースドライバ出力端子数が９６０個、階調数が６４個の場合を例に挙げて説明するが、本発明は、出力端子や階調数をこれに限定するものではない。

このソースドライバには、抵抗分圧回路（ガンマ回路）１０と、６４個の階調アンプＡＰｎ（ｎは１〜６４の整数）と、６４本の階調信号バス配線１２と、ＤＡＣ（デジタルアナログコンバータ）１４と、９６０個の出力端子Ｓｍ（ｍは１〜９６０の整数）とを備えている。

このソースドライバでは、まず、抵抗分圧回路（ガンマ回路）１０にて高電位側電源電圧Ｖｒｈと低電位側電源電圧Ｖｒｌの２つの電圧を抵抗分圧回路１０に設けられた複数のガンマ曲線抵抗２０で分圧し、ソースドライバの出力端子Ｓ１〜Ｓ９６０に出力する基準電圧が作られる。これが基準電圧信号ｔａｐ６４〜ｔａｐ１である。より詳述すると、抵抗分圧回路１０を構成する各ガンマ曲線抵抗２０は直列に接続されており、直列接続された抵抗分圧回路１０の端部に、高電位側電源電圧Ｖｒｈと低電位側電源電圧Ｖｒｌの２つの電圧が与えられる。そして、各ガンマ曲線抵抗２０間のノードＮ１〜Ｎ６４から基準電圧信号ｔａｐ６４〜ｔａｐ１が得られる。なお、ノードＮ１からＮ６４に行くに従って高電位側から遠くなるため、基準電圧信号も徐々に小さくなる。

ノードＮ１〜Ｎ６４には、それぞれ階調アンプＡＰ１〜ＡＰ６４のいずれかが接続線２２を介して接続されている。また、各階調アンプＡＰ１〜ＡＰ６４の出力端には、接続線２４の一端が接続され、接続線２４の他端には、階調信号バス配線１２のいずれかの線が接続されている。基準電圧信号ｔａｐ６４〜ｔａｐ１は、６４個の階調アンプＡＰ１〜ＡＰ６４でそれぞれ駆動されて、各階調アンプＡＰ１〜ＡＰ６４の出力端からＫ１〜Ｋ６４の階調信号として階調信号バス配線１２に出力される。なお、本実施の形態の抵抗分圧回路１０、及び階調アンプＡＰ１〜６４により構成された回路が本発明の階調信号発生手段に相当する。

出力端子Ｓ１〜Ｓ９６０に対応して設けられた９６０個のＤＡＣ回路１４は、接続線２６により６４本の階調信号バス配線１２及び２本の電源配線１６の各々にバス型接続され、６４個の階調信号の各々が該９６０個のＤＡＣ回路１４に入力される。各ＤＡＣ回路１４には、別途外部のコントローラから入力されたデジタルの階調表示データが入力される。ＤＡＣ回路１４は、この階調表示データに基づいて、上記６４階調レベルの階調信号うち任意のレベルの階調信号Ｋｎを選択し、ソースドライバ出力端子Ｓ１〜Ｓ９６０に出力する。すなわち、ＤＡＣ回路１４によりデジタルの階調表示データがアナログの階調信号Ｋｎに変換される。

図５に、階調信号Ｋ１〜Ｋ６４の波形の一例を示す。ここでは、Ｋ１からＫ６４に行くに従って、階調レベルが低くなる。図５に示すように、最上位の階調レベルである階調信号Ｋ１、および最下位の階調レベルである階調信号Ｋ６４は、振幅も大きく、遷移レベルの差が大きい。また、階調信号が中間の階調レベルになるに従って振幅が小さくなり、遷移レベル差も小さくなっている。さらにまた、最上位の階調レベルから中間の階調レベルまでの階調信号と、中間の階調レベルから最下位の階調レベルまでの階調信号とでは位相が逆になっている。

なお、複数のＤＡＣ回路１４は出力端子Ｓ１〜Ｓ９６０に対応して設けられており、出力端子Ｓ１〜Ｓ９６０の並び順に並んでいる。そして、ＤＡＣ回路１４の並び方向に平行に、６４本の階調信号バス配線１２が最小間隔で並設されている。また、６４本の階調信号バス配線１２の外側には、Ｖｓｓ等の電源配線１６が並設されている。また、階調アンプＡＰ１〜ＡＰ６４は、階調信号バス配線１２における出力端子Ｓ４８０に対応するＤＡＣ回路１４の接続位置と、出力端子Ｓ４８１に対応するＤＡＣ回路１４の接続位置との間の領域に接続されている。本実施の形態において、出力端子数はちょうど９６０個であるため、出力端子Ｓ４８０及びＳ４８１に対応する各ＤＡＣ回路１４の階調信号バス配線１２における接続位置は、全ＤＡＣ回路１４の接続領域のちょうど中央付近にあたる。

従来では、階調信号バス配線１２の各々には、その配列順に、Ｋ１からＫ６４までの階調信号が順に供給されていたが、本実施の形態では、図２に示すように階調信号が供給される。

図２は、階調信号バス配線１２のレイアウト（階調信号Ｋ１〜Ｋ６４の出力レイアウト）を示す図である。図２（Ａ）は従来の配置関係を示し、図２（Ｂ）が本実施の形態の配置状態を示す。本実施の形態では、最上位の階調レベルに対応する階調信号Ｋ１が供給される階調信号バス配線１２の外側に、３番目に高い階調レベルに対応する階調信号Ｋ３が供給される階調信号バス配線１２を配置し、最下位の階調レベルに対応する階調信号Ｋ６４が供給される階調信号バス配線１２の外側に、３番目に低い階調レベルに対応する階調信号Ｋ６２が供給される階調信号バス配線１２を配置するようにした。

図５に示すように、階調信号Ｋ２，Ｋ３と階調信号Ｋ１とは同相であり、階調信号Ｋ６２，Ｋ６３と階調信号Ｋ６４とは同相である。

従って、本実施の形態では、最上位の階調レベルに対応する階調信号Ｋ１が供給される階調信号バス配線１２は、該階調信号Ｋ１と同相の階調信号Ｋ２、Ｋ３が供給される２本の階調信号バス配線１２間に並設され、最下位の階調レベルに対応する階調信号Ｋ６４は、供給される階調信号バス配線１２が該階調信号Ｋ６４と同相の階調信号Ｋ６２、Ｋ６３が供給される２本の階調信号バス配線１２間に並設される。

なお、Ｋ１〜Ｋ３の階調信号、及びＫ６２〜Ｋ６４の階調信号以外の中間レベルの階調信号Ｋ４〜Ｋ６１が供給される階調信号バス配線１２については、従来と同様に、階調信号Ｋ１〜Ｋ３の階調信号が供給される階調信号バス配線１２側から、階調信号Ｋ６２〜Ｋ６４の階調信号が供給される階調信号バス配線１２側に向かって、順に階調レベルが低くなるように配列される。

ここで、上記構成を階調アンプＡＰｎと階調信号バス配線１２との接続関係に着目して本実施の形態のソースドライバの構成を説明する。

階調アンプＡＰｎと階調信号バス配線１２とは、接続線２４を介して以下のように接続される。

図１の向かって上側の電源配線１６のすぐ隣（図１において上側の電源配線１６のすぐ下）に配設された階調信号バス配線１２には、階調アンプＡＰ３の出力端が接続され、３番目に階調レベルが高い階調信号Ｋ３が供給される。さらにその隣に配列された階調信号バス配線１２には、階調アンプＡＰ１の出力端が接続され、最上位の階調信号Ｋ１が供給される。さらにその隣に配列された階調信号バス配線１２には、階調アンプＡＰ２の出力端が接続され、２番目に階調レベルが高い階調信号Ｋ２が供給される。これにより、階調信号Ｋ２、Ｋ３が供給される２本の階調信号バス配線１２に挟み込まれた階調信号バス配線１２に階調信号Ｋ１が供給される。

一方、図１の向かって下側の電源配線１６のすぐ隣（図１において下側の電源配線１６のすぐ上）に配設された階調信号バス配線１２には、階調アンプＡＰ６２の出力端が接続され、３番目に階調レベルが低い階調信号Ｋ６２が供給される。さらにその隣に配列された階調信号バス配線１２には、階調アンプＡＰ６４の出力端が接続され、最下位の階調信号Ｋ６４が供給される。さらにその隣に配列された階調信号バス配線１２には、階調アンプＡＰ６３の出力端が接続され、２番目に階調レベルが低い階調信号Ｋ６３が供給される。これにより、階調信号Ｋ６２、Ｋ６３が供給される２本の階調信号バス配線１２に挟み込まれた階調信号バス配線１２に階調信号Ｋ６４が供給される。

なお、Ｋ１〜Ｋ３の階調信号、及びＫ６２〜Ｋ６４の階調信号以外の中間レベルの階調信号Ｋ４〜Ｋ６１が供給される階調信号バス配線１２については、従来と同様に、階調信号Ｋ１〜Ｋ３の階調信号が供給される階調信号バス配線１２側から、階調信号Ｋ６２〜Ｋ６４の階調信号が供給される階調信号バス配線１２側に向かって、階調アンプＡＰ４〜ＡＰ６１の出力端が順次接続される。

このように、振幅の大きな階調信号Ｋ１が供給される階調信号バス配線１２を、階調信号Ｋ１と同相の階調信号Ｋ２、Ｋ３が供給される２本の階調信号バス配線１２で挟み込むように配置したため、階調信号Ｋ１が供給される階調信号バス配線１２の隣に極性変化の無い電源電圧Vssが供給される電源配線１６を配置するよりも、両端の配線とのカップリング容量に対する充放電量を小さくでき、階調信号Ｋ１の遷移が速くなり、波形の鈍りが抑えられ、遅延時間を短くできる。

同様に、振幅の大きな階調信号Ｋ６４が供給される階調信号バス配線１２を、階調信号Ｋ６４と同相の階調信号Ｋ６２、Ｋ６３が供給される２本の階調信号バス配線１２で挟み込むように配置したため、階調信号Ｋ６４が供給される階調信号バス配線１２の隣に極性変化の無い電源電圧Vssが供給される電源配線１６を配置するよりも、両側の配線とのカップリング容量に対する充放電量を小さくでき、階調信号Ｋ６４の遷移が速くなり、波形の鈍りが抑えられ、遅延時間を短くできる。

なお、上記では階調信号Ｋ１を、階調信号Ｋ２、Ｋ３で挟み込むようにしたが、階調信号Ｋ４、Ｋ５で挟み込んでもある程度の効果がある。しかしながら、振幅の大きさがＫ１に近い階調信号Ｋ２、Ｋ３の方が効果が大きい。階調信号Ｋ６４についても同様である。また、階調信号Ｋ３、Ｋ６２については、その隣が固定レベルの電源電圧信号となるが、階調信号Ｋ３、Ｋ６２は階調信号Ｋ１、Ｋ６４に比べると信号の振幅が小さく遷移レベル差が小さいので、階調信号Ｋ１、Ｋ６４よりも遅くはならない。

以上説明したように、従来の回路では、最上位、最下位の階調信号が供給される階調信号バス配線の片側に配列された配線（電源配線）に固定レベルの信号が流れていたため、固定レベル信号とのカップリング容量の充放電が行なわれて波形が鈍り遅延時間が長くなっていたが、本実施の形態では、同相信号が供給される階調信号バス配線により最上位、最下位の階調信号が供給される階調信号バス配線が挟み込まれるように構成したため、充放電量が削減されて波形の鈍りを抑え、遅延時間を短くできる。

［第２の実施の形態］

図３は、本実施の形態のソースドライバの回路構成図である。図３において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。また、階調信号を発生させて出力する動作も第１の実施の形態と同様であるため説明を省略し、第１の実施の形態と異なる構成について詳細に説明する。

抵抗分圧回路（ガンマ回路）３０は、第１の実施の形態と同様に、各ガンマ曲線抵抗２０が直列に接続されて構成されているが、本実施の形態では、振幅の大きさが等しい或いは近い基準階調電圧が得られるノード同士の距離が近くなるように、抵抗分圧回路３０の中間のノードＮ３２及びＮ３３の間を折り曲げて配線する。これにより、各ノードＮ１〜６４に接続される階調アンプＡＰ１〜ＡＰ６４についても、振幅の大きさが等しい或いは近い階調信号を出力する階調アンプＡＰｎ同士の距離が近くなるように配置することができる。

本実施の形態では、階調信号バス配線１２と階調アンプＡＰ１〜ＡＰ６４との接続関係は、従来のソースドライバの場合と変わらない。すなわち、６４本の階調信号バス配線１２には、その配列順に、Ｋ１からＫ６４までの階調信号が順に供給されるように接続される。従って、階調信号バス配線１２の配置状態（伝送される階調信号の位置関係）は、図２（Ａ）に示す状態に等しい。

しかしながら、本実施の形態では、図３に示すように、振幅が最も大きい階調信号Ｋ１及びＫ６４を出力する階調アンプＡＰ１及びＡＰ６４を、階調信号バス配線１２におけるＤＡＣ回路１４の接続位置の領域全体の中央付近に配置して、階調アンプＡＰ１、ＡＰ６４の出力端の各々と階調信号バス配線１２との接続位置が、階調信号バス配線１２におけるＤＡＣ回路１４の接続位置の領域全体の中央付近となるようにレイアウト構成している。

また、２番目に振幅が大きい階調信号Ｋ２、Ｋ６３を出力する階調アンプＡＰ２，ＡＰ６３の出力端の各々の階調信号バス配線１２における接続位置は、階調信号Ｋ１、Ｋ６４を出力する階調アンプＡＰ１，ＡＰ６４に比べて中央から若干遠い位置となり、３番目に振幅が大きい階調信号Ｋ３、Ｋ６２を出力する階調アンプＡＰ３，ＡＰ６２の出力端の各々の接続位置は、それよりも更に中央から遠い位置となる。このように、本実施の形態では、階調信号の振幅が小さくなるに従って、徐々にその接続位置が中央から離れていくようにレイアウト構成している。

通常、振幅が大きく遷移レベル差が大きい信号ほど遅延時間が長くなる。従って、本実施の形態で説明したように、振幅の大きな階調信号を出力する階調アンプほど中央付近に配置して、階調信号バス配線１２に対するその接続位置が中央付近になるように階調アンプと階調信号バス配線１２とを接続することにより、振幅の大きな階調信号については階調アンプの接続位置から最遠端の両側のＤＡＣ回路１４までの距離を、ほぼ左右均等に短くすることができる。特に、振幅が最も大きい階調信号Ｋ１，Ｋ６４については、階調アンプＡＰ１，ＡＰ６４から最遠端のＤＡＣ回路１４までの距離を左右ほぼ均等に最短とすることができるため、波形の鈍りを抑え、遅延時間を短くすることができる。

なお、このような構成により、結果的に、階調信号Ｋ３２、Ｋ３３を出力する階調アンプＡＰ３２，ＡＰ３３の接続位置と、階調信号バス配線１２において最遠端に接続された２つのＤＡＣ回路１４の一方との距離が長くなってしまうが、階調信号Ｋ３２、Ｋ３３は、階調信号Ｋ１、Ｋ６４に比べると信号の振幅が小さいので、その距離が長くなったとしてもそれほど遅くはならない。

［応用例］

なお、上記実施の形態では、抵抗分圧回路の後段に階調アンプを設けて階調信号を生成し、さらにその後段のＤＡＣ回路で階調表示データに応じた階調信号を選択する階調アンプ方式のソースドライバについて説明したが、本発明はこれに限定されず、例えば、ソースアンプ方式のソースドライバにも適用可能である。

ソースアンプ方式とは、階調アンプ方式の階調アンプを削除し、ＤＡＣ回路の後段に駆動アンプを配置した構成の回路方式であり、アンプの数はソースドライバ出力端子本数分必要なので面積が大きくなるが、負荷の重いソース端子の負荷を直接駆動できるのでスピード的には有利な方式である。

また、階調アンプと階調信号バス配線１２とを、第１の実施の形態で例示したように接続して、最上位及び最下位の階調信号Ｋ１，Ｋ６４が出力される階調信号バス配線１２の位置を調整すると共に、第２の実施の形態で例示したように、振幅の大きな階調信号を出力する階調アンプＡＰｎほど中央付近に配置して、階調信号バス配線１２に対するその接続位置が中央部に近くなるように階調アンプＡＰｎと階調信号バス配線１２とを接続するようにしてもよい。このような構成により、より波形の鈍りを抑え、遅延時間を短くすることができる。

第１の実施の形態のソースドライバの回路構成図である。階調信号バス配線のレイアウト（各階調信号の出力レイアウト）を示す図である。第２の実施の形態のソースドライバの回路構成図である。従来のソースドライバの構成例を示す図である。階調信号の波形の一例を示す図である。

符号の説明

１０、３０抵抗分圧回路
１２階調信号バス配線
１４ＤＡＣ回路
１６電源配線
２０ガンマ曲線抵抗
２２、２４、２６接続線
ＡＰ１〜ＡＰ６４階調アンプ
Ｋ１〜Ｋ６４階調信号
Ｎ１〜Ｎ６４ノード
Ｓ１〜Ｓ９６０出力端子

Claims

所定方向に並設され複数の階調レベルに応じた複数の階調信号が供給される複数の階調信号線であって、前記複数の階調レベルのうち最上位の階調レベルに対応する最上位階調信号が供給される階調信号線が該最上位階調信号と同相の階調信号が供給される２本の階調信号線間に並設され、前記複数の階調レベルのうち最下位の階調レベルに対応する最下位階調信号が供給される階調信号線が該最下位階調信号と同相の階調信号が供給される２本の階調信号線間に並設された複数の階調信号線と、
前記複数の階調信号線の各々に接続され、該接続された複数の階調信号線に供給された複数の階調信号から表示手段に印加する階調信号を選択する複数の選択手段と、
を含む表示制御装置。
複数の階調レベルに応じた複数の階調信号を発生して出力する階調信号発生手段と、
所定方向に並設され、複数の階調レベルに応じた複数の階調信号が供給される複数の階調信号線と、
前記複数の階調信号線の各々に接続され、該接続された複数の階調信号線に供給された複数の階調信号から表示手段に印加する階調信号を選択する複数の選択手段と、
前記複数の階調信号に対応して設けられ、前記階調信号発生手段で発生した複数の階調信号の各々が前記複数の階調信号線の各々に供給されるように前記階調信号発生手段の出力端と前記複数の階調信号線とを接続する複数の接続配線であって、前記階調信号発生手段の前記複数の階調レベルのうち最上位の階調レベルに対応する最上位階調信号を出力する出力端と該最上位階調信号と同相の階調信号が供給される２本の階調信号線間に並設された階調信号線とを接続する接続配線、および前記階調信号発生手段の前記複数の階調レベルのうち最下位の階調レベルに対応する最下位階調信号を出力する出力端と該最下位階調信号と同相の階調信号が供給される２本の階調信号線間に並設された階調信号線とを接続する接続配線を含む複数の接続配線と、
を含む表示制御装置。
前記最上位階調信号と同相の階調信号が供給される２本の階調信号線は、前記複数の階調レベルのうち２番目及び３番目に高い階調レベルの階調信号が供給される階調信号線であり、前記最下位階調信号と同相の階調信号が供給される２本の階調信号線は、前記複数の階調レベルのうち２番目及び３番目に低い階調レベルの階調信号が供給される階調信号線である請求項１または請求項２に記載の表示制御装置。
複数の階調レベルに応じた複数の階調信号を発生して出力する階調信号発生手段と、
所定方向に並設され、複数の階調レベルに応じた複数の階調信号が供給される複数の階調信号線と、
前記複数の階調信号線の各々に接続され、該接続された複数の階調信号線に供給された複数の階調信号から表示手段に印加する階調信号を選択する複数の選択手段と、
前記複数の階調信号に対応して設けられ、前記階調信号発生手段で発生した複数の階調信号が前記複数の階調信号線に供給されるように各々その一端が前記階調信号発生手段の出力端のいずれか１つに接続されると共に他端が前記複数の階調信号線のいずれか１本に接続された複数の接続配線であって、前記複数の階調信号のうち振幅の大きな階調信号に対応する接続配線ほど、その前記他端の前記階調信号線に対する接続位置が前記階調信号線における前記複数の選択手段が接続された領域全体の中央部に近くなるように接続された複数の接続配線と、
を含む表示制御装置。