JP2009068913A - 画像処理装置及び欠陥検査装置 - Google Patents

Abstract

【課題】単独で欠陥を検出し検出した欠陥の特徴量を算出することができる欠陥検査装置及びその画像処理装置を提供する。
【解決手段】ウェーハ３０４上に複数配列されたチップ３０２の欠陥を隣接するチップ３０２の画像との比較により検査する欠陥検査装置の画像処理装置において、画像検出装置１０１から入力されるチップ３０２の画像データをメモリ１０６に記憶し、ＣＰＵ１０７により、この記憶された画像データを基に隣り合うチップ３０２の互いにチップ内座標が対応するブロック画像データを比較して逐次欠陥を判定し、欠陥を判定した後、合成画像処理部１１３により、欠陥マップ表示部１１５に表示された検出欠陥のうち入力装置により指示された欠陥を含む指定の大きさの切出し画像の画像データをメモリ１０６から読み出し、この読み出した画像データを基に切出し画像を再構築し、この再構築された切出し画像データを合成画像記憶部１１４に記憶する。
【選択図】 図１

Description

本発明は、半導体ウェーハ等の被検査物の表面に存在する欠陥等を検出する欠陥検査装置の画像処理装置及び欠陥検査装置に関する。

近年、ＶＬＳＩメモリやＣＣＤ（Charge Coupled Device）のように集積度が高く、回路パターンの微細な半導体素子が製造されるようになってきている。通常、こうした半導体素子の欠陥検査は、いわゆる外観検査装置や欠陥解析装置等の複数の装置により工程を分けて実施される。例えば外観検査装置は、ウェーハ上の隣接する半導体素子のパターンの取得画像データを比較し、画像データの相違する箇所を欠陥と判断しその座標や大きさを検出する。それに対し、欠陥解析装置は、例えば欠陥発生の要因の解析のために、外観検査装置で検出された欠陥をＳＥＭ（Scanning Electron Microscope）等といった分解能のより高い観察装置で観察して欠陥の寸法や形状、成分等の特徴量を求め、特徴量に応じて欠陥を分類する。

従来、外観検査装置は、処理速度を重視した結果、欠陥の特徴量の算出に代表される負荷の高い処理はせず、欠陥の座標や大きさの検出に機能が絞られてきた。こうした外観検査装置としては、被検査物の検査面を撮像して取得した画像データを複数のブロック画像データに分割することにより、各々のブロック画像データを対応の処理ユニットに分配し複数の処理ユニットでそれぞれ割り当てられたブロック画像内の欠陥を検出するものがある（特許文献１等参照）。

特開平６−２２９９４１号公報

上に述べたように、一般に半導体素子等の欠陥検査ではそれぞれ異なる装置を用いて複数の検査工程が実施されるが、仮に外観検査装置で欠陥の検出から解析までを実行することができれば、検査効率の向上等の効果が期待される。

しかし、欠陥の検出から特徴量の算出を含めた一連の処理に要するメモリ容量は膨大であり、現状、一連の検査工程を単独の装置に実際に実行させるには検査データ量の肥大を抑制する必要がある。

本発明は上記に鑑みなされたもので、単独で欠陥を検出し検出した欠陥の特徴量を算出することができる欠陥検査装置及びその画像処理装置を提供することを目的とする。

上記目的を達成するために、本発明は、ウェーハ上に複数配列されたチップの欠陥を隣接するチップの画像との比較により検査する欠陥検査装置の画像処理装置において、画像検出装置から入力されるチップの画像データを記憶する画像データ記憶部と、前記画像データ記憶部に記憶された画像データを基に、隣り合うチップの互いにチップ内座標が対応するブロック画像データを比較して逐次欠陥を判定する欠陥判定部と、前記欠陥判定部により欠陥を判定した後、表示装置に表示された検出欠陥のうち入力装置により指示された欠陥を含む指定の大きさの切出し画像の画像データを前記画像データ記憶部から読み出すデータ読み出し部と、前記データ読み出し部により読み出した画像データを基に、前記切出し画像を再構築する画像再構築部と、前記画像再構築部により再構築された切出し画像データを記憶する再構築画像記憶部とを備えるものとする。

本発明によれば、単独の欠陥検査装置で欠陥を検出し検出した欠陥の特徴量を算出することができる。

以下、本発明の実施の形態を図面を参照しつつ説明する。

図１は本発明の一実施の形態に係る画像処理装置を備えた欠陥検査装置を示す図、図２（ａ）は画像検出装置１０１のラインセンサ１０２による撮像の様子を示す図、図２（ｂ）は図２（ａ）のＡ部の拡大図である。まず、図２（ａ）及び図２（ｂ）を適宜参照しつつ図１を用いて欠陥結果装置の構成を説明する。

図１において欠陥検査装置は、画像検出装置１０１、画像処理装置１１２、欠陥マップ表示部１１５及び欠陥分類表示部１１７を備えている。

画像検出装置１０１は、半導体素子パターンが形成された半導体ウェーハ３０４（図２（ａ）参照）の検査面を撮像するラインセンサ１０２と、ラインセンサ１０２により得られた画像データをアナログ信号からデジタル信号に変換して画像処理装置１１２に出力するＡ／Ｄ変換回路１０３とを備えている。

半導体ウェーハ３０４は、欠陥検査装置に備えられたステージ３０１（図２（ａ）参照）上に載せられており、この半導体ウェーハ３０４の検査面上には隣接した複数のチップ（半導体素子）３０２が構成されている。ステージ３０１は、画像処理装置１１２に備えられたコマンド処理部１０８（後述）からの制御信号に基づいて制御される駆動系（図示せず）を備えており、少なくともＸＹ軸方向に移動可能（つまり水平移動可能）である。図２（ａ）を用いて後述するが、ステージ３０１がラインセンサ１０２に対して相対的に等速移動することにより、ラインセンサ１０２により半導体ウェーハ３０４の検査面が撮像され、チップ３０２の画像が取得される。

画像処理装置１１２は、画像分配回路１０４、複数のＰＥ（Processor Element）１０５、画像処理部１１９、上記したコマンド処理部１０８、検査パラメータ設定部１０９、欠陥マージ処理部１１０、マージ欠陥記憶部１１１、合成画像処理部１１３、合成画像記憶部１１４及び再検査後欠陥記憶部１１６を備えており、これらはＬＡＮなどの情報ネットワーク１１８により接続されている。本実施の形態において、ＰＥ１０５は複数（数は限定されないが本例では９つ）設けられている。

画像分配回路１０４は、画像検出装置１０１により取得された画像データを９つのＰＥ１０５で並列的に処理し、欠陥判定処理がステージ３０１の移動速度に追従するように画像検出装置１０１のＡ／Ｄ変換回路１０３から入力されたチップ３０２（図２（ａ）参照）の画像を所定の大きさの複数の画像（ブロック画像）に分割する。ここでは、画像検出装置１０１で取得された画像は、図２（ｂ）に示すようにラインセンサ１０２の長手方向及び移動方向で空間分割される。つまり、取得される画像の各画素は、それを受光した受光素子のラインセンサ１０２上のアドレスとラインセンサ１０２に対するステージ３０１の位置によりアドレシングされるので、そのアドレス情報を基に各チップ３０２内の位置が対応するブロック画像が同一のメモリ１０６（後述）に記憶されるように、チップ内座標に応じてブロック画像データは複数のメモリ１０６に分配される。ブロック画像の大きさは予め図示しない入力装置により設定入力され検査パラメータ設定部１０９に記憶されている。

画像処理部１１９は、ラインセンサ１０２上の受光素子のグループＧ０，Ｇ１，Ｇ２（図２（ｂ）参照）にそれぞれ対応する３つのチャネルＣＨ０，ＣＨ１，ＣＨ２を備えており、これらチャネルＣＨ０，ＣＨ１，ＣＨ２はそれぞれ３つのＰＥ１０５（ＰＥ０，ＰＥ１，ＰＥ２）を有している。図１には、ＣＨ０に設けられたＰＥ０〜ＰＥ２を代表して示す。各ＰＥ１０５（ＣＨ０，ＣＨ１，ＣＨ２）は同様の構成であり、夫々、画像分配回路１０４から分配された画像データを記憶するメモリ１０６と、メモリ１０６に記憶した画像を用い、後述する欠陥判定アルゴリズムに従ってチップ３０２上の欠陥を検出するＣＰＵ１０７とを有している。この欠陥判定アルゴリズムによる欠陥判定は、先のようにブロック画像に分割して複数のＰＥ１０５に画像データを振り分けたことで画像検出装置１０１による半導体ウェーハ３０４の検査面の撮像に並行して実行することもできるが、メモリ１０６に記憶した画像データを読み出して再構築することで、後で実行（再検査）することもできる。本願明細書においては、便宜的に前者の処理をリアルタイム処理、後者の処理を非リアルタイム処理と記載する。加えて、欠陥判定アルゴリズムでは、ブロック画像データ内における検出欠陥の総数やその領域のグルーピング、代表点の座標及び輝度に絞って特徴量を算出することにより、各ＰＥ１０５の負担する演算量をステージ３０１の移動時間程度で実行できる量に抑えている。ＣＰＵ１０７はまた、欠陥判定処理とは別に、メモリ１０６に記憶された画像データを基に検出欠陥のその他の特徴量、例えば欠陥の面積、アスペクト比、周囲長、コントラスト、輝度平均等を演算する機能も併せて有している。

ここで、欠陥判定アルゴリズムは、半導体ウェーハ３０４上に隣接して構成されたチップ３０２の画像データを比較し、画像データの相違する箇所を欠陥と判断しその座標や大きさなどを検出するアルゴリズムであり、チップ３０２の検査対象となる部分の画像データを検査画像、この検査画像と比較する部分の画像データを参照画像とそれぞれ呼ぶ。

コマンド処理部１０８は、図示しない入力装置からの入力信号に基づいて、情報ネットワーク１１８を介して各種信号の送受信を行い、半導体ウェーハ３０４が載せられたステージ３０１の駆動系、画像検出装置１０１、画像分配回路１０４、ＰＥ１０５及び欠陥マージ処理部１１０などの動作を制御する。入力装置を用いてコマンド処理部１０８に検査開始の指示を入力することにより、本実施の形態における欠陥検査装置は半導体ウェーハ３０４の検査を開始する（後述）。

検査パラメータ設定部１０９は、欠陥検査装置の処理に用いる各種パラメータを設定するものであり、例えば半導体ウェーハ３０４上に構成された各チップ３０２のサイズ（チップサイズ）や位置座標などのパラメータを、図示しない入力装置からの入力信号に基づいて設定する。

欠陥マージ処理部１１０は、画像処理部１１９で検出された欠陥に対して欠陥マージ処理を行うものである。欠陥マージ処理とは、画像処理部１１９の各ＰＥ１０５で検出され、それぞれのメモリ１０６に記憶された欠陥のデータを読み出し、その欠陥のうちそれぞれ異なる複数のメモリ１０６に記憶され（隣り合うブロック画像上に異なる独立の欠陥としてそれぞれ検出され）代表点座標がウェーハ座標系（後述）において所定の距離内にある複数の検出欠陥を同一の欠陥として判定し、１つの欠陥としてまとめる処理である。この判定の基準となる距離は予め検査パラメータ設定部１０９に入力して設定しておく。欠陥マージ処理部１１０は、同一の欠陥と判定した複数の欠陥のうち、画像における輝度が最も大きい欠陥の特徴量及び代表点座標を、まとめた１つの欠陥の特徴量及び代表点座標とし、その特徴量及び代表点座標をマージ欠陥記憶部１１１に出力する。

マージ欠陥記憶部１１１は、欠陥マージ処理部１１０から入力された欠陥の特徴量及び代表点座標を記憶する。

欠陥マップ表示部１１５は、表示部を構成するもので、例えば表示装置上に表示されたＧＵＩ（Graphical User Interface）画面の一つである。特に図示していないが、この欠陥マップ表示部１１５には、欠陥マージ処理されマージ欠陥記憶部１１１に記憶された各欠陥及び欠陥マージ処理されずメモリ１０６に記憶された各欠陥の位置（代表点座標）が半導体ウェーハ３０４のグラフィックイメージ上に投影された態様で表示される。オペレータによりグラフィックイメージ上の欠陥の選択がなされた場合、選択された欠陥が非リアルタイム処理による再検査（後述）を行う対象の欠陥として指定され逐次リストアップされる。

合成画像処理部１１３は、欠陥マップ表示部１１５で選択されリストアップされた欠陥のそれぞれを中心とする再検査用の画像の画像データを予め設定された画像サイズで画像処理部１１９のメモリ１０６から抽出し、この画像データを基に再検査用の切出し画像（以下、再検査画像と記載する）を再構築して合成画像記憶部１１４に記憶するものであり、抽出する再検査画像の画像データが異なる複数のメモリ１０６に跨って記憶されている場合には、各メモリ１０６から再検査画像に対応する複数の画像のデータを抽出し、この画像データを基に１つの再検査画像を再構築して、その再検査画像を合成画像記憶部１１４に記憶する。また、合成画像処理部１１３は、再検査画像を切り出すと同時に、この再検査画像に欠陥判定アルゴリズムを適用するために必要な参照画像に関しても同様に画像データを抽出して再構築を行い合成画像記憶部１１４に記憶する。再構築する画像のサイズは予め検査パラメータ設定部１０９に入力して設定しておく。このように合成画像処理装置１１３は、ＣＰＵ１０７により欠陥を判定した後、欠陥マップ表示部１１５に表示された検出欠陥のうち図示しない入力装置により指示された欠陥を含む指定の大きさの再検査画像の画像データを一又は複数のメモリ１０６から読み出すデータ読み出し部としての処理機能部と、このデータ読み出し部としての処理により読み出した画像データを基に、切出し画像を再構築する画像再構築部としての処理機能部を兼ねている。

再検査後欠陥記憶部１１６は、合成画像記憶部１１４に記憶した再検査画像及び参照画像を基に画像処理部１１９で行われる再検査処理によって得られた欠陥の代表点座標及び特徴量（面積、アスペクト比、周囲長、コントラスト、輝度平均など）を記憶するものである。欠陥分類表示部１１７は、これらの特徴量を示す各特徴ベクトル上に各欠陥データ（特徴量）をマッピングして表示する。

続いて図２（ａ）を用いて画像検出装置１０１による撮像について説明する。

図２において、前述したように被検査物である半導体ウェーハ３０４はステージ３０１に載せられており、その検査面には複数のチップ３０２が形成されている。

このような半導体ウェーハ３０４に対し、図２（ａ）中の半導体ウェーハ３０４の周上の左端における接線と下端における接線との交点を原点Ｏｗとする座標系をウェーハ座標系（Ｘｗ，Ｙｗ）と定義し、各チップ３０２の最も原点Ｏｗに近い左下の隅を原点Ｏｃとする座標系をチップ内座標系（Ｘｃ，Ｙｃ）と定義する。このチップ内座標系（Ｘｃ，Ｙｃ）は、各チップ３０２に対して定義される。また、半導体ウェーハ３０４上に形成されたチップ３０２のうち、左端に位置するチップ３０４の左辺の延長線と下端に位置するチップ３０４の下辺の延長線との交点をウェーハ座標系で（Ｘｗｃ，Ｙｗｃ）と表す。

ステージ３０１を駆動することによって、このような半導体ウェーハ３０４をラインセンサ１０２に対して相対的に移動することにより、ラインセンサ１０２は半導体ウェーハ３０４の検査面上を撮像軌道３０３に沿って撮像する。この撮像軌道３０３は、ラインセンサ１０２が半導体ウェーハ３０４上をＸｗ軸に対して平行に往復運動しつつ折り返し時にＹｗ軸方向に移動し、半導体ウェーハ３０４上に形成されたチップ３０２を全て撮像するように設定されている。ただし、撮像軌道３０３は、ラインセンサ１０２の撮像する画像がＹｗ軸方向に並んだチップ３０２の境界に跨るような軌道とならないように設定され、特にその境界部の撮像を行う場合には、ラインセンサ１０２の上端又は下端がＹｗ軸方向に並んだチップ３０２の境界に一致するように撮像経路３０３を設定する。図２（ａ）に示した撮像軌道３０３は、半導体ウェーハ３０４上の最初の往路でチップ３０２の下端とラインセンサ１０２の下端とが一致するように撮像経路３０３を設定した場合を示している。なお、撮像軌道３０３は各スキャンの座標位置を設定することにより指示されるが、この座標位置は予め検査パラメータ設定部１０９で設定しておく。

ラインセンサ１０２によって撮像された画像は、Ａ／Ｄ変換回路１０３でアナログ信号からデジタル信号に変換されて画像分配回路１０４に送られ、画像分配回路１０４はこの画像を分割して、それぞれ所定のＰＥに分配する。この画像分配回路１０４の処理の詳細を図２（ｂ）を参照しつつ説明する。

図２（ｂ）に示すように、ラインセンサ１０２は、Ｙｗ軸方向に３つのチャネルＣＨ０〜ＣＨ２を有している。これらは画像処理部１１９の３つのチャネルＣＨ０〜ＣＨ２に対応しており、ラインセンサ１０２の各チャネルで撮像された画像は、さらに各チップ３０２の画像毎にＸｗ軸方向に３分割され、それぞれ画像処理部１１９の対応するチャネルＣＨ０〜ＣＨ２の対応するＰＥ１０５に分配され、各メモリ１０６に記憶される。例えば、チップＡの画像は９個のブロック画像に分割され、このうち左下のブロック画像は画像処理部１１９のチャネルＣＨ０のＰＥ０に送られ、また、右上のブロック画像はチャネルＣＨ２のＰＥ２に送られる。チップＢ及びチップＣに関しても同様である。すなわち、画像分配回路１０４により、各チップ３０２のチップ内座標が対応するブロック画像は画像処理部１１９の同じチャネルの同じＰＥ１０５に送られ、各メモリ１０６に記憶される。

ここで、このようなブロック画像の左下の隅を原点Ｏｂとする座標系をブロック内座標系（Ｘｂ，Ｙｂ）と定義する。

図３は、画像処理部１１９の欠陥判定アルゴリズムの説明図である。一例として、チップＢ上の欠陥を判定して検出する場合を示している。ここで、チップＢの画像のうちチャネルＣＨ１、ＰＥ１に記憶された画像を欠陥検出対象のブロック画像（検査画像）とし、検査画像ｂと記載する。また、チップＡの画像及びチップＣの画像のチャネルＣＨ１、ＰＥ１に記憶された画像を検査画像ｂと比較するための画像（参照画像）とし、それぞれ前参照画像ａ、後参照画像ｃと記載する。

本実施の形態の欠陥判定アルゴリズムでは、まず、チャネルＣＨ１のＰＥ１のメモリ１０６に記憶されている検査画像ｂ、前参照画像ａ、後参照画像ｃのデータを読み出し、前参照画像ａと検査画像ｂの位置合わせを行って差画像｜ｂ−ａ｜を画素毎に算出し、同様に、検査画像ｂと後参照画像ｃの位置合わせを行って差画像｜ｂ−ｃ｜を画素毎に算出する。次に、差画像｜ｂ−ａ｜及び差画像｜ｂ−ｃ｜に対してリアルゴースト判定を行う。リアルゴースト判定とは、差画像｜ｂ−ａ｜において、あるブロック座標の画素の輝度の値が予め設定した閾値よりも大きく、かつ差画像｜ｂ−ｃ｜において同じブロック座標の画素の輝度の値がその閾値よりも大きい場合に、そのブロック座標の画素を検査画像ｂの欠陥としてフラグセットし、この処理を差画像｜ｂ−ａ｜及び差画像｜ｂ−ｃ｜の全ての画素に対して行うものである。つまり、検査画像ｂと前後の参照画像ａ，ｃの差画像｜ｂ−ａ｜，｜ｂ−ｃ｜のいずれにおいても輝度が閾値を超える不一致箇所がある場合、検査画像ｂ上のその不一致箇所が欠陥と判定される。仮に、あるブロック内座標の箇所につき、差画像｜ｂ−ａ｜では閾値以下、差画像｜ｂ−ｃ｜では閾値を超える場合、後参照画像ｃ上に欠陥が存在する可能性がある。その場合、後参照画像ｃが検査画像となって前後の参照画像と比較されたときに、２つの差画像で当該箇所の輝度が閾値を越えれば、そのときに後参照画像ｃ上の欠陥と判断される。

このリアルゴースト判定で用いる閾値は、予め検査パラメータ設定部１０９で設定しておく。そして、欠陥としてフラグセットされた領域（画素の集合）に欠陥としてラベリング（欠陥と判定された領域に番号を付ける）し、検査画像ｂの各領域内で輝度が最大の位置を欠陥の代表点座標とし、検査画像ｂが記憶されているメモリ１０６にその欠陥の代表点座標及び輝度などの情報を書き込む。欠陥判定アルゴリズムは、ステージ移動時間内でリアルタイム処理する。なお、ブロック画像データから検出した欠陥の代表点座標（Ｘｂ，Ｙｂ）は、図２（ｂ）に示すブロック内座標原点Ｏｂからの位置としてピクセル単位で算出される。ブロック内座標系（Ｘｂ，Ｙｂ）で検出した欠陥の代表点座標は、チップ内座標系（Ｘｃ，Ｙｃ）及びウェーハ座標系（Ｘｗ，Ｙｗ）にも変換され、ＰＥ１０５のメモリ１０６に記憶される。

図４は、合成画像処理部１１３による再検査画像の再構築の詳細を説明する図である。一例として、代表点座標がウェーハ座標系の（Ｘｗ１，Ｙｗ１）に位置する欠陥を中心とする再検査画像を再構築する場合を例にとり説明する。

合成画像処理部１１３は、オペレータにより欠陥マップ表示部１１５で選択されリストアップされた欠陥のそれぞれを中心とする再検査画像の画像データを予め設定された画像サイズ（Ｉｗ×Ｉｈ）で一又は複数のメモリ１０６から抽出し、この画像データを基に再検査画像を再構築して合成画像記憶部１１４に記憶するものである。ここで、Ｉｗは再構築する再検査画像の幅、Ｉｈは高さである。代表点座標が（Ｘｗ１，Ｙｗ１）に位置する欠陥を中心とする再検査画像の範囲はウェーハ座標系で（Ｘｗ１−Ｉｗ／２〜Ｘｗ１＋Ｉｗ／２，Ｙｗ１−Ｉｈ／２〜Ｙｗ１＋Ｉｈ／２）と表される。合成画像処理部１１３は、この再検査画像の画像データが記憶されているＰＥ１０５のメモリ１０６から画像データを画素毎に読み出して再検査画像の再構築を行う。読み出す画像データ（画素）の座標がウェーハ座標系で例えば（Ｘｗ２，Ｙｗ２）である場合、その画像データが記憶されているチャネル（ＣＨ０，ＣＨ１，ＣＨ２）、ＰＥ１０５、チップ座標（Ｘｃ，Ｙｃ）及びブロック座標（Ｘｂ，Ｙｂ）は以下の式（１）〜（６）により算出する。

チップ内Ｘ座標Ｘｃ＝Ｘｗ２−ＩＮＴ｛（Ｘｗ２−Ｘｗｃ）／Ｃｗ｝×Ｃｗ・・・（１）
チップ内Ｙ座標Ｙｃ＝Ｙｗ２−ＩＮＴ｛（Ｙｗ２−Ｙｗｃ）／Ｃｈ｝×Ｃｈ・・・（２）
チャネル番号＝｛ＩＮＴ（Ｙｃ／Ｂｈ）｝％チャネル数 ・・・（３）
ＰＥ番号＝｛ＩＮＴ（Ｘｃ／Ｂｗ）｝％ＰＥ数 ・・・（４）
ブロック内Ｘ座標Ｘｂ＝Ｘｃ−ＩＮＴ（Ｘｃ／Ｂｗ）×Ｂｗ ・・・（５）
ブロック内Ｙ座標Ｙｂ＝Ｙｃ−ＩＮＴ（Ｙｃ／Ｂｈ）×Ｂｈ ・・・（６）
ここで、ＩＮＴは小数点以下切捨ての整数化演算子、％は剰余演算子をそれぞれ示している。なお、上記式（１）〜（６）の計算において必要なパラメータであるチップ幅Ｃｗ、チップ高さＣｈ、チャネル数、ＰＥ数、ブロック幅Ｂｗ、ブロック高さＢｈはあらかじめ検査パラメータ設定部１０９で設定されている。

また、合成画像処理部１１３は、欠陥マップ表示部１１５で選択されリストアップされた欠陥のそれぞれを中心とした再検査画像を再構築すると共に、この再検査画像に対する前参照画像及び後参照画像も同様に再構築して合成画像記憶部１１４に記憶する。これら前参照画像及び後参照画像を再構築するのに必要な画像データ（画素）が記憶されているチャネル（ＣＨ０，ＣＨ１，ＣＨ２）、ＰＥ１０５、チップ座標（Ｘｃ，Ｙｃ）及びブロック座標（Ｘｂ，Ｙｂ）は、上記式（１）〜（６）において、読み出す画素の座標（Ｘｗ２，Ｙｗ２）に代えて、前参照画像については（Ｘｗ２−Ｃｗ，Ｙｗ２）、後参照画像については（Ｘｗ２＋Ｃｗ，Ｙｗ２）をそれぞれ用いて演算することにより算出することができる。

以上のように構成した本実施の形態の動作を図５を参照しつつ説明する。

図５は、本実施の形態における欠陥検査装置の処理内容を示すフローチャートである。

（ステップＳ６０１）
図示しない入力装置によりコマンド処理部１０８に欠陥判定処理（リアルタイム処理）の開始が指示されると、コマンド処理部１０８は画像検出装置１０１及びステージ３０１の駆動系に半導体ウェーハ３０４の検査面の撮像開始指示信号を出力する。ステージ３０１の駆動系はコマンド処理部１０８から撮像開始指示信号が入力されるとステージ３０１を画像検出装置１０１のラインセンサ１０２に対して相対的に等速移動し、これと同期してラインセンサ１０２が半導体ウェーハ３０４の検査面を撮像してチップ３０２の画像データを取得し、画像分配回路１０４に逐次送信する。画像分配回路１０４は、各チップ３０２内の位置が対応するブロック画像が同一のメモリ１０６に記憶されるように、チップ内座標に応じてブロック画像データを複数のメモリ１０６に分配し、各メモリ１０６はそれぞれ分配された画像データを記憶する。

（ステップＳ６０２）
画像処理部１１９の各ＰＥ１０５のＣＰＵ１０７は、画像検出装置１０１による半導体ウェーハ３０４の検査面の撮像に並行して、各メモリ１０６から欠陥判定アルゴリズムを適用する欠陥検出対象の検査画像ｂと、この検査画像ｂと比較するための前参照画像ａ及び後参照画像ｃを読み出す。

（ステップＳ６０３）
ＣＰＵ１０７は、ステップＳ６０２で読み出した前参照画像ａと検査画像ｂの位置合わせを行って差画像｜ｂ−ａ｜を画素毎に算出し、同様に、検査画像ｂと後参照画像ｃの位置合わせを行って差画像｜ｂ−ｃ｜を画素毎に算出する。

（ステップＳ６０４）
ＣＰＵ１０７は、ステップＳ６０３で算出した差画像｜ｂ−ａ｜，｜ｂ−ｃ｜に対してリアルゴースト判定を行う。このリアルゴースト判定により、差画像｜ｂ−ａ｜及び差画像｜ｂ−ｃ｜の画素のうち輝度が閾値よりも大きい画素を算出し、その画素のうちブロック座標が差画像｜ｂ−ａ｜と差画像｜ｂ−ｃ｜で同じである画素のブロック座標を算出し、このブロック座標の画素を検査画像ｂの欠陥としてフラグセットする。

（ステップＳ６０５）
ＣＰＵ１０７は、リアルゴースト判定で欠陥としてフラグセットされた領域（画素の集合）に欠陥としてラベリング（欠陥と判定された領域に番号を付ける）し、検査画像ｂの各領域内で輝度が最大の位置を欠陥の代表点座標として設定する。

（ステップＳ６０６）
ＣＰＵ１０７は、リアルゴースト判定でラベリングされた欠陥の代表点座標及び輝度などの情報を検査画像ｂが記憶されているメモリ１０６に書き込む。

（ステップＳ６０７）
次に、半導体ウェーハ３０４の検査面の所定範囲、例えば半導体ウェーハ３０４の検査面上に構成された全てのチップ３０２のブロック画像に対して欠陥判定処理が行われたかどうかを判定し、判定結果がＮＯであれば残りのブロック画像についてステップＳ６０２〜Ｓ６０６の処理を行い、再度ステップＳ６０７の判定を行う。判定結果がＹＥＳであればステップＳ６０８に進む。

（ステップＳ６０８）
ステップＳ６０７において、所定範囲のブロック画像に対して欠陥判定処理が行われたと判定されると、ＣＰＵ１０７は欠陥判定処理を終了し、コマンド処理部１０８に処理終了信号を出力する。

（ステップＳ６０９）
コマンド処理部１０８は、欠陥判定処理（リアルタイム処理）の処理終了信号が入力されると、欠陥マージ処理部１１０に処理開始信号を出力する。欠陥マージ処理部１１０は処理開始信号が入力されると欠陥マージ処理を開始し、各ＰＥ１０５のメモリ１０６に記憶された欠陥のデータを読み出し、その欠陥のうちそれぞれ異なる複数のメモリ１０６に記憶された欠陥の代表点座標がウェーハ座標系において所定の距離内にあるもの同士を同一の欠陥として判定して１つの欠陥としてまとめ、マージ欠陥記憶部１１１に記憶させる。

（ステップＳ６１０）
欠陥マップ表示部１１５は、欠陥マージ処理されマージ欠陥記憶部１１１に記憶された各欠陥及び欠陥マージ処理されずメモリ１０６に記憶された各欠陥の位置（代表点座標）を半導体ウェーハ３０４のグラフィックイメージ上に表示する。

（ステップＳ６１１）
オペレータは、欠陥マップ表示部１１５のグラフィックイメージ上に表示された欠陥を画面上で選択することにより、その欠陥を非リアルタイム処理による再検査を行う対象の欠陥として指定する。指定された欠陥は逐次リストアップされる。

（ステップＳ６１２）
再検査処理を行う対象の欠陥の選択（リストアップ）が終了し、オペレータが画像合成処理開始の指示を行う（例えば、欠陥マップ表示部上の画像合成処理開始ボタンで指示する）と、合成画像処理部１１３は、欠陥マップ表示部１１５で選択（リストアップ）された欠陥を中心とする再検査画像の画像データを予め設定された画像サイズで画像処理部１１９のメモリ１０６から抽出し、この画像データを基に再検査画像ｂ１を再構築して合成画像記憶部１１４に記憶する。抽出する再検査画像ｂ１の画像データが異なる複数のメモリ１０６に跨って記憶されている場合には、各メモリ１０６から再検査画像ｂ１に対応する複数の画像のデータを抽出し、この画像データを基に１つの再検査画像ｂ１を再構築して、その再検査画像ｂ１を合成画像記憶部１１４に記憶する。また、合成画像処理部１１３は、再検査画像ｂ１を抽出すると同時に、この再検査画像ｂ１に欠陥判定アルゴリズムを適用するために必要な前参照画像ａ１及び後参照画像ｃ１に関しても同様に画像データ抽出して再構築を行い合成画像記憶部１１４に記憶する。

（ステップＳ６１３）
図示しない入力装置によりコマンド処理部１０８に再検査処理（非リアルタイム処理）の開始が指示されると、コマンド処理部１０８は各ＰＥ１０５のＣＰＵ１０７に再検査処理の開始信号を出力する。

（ステップＳ６１４）
各ＣＰＵ１０７は、再検査処理の開始信号が入力されると、合成画像記憶部１１４に記憶された再検査画像ｂ１、前参照画像ａ１及び後参照画像ｃ１を各欠陥毎に読み出し（合成画像読み出し）、各メモリ１０６に転送し記憶させる。すなわち、再検査画像ｂ１とこの再検査画像ｂ１に対応する前参照画像ａ１及び後参照画像ｃ１は同じメモリ１０６に記憶される。各ＰＥ１０５で再検査処理を行う再検査画像の数は、各ＰＥ１０５間でほぼ同じになるように割り振られており、全てのＰＥ１０５において同時に並行して処理を行う。

（ステップＳ６１５）
ＣＰＵ１０７は、ステップＳ６０３と同様に、ステップＳ６１４で読み出した前参照画像ａ１と検査画像ｂ１の位置合わせを行って差画像｜ｂ１−ｂ１｜を画素毎に算出し、同様に、検査画像ｂ１と後参照画像ｃ１の位置合わせを行って差画像｜ｂ１−ｃ１｜を画素毎に算出する。

（ステップＳ６１６）
ＣＰＵ１０７は、ステップＳ６０４と同様に、ステップＳ６１５で算出した差画像｜ｂ１−ａ１｜，｜ｂ１−ｃ１｜に対してリアルゴースト判定を行い、リアルゴースト判定で検出された画素を検査画像ｂ１の欠陥としてフラグセットする。

（ステップＳ６１７）
ＣＰＵ１０７は、ステップＳ６０５と同様に、ステップＳ６１６のリアルゴースト判定で欠陥としてフラグセットされた領域（画素の集合）に欠陥としてラベリング（欠陥と判定された領域に番号を付ける）し、検査画像ｂ１の各領域内で輝度が最大の位置を欠陥の代表点座標として設定する。

（ステップＳ６１８）
ＣＰＵ１０７は、ステップＳ６１７で検出した欠陥の特徴量（欠陥の面積、アスペクト比、周囲長、コントラスト、輝度平均等）を演算する。

（ステップＳ６１９）
ステップＳ６１７のリアルゴースト判定でラベリングされた欠陥の代表点座標及び輝度と、ステップＳ６１８で演算された欠陥の特徴量などの情報を再検査後欠陥記憶部１１６に記憶する。

（ステップＳ６２０）
次に、欠陥マップ表示部１１５で再検査処理を指示しリストアップした欠陥の全てについて再検査検査処理が行われたかどうかを判定し、判定結果がＮＯであれば残りの欠課についてステップＳ６１４〜Ｓ６１９の処理を行い、再度ステップＳ６２０の判定を行う。判定結果がＹＥＳであればステップＳ６２１に進む。

（ステップＳ６２１）
ステップＳ６２０において、再検査処理を指示しリストアップした欠陥の全てについて再検査処理が行われたと判定されると、ＣＰＵ１０７は再検査処理を終了し、コマンド処理部１０８に処理終了信号を出力する。

（ステップＳ６２２）
コマンド処理部１０８は、再検査処理（非リアルタイム処理）の処理終了信号が入力されると、欠陥分類表示部１１７に表示指示信号を出力する。欠陥分類表示部１１７は表示指示信号が入力されると、各特徴量を示す各特徴ベクトル上に各欠陥データ（特徴量）をマッピングして表示する。

以上のように本実施の形態においては、欠陥の検出から特徴量の算出までの一連の処理に関する検査データ量を抑制することができ、欠陥検査装置単独で欠陥を検出し検出した欠陥の特徴量を算出することができる。例えば、一般に欠陥の検出と特徴量の算出は異なる検査装置で実行されるが、仮に単独の検査装置で欠陥の検出から各種特徴量の算出までを実行しようとした場合、特徴量を求めたい検出欠陥を指定すると画像検出装置によって指定欠陥部の検査面画像が再取得される構成とすると、画像データの再取得に伴って、データ量、演算量が加算的に増加する。それに対して本実施の形態では、欠陥算出時に取得した画像データを利用して目的の欠陥の画像を再構築し、再検査、各種特徴量の演算に用いるので、検査データ量を抑制することができる。

また、従来技術のように、取得した画像データを複数の処理ユニットに分配し各処理ユニットにて割当ての画像データを個別に欠陥判定処理する欠陥検査装置においては、欠陥が複数のブロック画像に跨る場合、その欠陥の画像データは複数の異なる処理ユニットに分配され、各処理ユニットでそれぞれ欠陥として検出されてしまい、その結果、実際には１つの欠陥であるにも関わらず複数の異なる欠陥として検出されてしまうので、従来の欠陥検査装置に欠陥の特徴量を算出させようとしても、そのままでは複数のブロック画像に跨る欠陥の全体像の特徴量を算出することはできなかった。しかし、本実施の形態においては、欠陥領域が複数のブロック画像に跨る場合においても欠陥を中心とした所望の画像サイズで画像を切り出して再検査処理を行うので、欠陥領域の詳細な寸法や特徴量を算出することができる。

なお、再検査処理においては、リアルタイム処理を行う必要がない（非リアルタイム処理で足りる）ので、画像のＳ／Ｎを改善するための各種フィルタリングを実施したり、本実施の形態で用いた欠陥判定アルゴリズムに代えて欠陥の検出感度の良い異なるアルゴリズム（欠陥判定アルゴリズム）を使用したりしても良い。

また、本実施の形態においては、欠陥検査装置の画像検出装置１０１における撮像手段の一例としてラインセンサ１０２を用いる場合を説明したがこれに限られず、例えば、ＳＥＭ（Scanning Electron Microscope）方式の画像検出装置を用いた欠陥検査装置においても本発明を適用することができる。

また、本実施の形態においては、それぞれにメモリ１０６とＣＰＵ１０７を有する複数のＰＥ１０５を用い、画像検出装置１０１により撮像された画像を画像分配回路１０４により各メモリ１０６に分配して記憶し、各ＣＰＵ１０７により欠陥判定処理や再検査処理を行う場合を例にとり説明したが、これに限られない。例えば、演算速度や記憶容量が画像検出装置の画像検出速度（ステージ３０１の移動速度）に単体で追従できるものであれば、メモリ１０６やＣＰＵ１０７をそれぞれ１つとしても良い。

本発明の一実施の形態に係る画像処理装置を備えた欠陥検査装置を示す図である。 画像検出装置のラインセンサによる撮像の様子を示す図である。 画像処理部の欠陥判定アルゴリズムの説明図である。 合成画像処理部による画像処理の詳細を説明する図である。 欠陥検査装置の処理内容を示すフローチャートである。

符号の説明

１０１ 画像検出装置
１０２ ラインセンサ
１０３ Ａ／Ｄ変換回路
１０４ 画像分配回路
１０５ ＰＥ
１０６ メモリ
１０７ ＣＰＵ
１０８ コマンド処理部
１０９ 検査パラメータ設定部
１１０ 欠陥マージ処理部
１１１ マージ欠陥記憶部
１１２ 画像処理装置
１１３ 合成画像処理部
１１４ 合成画像記憶部
１１５ 欠陥マップ表示部
１１６ 再検査後欠陥記憶部
１１７ 欠陥分類表示部
１１８ 情報ネットワーク
１１９ 画像処理部
３０１ ステージ
３０２ チップ
３０３ 撮像軌道
３０４ 半導体ウェーハ

Claims (8)

1. ウェーハ上に複数配列されたチップの欠陥を隣接するチップの画像との比較により検査する欠陥検査装置の画像処理装置において、
   画像検出装置から入力されるチップの画像データを記憶する画像データ記憶部と、
   前記画像データ記憶部に記憶された画像データを基に、隣り合うチップの互いにチップ内座標が対応するブロック画像データを比較して逐次欠陥を判定する欠陥判定部と、
   前記欠陥判定部により欠陥を判定した後、表示装置に表示された検出欠陥のうち入力装置により指示された欠陥を含む指定の大きさの切出し画像の画像データを前記画像データ記憶部から読み出すデータ読み出し部と、
   前記データ読み出し部により読み出した画像データを基に、前記切出し画像を再構築する画像再構築部と、
   前記画像再構築部により再構築された切出し画像データを記憶する再構築画像記憶部とを備えたことを特徴とする画像処理装置。
2. ウェーハ上に複数配列されたチップの欠陥を隣接するチップの画像との比較により検査する欠陥検査装置の画像処理装置において、
   画像データを記憶する複数の画像データ記憶部と、
   画像検出装置から入力されるチップの画像を複数のブロック画像に分割し、チップ内の位置が対応するブロック画像が同一の画像データ記憶部に記憶されるように、チップ内座標に応じてブロック画像データを前記複数の画像データ記憶部に分配する画像データ分配部と、
   前記画像データ記憶部のそれぞれに対応して設けられ、対応する前記画像データ記憶部に記憶された画像データを基に、隣り合うチップの互いにチップ内座標が対応するブロック画像データを比較して各々並列的に逐次欠陥を判定する複数の欠陥判定部と、
   前記欠陥判定部により欠陥を判定した後、表示装置に表示された検出欠陥のうち入力装置により指示された欠陥を含む指定の大きさの切出し画像の画像データを一又は複数の前記画像データ記憶部から読み出すデータ読み出し部と、
   前記データ読み出し部により読み出した画像データを基に、前記切出し画像を再構築する画像再構築部と、
   前記画像再構築部により再構築された切出し画像データを記憶する再構築画像記憶部とを備えたことを特徴とする画像処理装置。
3. 請求項２記載の画像処理装置において、前記画像再構築部は、前記入力装置により指示された欠陥を含む前記切出し画像が複数の前記ブロック画像に跨る場合、複数の画像データ記憶部から読み出した画像データを結合し前記切出し画像を再構築することを特徴とする画像処理装置。
4. 請求項１又は２記載の画像処理装置において、前記切出し画像内の指定の欠陥の特徴量を演算する特徴量演算部を備えたことを特徴とする画像処理装置。
5. 請求項４記載の画像処理装置において、前記特徴量は、前記検出欠陥の面積及び輝度を含むことを特徴とする画像処理装置。
6. 請求項２記載の画像処理装置において、前記データ読み出し部によりチップ内座標が前記切出し画像に対応する隣接チップ内の参照画像の画像データを前記切出し画像の画像データとともに読み出し、
   前記画像再構築部により前記データ読み出し部により読み出された画像データを基に前記切出し画像及び前記参照画像を再構築し、再構築した前記切出し画像及び前記参照画像の画像データを前記再構築画像記憶部に記憶させ、
   前記欠陥判定部により、前記再構築画像記憶部に記憶された前記切出し画像及び前記参照画像の画像データを前記画像データ記憶部に転送し、当該画像データ記憶部に記憶された前記切出し画像の画像データを前記参照画像の画像データと比較して、前記切出し画像の領域を欠陥判定することを特徴とする画像処理装置。
7. ウェーハ上に複数配列されたチップの欠陥を隣接するチップの画像との比較により検査する欠陥検査装置において、
   前記ウェーハの検査面の画像を検出する画像検出装置と、
   各種入力操作用の入力装置と、
   前記画像検出装置から入力されるチップの画像データを記憶する画像データ記憶部と、
   前記画像データ記憶部に記憶された画像データを基に、隣り合うチップの互いにチップ内座標が対応するブロック画像データを比較して逐次欠陥を判定する欠陥判定部と、
   前記欠陥判定部により欠陥を判定した後、表示装置に表示された検出欠陥のうち前記入力装置により指示された欠陥を含む指定の大きさの切出し画像の画像データを前記画像データ記憶部から読み出すデータ読み出し部と、
   前記データ読み出し部により読み出した画像データを基に、前記切出し画像を再構築する画像再構築部と、
   前記画像再構築部により再構築された切出し画像データを記憶する再構築画像記憶部とを備えたことを特徴とする欠陥検査装置。
8. ウェーハ上に複数配列されたチップの欠陥を隣接するチップの画像との比較により検査する欠陥検査装置において、
   前記ウェーハの検査面の画像を検出する画像検出装置と、
   各種入力操作用の入力装置と、
   前記画像検出装置から入力されるチップの画像データを記憶する複数の画像データ記憶部と、
   前記画像検出装置から入力されるチップの画像を複数のブロック画像に分割し、チップ内の位置が対応するブロック画像が同一の画像データ記憶部に記憶されるように、チップ内座標に応じてブロック画像データを前記複数の画像データ記憶部に分配する画像データ分配部と、
   前記画像データ記憶部に記憶された画像データを基に、隣り合うチップの互いにチップ内座標が対応するブロック画像データを比較して各々並列的に逐次欠陥を判定する複数の欠陥判定部と、
   前記欠陥判定部により欠陥を判定した後、表示装置に表示された検出欠陥のうち前記入力装置により指示された欠陥を含む指定の大きさの切出し画像の画像データを前記画像データ記憶部から読み出すデータ読み出し部と、
   前記データ読み出し部により読み出した画像データを基に、前記切出し画像を再構築する画像再構築部と、
   前記画像再構築部により再構築された切出し画像データを記憶する再構築画像記憶部とを備えたことを特徴とする欠陥検査装置。

Images