JP2009065201A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2009065201A
JP2009065201A JP2008297133A JP2008297133A JP2009065201A JP 2009065201 A JP2009065201 A JP 2009065201A JP 2008297133 A JP2008297133 A JP 2008297133A JP 2008297133 A JP2008297133 A JP 2008297133A JP 2009065201 A JP2009065201 A JP 2009065201A
Authority
JP
Japan
Prior art keywords
dicing
island
semiconductor device
lead
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008297133A
Other languages
Japanese (ja)
Other versions
JP2009065201A5 (en
JP4784945B2 (en
Inventor
Haruo Hyodo
治雄 兵藤
Takayuki Tani
孝行 谷
Takao Shibuya
隆生 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008297133A priority Critical patent/JP4784945B2/en
Publication of JP2009065201A publication Critical patent/JP2009065201A/en
Publication of JP2009065201A5 publication Critical patent/JP2009065201A5/ja
Application granted granted Critical
Publication of JP4784945B2 publication Critical patent/JP4784945B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device, which improves an effective area ratio at the time of mounting. <P>SOLUTION: While the alignment precision between a mold and a lead frame 30 in transfer mold technology is about ±50μ, the alignment precision between a dicing blade 47 and the lead frame 30 in a dicing device can be reduced to about ±10μ. The reduction of the alignment precision means that a chip area of a semiconductor chip 39 capable of being mounted can be increased by increasing an area of an island 33, and thus the reduction of the alignment precision improves effective mounting area efficiency. A this time, an alignment mark 37 is preformed on an outer frame 32 of the lead frame 30 and is used to perform dicing, whereby the alignment precision of the dicing device can be utilized and a gap between an contour of resin 41 and the island 33 or the like can be narrowed. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は半導体装置の製造方法に関し、特に、実装面積を縮小して実装効率を向上できる、ＢＩＰ型のＩＣチップまたはＭＯＳ型のＩＣチップが実装された半導体装置に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a semiconductor device mounted with a BIP type IC chip or a MOS type IC chip that can reduce the mounting area and improve the mounting efficiency.

ＩＣ、ディスクリート素子等の半導体素子を製造する際には、図１０（Ａ）に示すような封止技術が主に用いられる。即ち、半導体チップ１をアイランド２上に実装（ダイボンド）し、半導体チップ１の周辺に配置したリード端子３とトランジスタ素子のベース電極、エミッタ電極とをそれぞれボンディングワイヤー４で電気的に接続（ワイヤボンド）し、半導体チップ１をエポキシ樹脂等の熱硬化型樹脂４によるトランスファーモールドによって、半導体チップ１とリード端子３の一部を完全に被覆保護したものである。樹脂５の外部に導出されたリード端子３はＺ字型に折り曲げられて表面実装用途に適したものとしてある。   When manufacturing a semiconductor element such as an IC or a discrete element, a sealing technique as shown in FIG. 10A is mainly used. That is, the semiconductor chip 1 is mounted on the island 2 (die bonding), and the lead terminals 3 arranged around the semiconductor chip 1 are electrically connected to the base electrode and the emitter electrode of the transistor element by the bonding wires 4 (wire bonding). The semiconductor chip 1 and a part of the lead terminal 3 are completely covered and protected by transfer molding using a thermosetting resin 4 such as an epoxy resin. The lead terminal 3 led out of the resin 5 is bent into a Z shape and is suitable for surface mounting.

例えばＮＰＮ型トランジスタ素子を形成した半導体チップ１を封止した場合は、アイランド２をコレクタ電極として３端子構造の半導体装置が提供される。尚、６は半導体チップ１を固着するための半田などの接着剤である。   For example, when the semiconductor chip 1 on which the NPN transistor element is formed is sealed, a semiconductor device having a three-terminal structure is provided using the island 2 as a collector electrode. Reference numeral 6 denotes an adhesive such as solder for fixing the semiconductor chip 1.

上記の半導体装置の製造工程にあっては、アイランド２とリード端子３は、銅素材または鉄素材からなるフープ状あるいは短冊状のリードフレームの状態で供給され、該リードフレームには例えば半導体装置２０個分のアイランド２とリード端子３が形成されている。   In the manufacturing process of the semiconductor device described above, the island 2 and the lead terminal 3 are supplied in the form of a hoop-like or strip-like lead frame made of a copper material or an iron material. A number of islands 2 and lead terminals 3 are formed.

また、上記の製造工程のトランスファーモールドにあっては、図１０（Ｂ）を参照して、上金型７及び下金型８によって個々の半導体装置の外形形状に合致した空間であるキャビティ９を構成し、該キャビティの内部にダイボンド及びワイヤボンドを施したリードフレームを設置し、この状態でキャビティ９内に樹脂を注入することによりトランスファーモールドが行われる。更に、樹脂封止した後に前記リードフレームからリード部分他を切断することで半導体装置を個々の素子に分離している。   Further, in the transfer mold of the above manufacturing process, referring to FIG. 10B, the cavity 9 which is a space that matches the outer shape of each semiconductor device is formed by the upper mold 7 and the lower mold 8. A lead frame configured and die-bonded and wire-bonded is placed inside the cavity, and transfer molding is performed by injecting resin into the cavity 9 in this state. Further, after the resin sealing, the semiconductor device is separated into individual elements by cutting the lead portion and others from the lead frame.

第１の課題：
樹脂モールドされた半導体装置は、通常、ガラスエポキシ基板等のプリント基板に実装され、同じくプリント基板上に実装された他の素子と電気的に接続することにより、所望の回路網を構成する。この時、リード端子３が樹脂５の外部に導出された半導体装置では、リード端子３の先端から先端までの距離１０（図１０（Ｂ）図示）を実装面積として占有するので、実装面積が大きいという欠点がある。 First issue:
The resin-molded semiconductor device is usually mounted on a printed board such as a glass epoxy board, and is electrically connected to other elements mounted on the printed board to constitute a desired circuit network. At this time, in the semiconductor device in which the lead terminal 3 is led out of the resin 5, the distance 10 (shown in FIG. 10B) from the tip of the lead terminal 3 to the tip is occupied as the mounting area, so the mounting area is large. There is a drawback.

第２の課題：
金型内に設置したときのリードフレームとキャビティ９との位置合わせ精度はプラス・マイナス５０μ程度が限界である。このため、アイランド２の大きさは前記合わせ精度を考慮した大きさに設計しなければならない。従って、合わせ精度の問題は、パッケージの外形寸法に対するアイランド２の寸法を小さくし、これがパッケージの外形寸法に対して収納可能な半導体チップ１の最大寸法に制限を与えていた。 Second issue:
The alignment accuracy between the lead frame and the cavity 9 when installed in the mold is limited to about plus or minus 50 μm. For this reason, the size of the island 2 must be designed in consideration of the alignment accuracy. Accordingly, the problem of alignment accuracy is that the size of the island 2 is reduced with respect to the package outer dimension, which limits the maximum size of the semiconductor chip 1 that can be accommodated with respect to the package outer dimension.

第３の課題：
半導体装置を実装基板上に実装するときは、前記実装基板上に形成したプリント配線とリード端子３とを半田で固着するが、この時半田がどの程度まで盛り上がるか（半田フィレットがどこまで盛り上がるか）によって半導体装置の固着強度が大きく左右される。半導体装置を微細化した場合であっても、この固着強度は維持しなければならないという課題がある。 Third issue:
When a semiconductor device is mounted on a mounting board, the printed wiring formed on the mounting board and the lead terminal 3 are fixed by soldering. How far the solder rises (how far the solder fillet rises) Therefore, the fixing strength of the semiconductor device is greatly affected. Even when the semiconductor device is miniaturized, there is a problem that this fixing strength must be maintained.

本発明は、
第１の枠体と前記第１の枠体と対向する第２の枠体と間には、アイランドと前記アイランドに近接して設けられた複数のリードとを少なくとも有する素子搭載部が、前記第１の枠体および前記第２の枠体と一体で、行および列方向に複数設けられたリードフレームを用意し、
前記素子搭載部のアイランドにＢＩＰ型のＩＣチップまたはＭＯＳ型のＩＣチップを搭載すると共に、前記素子搭載部のリードと前記ＢＩＰ型のＩＣチップまたはＭＯＳ型のＩＣチップを電気的に接続し、
金型に前記リードフレームを配置し、前記上金型の封止空間を形成する平坦な上面および前記上面の周囲に位置する４つの平坦な側面から成るキャビティに、前記素子搭載部の複数が設けられるように、前記上金型と前記上金型と対向配置される下金型で押さえて熱硬化性の樹脂から成る絶縁性樹脂をトランスファーモールドし、
前記素子搭載部の周囲のダイシングラインに相当する所の、前記絶縁性樹脂と一体になった前記リードフレームを、前記上金型と前記下金型から成るモールド金型と前記リードフレームの位置合わせ精度よりも、前記リードフレームとの位置合わせ精度が高いダイシング装置にてダイシンし、実質６面体のする事で解決するものである。 The present invention
Between the first frame body and the second frame body facing the first frame body, an element mounting portion having at least an island and a plurality of leads provided in proximity to the island is provided in the first frame body. A plurality of lead frames provided in a row and column direction integrally with the first frame and the second frame;
A BIP type IC chip or a MOS type IC chip is mounted on the island of the element mounting unit, and the lead of the element mounting unit is electrically connected to the BIP type IC chip or the MOS type IC chip.
A plurality of the element mounting portions are provided in a cavity formed by arranging the lead frame in a mold and having a flat upper surface forming a sealing space of the upper mold and four flat side surfaces located around the upper surface. Transfer mold an insulating resin made of a thermosetting resin by pressing the upper mold and a lower mold placed opposite to the upper mold,
The lead frame integrated with the insulating resin, corresponding to a dicing line around the element mounting portion, is aligned with a mold die composed of the upper die and the lower die and the lead frame. The problem is solved by dicing with a dicing apparatus having a higher alignment accuracy with the lead frame than the accuracy to form a hexahedron.

本発明によれば、パッケージの外形をダイシング装置のブレードで切断することにより構成したので、リードフレーム３０のパターンに対する樹脂４１外形の位置あわせ精度を向上できる。即ち、トランスファーモールド技術によるモールド金型とリードフレーム３０との合わせ精度がプラス・マイナス５０μ程度であるのに対して、ダイシング装置によるダイシングブレードとリードフレーム３０との合わせ精度はプラス・マイナス１０μ程度に小さくできる。合わせ精度を小さくできることは、アイランド３３の面積を増大して、搭載可能な半導体チップ３９のチップ面積を増大できることを意味し、これも上記有効実装面積効率を向上させる。この時、あらかじめリードフレーム３０の外枠３２に位置あわせマーク３７を形成しておき、該マーク３７を使用してダイシングを行うことにより、上記ダイシング装置の合わせ精度を活用でき、樹脂４１外形とアイランド３３などとの間隔を狭めることができるのである。 According to the present invention, since the outer shape of the package is cut by the blade of the dicing device, the alignment accuracy of the outer shape of the resin 41 with respect to the pattern of the lead frame 30 can be improved. That is, the alignment accuracy between the mold and the lead frame 30 by the transfer mold technique is about plus or minus 50 μ, whereas the alignment accuracy between the dicing blade and the lead frame 30 by the dicing apparatus is about plus or minus 10 μ. Can be small. The fact that the alignment accuracy can be reduced means that the area of the island 33 can be increased and the chip area of the mountable semiconductor chip 39 can be increased. This also improves the effective mounting area efficiency. At this time, an alignment mark 37 is formed in advance on the outer frame 32 of the lead frame 30 and dicing is performed using the mark 37, whereby the alignment accuracy of the dicing apparatus can be utilized, and the outer shape of the resin 41 and the island Thus, the distance from 33 or the like can be reduced.

以下に本発明の製造方法を詳細に説明する。   The production method of the present invention will be described in detail below.

第１工程：（図１）
先ず、リードフレーム３０を準備する。図１（Ａ）はリードフレーム３０の平面図であり、図１（Ｂ）は図１（Ａ）のＡＡ断面図である。 First step: (Fig. 1)
First, the lead frame 30 is prepared. FIG. 1A is a plan view of the lead frame 30, and FIG. 1B is a cross-sectional view taken along the line AA in FIG.

本発明で用いられるリードフレーム３０は、半導体チップを搭載するための多数の素子搭載部３１、３１Ａ・・・が行・列方向（又はそれらの一方方向にのみ）に複数個繰り返しパターンで配置されており、該多数個の素子搭載部３１は、それらの周囲を取り囲む様に配置した枠体部３２によって保持されている。   In the lead frame 30 used in the present invention, a plurality of element mounting portions 31, 31A... For mounting a semiconductor chip are arranged in a plurality of repeating patterns in the row and column directions (or only in one direction thereof). The large number of element mounting portions 31 are held by a frame body portion 32 arranged so as to surround the periphery thereof.

素子搭載部３１は、半導体チップを固着するアイランド３３と、外部接続用電極となる複数のリード端子３４を少なくとも具備する。アイランド３３は連結バー３５によって互いに連結され、同じく連結バー３５によって枠体部３２に連結されている。リード端子３４はアイランド３３に連結されている。この時、特定のアイランド３３に対しては、その隣に隣接するアイランド３３Ａに連結保持されたリード端子３４が対応して１つの素子搭載部３１を構成する。アイランド３３とリード端子３４との連結部分近傍のリード端子３４には、部分的に線幅を細く加工した凹部３６を形成している。この様に素子搭載部３１を行・列方向に複数配置することで、１本の短冊状のリードフレーム３０に例えば１００個の素子搭載部３１を配置する。   The element mounting portion 31 includes at least an island 33 for fixing a semiconductor chip and a plurality of lead terminals 34 serving as external connection electrodes. The islands 33 are connected to each other by a connecting bar 35 and are also connected to the frame body portion 32 by the connecting bar 35. The lead terminal 34 is connected to the island 33. At this time, for a specific island 33, the lead terminal 34 connected and held adjacent to the adjacent island 33A constitutes one element mounting portion 31. The lead terminal 34 in the vicinity of the connecting portion between the island 33 and the lead terminal 34 is formed with a concave portion 36 that is partially processed to have a thin line width. In this way, by arranging a plurality of element mounting portions 31 in the row and column directions, for example, 100 element mounting portions 31 are disposed on one strip-shaped lead frame 30.

素子搭載部３１群を取り囲む枠体部３２には、複数個の合わせマーク３７を形成する。合わせマーク３７は、貫通孔またはスタンピングによって部分的に凹ませたもの等、製造工程における自動認識機能が働くものであればよい。また、形状も正方形、長方形、矩形、円形等があげられる。そして、素子搭載部３１毎に１個、または複数個毎に１個等間隔で配置する。   A plurality of alignment marks 37 are formed on the frame body portion 32 surrounding the element mounting portion 31 group. The alignment mark 37 may be any mark that has an automatic recognition function in the manufacturing process, such as a partial recess formed by a through hole or stamping. Also, the shape may be a square, rectangle, rectangle, circle or the like. One element is arranged for each element mounting portion 31 or one element is arranged at an equal interval for each of the plurality.

上記のリードフレーム３０は、例えば、約０．２ｍｍ厚の銅系の金属材料で形成された帯状あるいは矩形状のリードフレーム用金属薄板を用意し、このリードフレーム用金属薄板をエッチング加工またはスタンピング加工によって図示したパターンに開口することにより得ることができる。尚、リードフレーム３０の板厚は必要に応じて適宜に設定することができる。   The lead frame 30 is prepared by, for example, preparing a strip or rectangular lead frame metal thin plate made of a copper metal material having a thickness of about 0.2 mm, and etching or stamping the lead frame metal thin plate. Can be obtained by opening the pattern shown in FIG. The plate thickness of the lead frame 30 can be appropriately set as necessary.

第２工程：（図２）
次に、リードフレーム３０に対してダイボンド工程とワイヤボンド工程を行う。図２（Ｂ）は図２（Ａ）のＡＡ線断面図である。 Second step: (FIG. 2)
Next, a die bonding process and a wire bonding process are performed on the lead frame 30. FIG. 2B is a cross-sectional view taken along line AA in FIG.

各アイランド３３、３３Ａの一主面上にＡｇペースト、半田等の導電ペースト３８を塗布し、その導電ペースト３８を介して各アイランド３３、３３Ａ上に半導体チップ３９を固着する。各アイランド表面に金メッキを行い、そのメッキ上に半導体チップを共晶接続することも可能である。   A conductive paste 38 such as Ag paste or solder is applied on one main surface of each island 33, 33 A, and the semiconductor chip 39 is fixed on each island 33, 33 A via the conductive paste 38. It is also possible to perform gold plating on the surface of each island and connect the semiconductor chip to the eutectic connection on the plating.

更に、半導体チップ３９の表面に形成されたボンディングパッドと、これに対応するリード端子３４とをワイヤ４０でワイヤボンディングする。ワイヤ４０は例えば直径が２０μの金線から成る。ここで、ワイヤ４０は各アイランド３３上に固着した半導体チップ３９の表面電極と、その隣に隣接した他のアイランド３３Ａから延在するリード端子３４とを接続する。   Further, the bonding pads formed on the surface of the semiconductor chip 39 and the corresponding lead terminals 34 are wire-bonded with wires 40. The wire 40 is made of a gold wire having a diameter of 20 μm, for example. Here, the wire 40 connects the surface electrode of the semiconductor chip 39 fixed on each island 33 and the lead terminal 34 extending from another adjacent island 33A.

半導体チップ３９が固着されたアイランド３３の裏面は、係る半導体チップ３９の外部接続用の電極として用いることができる。アイランド３３の裏面を接続用端子の１つとして用いる形態は、半導体チップ３９として例えばトランジスタ、パワーＭＯＳＦＥＴ等の、電流経路が垂直方向になる半導体デバイス素子に適している。   The back surface of the island 33 to which the semiconductor chip 39 is fixed can be used as an external connection electrode of the semiconductor chip 39. The form in which the back surface of the island 33 is used as one of the connection terminals is suitable for a semiconductor device element such as a transistor or a power MOSFET as the semiconductor chip 39 in which the current path is vertical.

半導体チップ３９を固着するために塗布した導電性ペースト３８は、図２（Ａ）から明らかなように、半導体チップ３９が固着されるアイランド３３上に選択的に塗布形成する。リード端子３４上に導電性ペースト３８が付着すると、ワイヤボンディングを行う場合に、ボンディング装置のキャピラリーの先端部分に導電性ペーストがつまりボンディング不良が生じ生産性が低下する恐れがあるためである。この様な問題がない場合には、導電性ペーストを素子搭載部３１全面に塗布しても良い。   The conductive paste 38 applied for fixing the semiconductor chip 39 is selectively applied and formed on the island 33 to which the semiconductor chip 39 is fixed, as is apparent from FIG. This is because when the conductive paste 38 adheres on the lead terminal 34, when wire bonding is performed, the conductive paste at the tip portion of the capillary of the bonding apparatus, that is, bonding failure may occur and productivity may be lowered. If there is no such problem, a conductive paste may be applied to the entire surface of the element mounting portion 31.

第３工程：（図３）
次に、全体を樹脂モールドする。図３（Ｂ）は図３（Ａ）のＡＡ線断面図である。 Third step: (Fig. 3)
Next, the whole is resin-molded. FIG. 3B is a cross-sectional view taken along line AA in FIG.

リードフレーム３０上にエポキシ樹脂等の熱硬化性の封止用樹脂層４１を形成し、各素子搭載部３１、３１Ａ・・・、半導体チップ３９及びワイヤ４０を封止保護する。樹脂４１は、各半導体チップ３９・・・を個別にパッケージングするものではなく、全ての半導体チップ３９を共通に被うように形成する。また、リードフレーム３０の裏面側にも０．０５ｍｍ程度の厚みで樹脂４１を被着する。これで、アイランド３３とリード端子３４は完全に樹脂４１内部に埋設されることになる。   A thermosetting sealing resin layer 41 such as an epoxy resin is formed on the lead frame 30, and the element mounting portions 31, 31A,..., The semiconductor chip 39, and the wires 40 are sealed and protected. The resin 41 does not individually package the semiconductor chips 39..., But is formed so as to cover all the semiconductor chips 39 in common. The resin 41 is also applied to the back side of the lead frame 30 with a thickness of about 0.05 mm. Thus, the island 33 and the lead terminal 34 are completely embedded in the resin 41.

この樹脂層４１は、射出成形用の上下金型が形成する空間（キャビティ）内にリードフレーム３０を設置し、該空間内にエポキシ樹脂を充填、成形する事によって形成する。あるいは、枠体３２に高さ数ｍｍ、幅数ｍｍの環状のダムを形成しておき、該ダムで囲まれた領域を満たすように液状の樹脂を充填し、これを熱処理で硬化したものであっても良い。   The resin layer 41 is formed by installing a lead frame 30 in a space (cavity) formed by upper and lower molds for injection molding, filling the space with an epoxy resin, and molding the space. Alternatively, an annular dam having a height of several millimeters and a width of several millimeters is formed in the frame body 32, and a liquid resin is filled so as to fill a region surrounded by the dam, and this is cured by heat treatment. There may be.

第４工程：（図４）
次に、リードフレーム３０の裏面側の樹脂４１を部分的に除去してスリット孔４２を形成する。図４（Ｂ）は図４（Ａ）のＡＡ線断面図である。 Fourth step: (FIG. 4)
Next, the resin 41 on the back side of the lead frame 30 is partially removed to form slit holes 42. FIG. 4B is a cross-sectional view taken along line AA in FIG.

スリット孔４１は、後で外部接続端子を構成する為に形成するものである。約０．５ｍｍの幅を有し、ダイシング装置のブレードによって樹脂４２を切削することにより形成した。前記ブレードには様々な板厚のものが準備されており、用いるブレードの板厚に応じて、１回であるいは複数回繰り返すことで所望の幅に形成する。この時、樹脂４１を切削すると同時にリード端子３４の裏面側も約０．０５ｍｍ程切削して、リードフレーム３０の金属表面を露出させる。このスリット孔４２は、各リード端子３４にくさび状に形成した「凹部３６」の付近に形成する。この時、凹部３６は樹脂４１で被覆されて目視できないので、あらかじめ形成した合わせマーク３７を位置基準として用いる。   The slit hole 41 is formed in order to configure an external connection terminal later. It had a width of about 0.5 mm and was formed by cutting the resin 42 with a blade of a dicing machine. Various blade thicknesses are prepared for the blade, and the blade is formed to have a desired width by repeating once or a plurality of times depending on the thickness of the blade to be used. At this time, at the same time as cutting the resin 41, the back surface side of the lead terminal 34 is also cut by about 0.05 mm to expose the metal surface of the lead frame 30. The slit hole 42 is formed in the vicinity of a “recess 36” formed in a wedge shape on each lead terminal 34. At this time, since the concave portion 36 is covered with the resin 41 and cannot be visually observed, a previously formed alignment mark 37 is used as a position reference.

第５工程：（図５（Ａ））
第４工程で形成したスリット孔４２に沿って、第２のスリット孔４２ａを形成する。 Fifth step: (FIG. 5A)
A second slit hole 42a is formed along the slit hole 42 formed in the fourth step.

第２のスリット孔４２ａの形成には、例えば切削面が山形の形状を持つ、板厚が０．４ｍｍ程度のダイシングブレード４３を用い、スリット孔４２から更に０．１ｍｍ程度深く掘り下げることによって第２のスリット孔４２ａの断面形状をＶ字型に形成する。   The second slit hole 42a is formed by, for example, using a dicing blade 43 having a chevron-shaped cutting surface and a plate thickness of about 0.4 mm, and digging deeper by about 0.1 mm from the slit hole 42. The sectional shape of the slit hole 42a is formed in a V shape.

第２のスリット孔４２ａの形成に用いたダイシングブレード４３が端面山形の形状を持つのに対し、スリット孔４２の形成には端面が直角の平坦面をもつものを用いた。平坦面のダイシングブレードは、山形のものよりは摩耗による寿命を長くすることができる。この様にダイシングを２回に分けることで、摩耗の激しい山形のダイシングブレード４３の消耗を低減している。尚、断面形状はＵ字型でも良い。また、１回のダイシング工程でＶ字型の第２のスリット孔４２ａを直接形成しても良い。更に、板厚の薄いダイシングブレードを用い、少なくとも３回のダイシング工程で１本のスリット孔４２を形成すると共に、スリット孔４２の中心部で切削深さを深くするような制御を行って大略Ｖ字型またはＵ字型の溝を形成してもよい。更に、選択なエッチング加工によっても形成が可能である。この様に第２のスリット孔４２ａをＶ字型またはＵ字型に形成することによって、スリット孔４２ａの側壁を傾斜させることができる。   The dicing blade 43 used to form the second slit hole 42a has an end face chevron shape, while the slit hole 42 is formed with a flat end face at a right angle. The flat surface dicing blade can have a longer life due to wear than the chevron. By dividing the dicing into two in this way, the wear of the mountain-shaped dicing blade 43 that is heavily worn is reduced. The cross-sectional shape may be U-shaped. Alternatively, the V-shaped second slit hole 42a may be directly formed by a single dicing process. Further, a thin dicing blade is used to form one slit hole 42 in at least three dicing steps, and control is performed to increase the cutting depth at the center of the slit hole 42 to approximately V. A letter-shaped or U-shaped groove may be formed. Further, it can be formed by selective etching. Thus, by forming the second slit hole 42a in a V shape or a U shape, the side wall of the slit hole 42a can be inclined.

第６工程：（図５（Ｂ））
スリット孔４２、４２ａを形成したことにより露出させたリード端子３４の表面に半田メッキ等のメッキ層４５を形成する。このメッキ層４５は、リードフレーム３０を電極の一方とする電解メッキ法により行われる。スリット孔４２、４２ａはリード端子３４の板厚の全部を切断していないので、アイランド３３とリード端子３４は未だ電気的な導通が保たれている。更に各アイランド３３が連結バー３５によって枠体３２に共通接続されている。このように露出した金属表面のすべてが電気的に導通しているので、一回のメッキ工程でメッキ層４５を形成することができる。 Sixth step: (FIG. 5B)
A plating layer 45 such as solder plating is formed on the surface of the lead terminal 34 exposed by forming the slit holes 42 and 42a. This plating layer 45 is performed by an electrolytic plating method using the lead frame 30 as one of the electrodes. Since the slit holes 42 and 42a do not cut the entire thickness of the lead terminal 34, the island 33 and the lead terminal 34 are still electrically connected. Further, each island 33 is commonly connected to the frame body 32 by a connecting bar 35. Since all the exposed metal surfaces are electrically connected in this way, the plating layer 45 can be formed in a single plating step.

第７工程：（図６）
次に、素子搭載部３１毎に樹脂層４１を切断して各々の素子Ａ、素子Ｂ、素子Ｃ・・・を分離する。即ち、アイランド３３とこの上に固着された半導体チップ３９に接続されたリード端子３４を囲む領域（同図の切断ライン４６）で切断することにより、素子搭載部３１毎に分割した半導体装置を形成する。切断にはダイシング装置が用いられ、ダイシング装置のブレード４７によって樹脂層４１とリードフレーム３０とを同時に切断する。スリット孔４２が位置する箇所では、少なくともスリット孔４２ａの傾斜した側壁に付着したメッキ層４５を残すように形成する。この様に残存させたメッキ層４５は、半導体装置をプリント基板上に実装する際に利用される。また、切断したリード端子３４の他方はア
イランド３３に連続する突起部３３ａとして残存し、切断した連結バー３５はアイランド３３に連続する突起部３３ｂとして残存する。切断されたリード端子３４及び突起部３３ａ、３３ｂの切断面は、樹脂層４１の切断面と同一平面を形成し、該同一平面に露出する。ダイシング工程においては裏面側（スリット孔４２を設けた側）にブルーシート（たとえば、商品名：ＵＶシート、リンテック株式会社製）を貼り付け、前記ダイシングブレード４７がブルーシートの表面に到達するような切削深さで切断する。この時に、あらかじめ形成した合わせマーク３７をダイシング装置側で自動認識し、これを位置基準として用いてダイシングする。本実施の形態では、合わせマーク３７を長方形の形状とし、該長方形の長辺を基準位置とした。更に、ダイシングブレードの板厚は第２のスリット孔４２ａの幅よりも薄い（例えば、幅０．１ｍｍ）ものを用い、スリット孔４２の中心線に沿って、ダイシングブレード４７がリード端子３３の凹部３６上を通過するようにダイシングした。これで、切断後のリード端子３３の先端部が先細りの形状となり、樹脂４１から容易には抜け落ちない形状に加工できる。 Seventh step: (FIG. 6)
Next, the resin layer 41 is cut for each element mounting portion 31 to separate the elements A, B, C,. That is, a semiconductor device divided for each element mounting portion 31 is formed by cutting at a region (a cutting line 46 in the figure) surrounding the island 33 and the lead terminal 34 connected to the semiconductor chip 39 fixed thereon. To do. A dicing device is used for cutting, and the resin layer 41 and the lead frame 30 are simultaneously cut by the blade 47 of the dicing device. At a position where the slit hole 42 is located, at least a plating layer 45 attached to the inclined side wall of the slit hole 42a is left. The plating layer 45 remaining in this way is used when the semiconductor device is mounted on a printed board. Further, the other of the cut lead terminals 34 remains as a protrusion 33 a continuous with the island 33, and the cut connection bar 35 remains as a protrusion 33 b continuous with the island 33. The cut surfaces of the cut lead terminal 34 and the protrusions 33a and 33b form the same plane as the cut surface of the resin layer 41 and are exposed to the same plane. In the dicing process, a blue sheet (for example, trade name: UV sheet, manufactured by Lintec Corporation) is pasted on the back side (the side where the slit hole 42 is provided), and the dicing blade 47 reaches the surface of the blue sheet. Cut at the cutting depth. At this time, the alignment mark 37 formed in advance is automatically recognized on the dicing apparatus side, and dicing is performed using this as a position reference. In the present embodiment, the alignment mark 37 has a rectangular shape, and the long side of the rectangle is the reference position. Further, the thickness of the dicing blade is thinner than the width of the second slit hole 42 a (for example, width 0.1 mm), and the dicing blade 47 is recessed along the center line of the slit hole 42. Dicing was performed so as to pass over 36. As a result, the distal end portion of the lead terminal 33 after cutting has a tapered shape, and can be processed into a shape that does not easily fall off from the resin 41.

図７は斯かる製造方法によって形成した完成後の半導体装置を示す、（Ａ）側面図、（Ｂ）裏面図、（Ｃ）側面図である。   FIG. 7A is a side view, FIG. 7B is a back view, and FIG. 7C is a side view showing a completed semiconductor device formed by such a manufacturing method.

半導体チップ３９とボンディングワイヤ４０を含めて、アイランド３３とリード端子３４が樹脂４１でモールドされて、大略直方体のパッケージ形状を形成する。樹脂４１は熱硬化性エポキシ樹脂である。アイランド３３とリード端子３４は、厚さが約０．２ｍｍの銅系の金属材料から成る。樹脂４１の外形寸法は、縦×横×高さが、約０．７ｍｍ×１．０ｍｍ×０．６ｍｍである。   The island 33 and the lead terminal 34 including the semiconductor chip 39 and the bonding wire 40 are molded with the resin 41 to form a substantially rectangular parallelepiped package shape. The resin 41 is a thermosetting epoxy resin. The island 33 and the lead terminal 34 are made of a copper-based metal material having a thickness of about 0.2 mm. The external dimensions of the resin 41 are about 0.7 mm × 1.0 mm × 0.6 mm in length × width × height.

直方体のパッケージ外形を形成する６面のうち、少なくとも側面４１ａ、４１ｂ、４１ｃ、４１ｄは樹脂４１を切断した（第７工程参照）切断面で構成される。該切断面に沿ってリード端子３４の切断面が露出する。アイランド３３には切断されたリード端子３４の名残である突起部３３ａと連結部３５の名残である突起部３３ｂを有し、これらの突起部３３ａ、３３ｂの切断面も露出する。   Of the six surfaces forming the package shape of the rectangular parallelepiped, at least the side surfaces 41a, 41b, 41c and 41d are constituted by cut surfaces obtained by cutting the resin 41 (see the seventh step). A cut surface of the lead terminal 34 is exposed along the cut surface. The island 33 has a protruding portion 33a that is a remnant of the cut lead terminal 34 and a protruding portion 33b that is a remnant of the connecting portion 35, and the cut surfaces of these protruding portions 33a and 33b are also exposed.

図８は斯かる装置を裏面側からみたときの斜視図である。側面４１ｂ、４１ｄの裏面側には第４、第５工程で形成したスリット孔４２、４２ａの名残である段差部４８を有し、該段差部４８の表面にアイランド３３の突出部３３ａの裏面側と、リード端子３４の裏面側の一部が露出する。リード端子３４の先端は、スリット孔４２ａの側壁が残ることによって傾斜している。更に、段差部４８に露出したアイランド３３とリード端子３４の表面は第６工程で形成した金属メッキ層４３で被覆される。尚、リード端子３４の露出部分とアイランド３３の露出部との間は、樹脂４１で被覆される。   FIG. 8 is a perspective view of such a device as viewed from the back side. On the back side of the side surfaces 41b and 41d, there is a stepped portion 48 that is a remnant of the slit holes 42 and 42a formed in the fourth and fifth steps, and the back side of the protruding portion 33a of the island 33 on the surface of the stepped portion 48 Then, a part of the back surface side of the lead terminal 34 is exposed. The tip of the lead terminal 34 is inclined by leaving the side wall of the slit hole 42a. Further, the surface of the island 33 and the lead terminal 34 exposed at the stepped portion 48 is covered with the metal plating layer 43 formed in the sixth step. The exposed portion of the lead terminal 34 and the exposed portion of the island 33 are covered with a resin 41.

この装置をプリント基板上に実装した状態の断面図を図９に示す。実装基板２４上に形成した素子間接続用のプリント配線２５に対して段差部４８に露出したリード端子３４とアイランド３３の突起部３３ａとを位置合わせし、半田２６等によって両者を接続する。この時、リード端子３４の先端にはスリット孔４２、４２ａの側壁に対応する部分まで上記の第６工程で形成した金属メッキ層４３が形成されており、これが半田の塗れ性を良好にし、半田２６を高く盛り上げて半田フィレットを形成する。第７工程で切断した部分のリード端子３４端面にはメッキ層４３が被覆しないので、そこまでは半田が盛り上がらない。   FIG. 9 shows a cross-sectional view of the device mounted on a printed circuit board. The lead terminal 34 exposed at the stepped portion 48 and the projection 33a of the island 33 are aligned with the printed wiring 25 for inter-element connection formed on the mounting substrate 24, and both are connected by solder 26 or the like. At this time, the metal plating layer 43 formed in the sixth step is formed at the tip of the lead terminal 34 up to the portion corresponding to the side walls of the slit holes 42 and 42a. 26 is raised to form a solder fillet. Since the plating layer 43 does not cover the end surface of the lead terminal 34 at the portion cut in the seventh step, the solder does not rise up to that point.

以上の方法によって製造された半導体装置は、以下のメリットを有する。   The semiconductor device manufactured by the above method has the following merits.

本発明の製造方法によって製造した半導体装置は、金属製リード端子がパッケージから突出しないので、実装面積を半導体装置の大きさと同じ程度の大きさにすることができる。従って、半導体装置の実装面積に対する能動部分（半導体チップ３９のチップサイズを意味する）の比である実装有効面積を、図１０に示したものに比べて大幅に向上できる。これにより、実装基板上に実装したときの実装面積のデッドスペースを小さくすることができ、実装基板の小型化に寄与することができる。   In the semiconductor device manufactured by the manufacturing method of the present invention, the metal lead terminals do not protrude from the package, so that the mounting area can be made as large as the size of the semiconductor device. Therefore, the mounting effective area, which is the ratio of the active portion (meaning the chip size of the semiconductor chip 39) to the mounting area of the semiconductor device, can be significantly improved as compared with that shown in FIG. Thereby, the dead space of the mounting area when mounted on the mounting substrate can be reduced, which can contribute to the downsizing of the mounting substrate.

分割された半導体装置の各外部接続用電極の表面には、スリット孔４２、４２ａを設けたことによりメッキ層４３が残されているので、実装基板上に半田固着した際に該半田２６が切断面の上部まで（スリット孔４２、４２ａの側壁に相当する部分）容易に盛り上がって半田フィレットを形成する。従って半田接合力が向上し熱ストレス等の応力による劣化を防止することができる。また、端面が傾斜していることにより、半田２６が回り込みやすい構造であり、これも接着強度を上げる効果がある。   Since the plating layer 43 is left by providing the slit holes 42 and 42a on the surface of each external connection electrode of the divided semiconductor device, the solder 26 is cut when the solder is fixed on the mounting substrate. A solder fillet is formed by easily rising up to the top of the surface (the portion corresponding to the side walls of the slit holes 42 and 42a). Therefore, the solder bonding force is improved and deterioration due to stress such as thermal stress can be prevented. In addition, since the end face is inclined, the solder 26 is easy to go around, and this also has an effect of increasing the adhesive strength.

この装置のアイランド３３や外部接続用リード端子３４は、段差部４８に露出し、段差部４８と段差部４８との間の領域は樹脂４１によって被覆されるので露出しない。従って実装基板２４上に実装した際に半田２６と半田２６との距離を比較的大きく設計でき、半田ブリッジによる外部接続端子間の短絡事故を防止できる。   The island 33 and the external connection lead terminal 34 of this device are exposed to the stepped portion 48, and the region between the stepped portion 48 and the stepped portion 48 is covered with the resin 41 and is not exposed. Therefore, when mounted on the mounting substrate 24, the distance between the solder 26 and the solder 26 can be designed to be relatively large, and a short circuit accident between the external connection terminals due to the solder bridge can be prevented.

分割された半導体装置のリード端子３４の終端は、図７（Ｂ）に示すように、半導体装置の終端付近で先細りに形成されるために、リード端子３４が樹脂層４１の側面から抜け落ちることを防止している。尚くさび形状以外にも、コの字型に凹ませた形状でも良い。   The terminal end of the lead terminal 34 of the divided semiconductor device is tapered near the terminal end of the semiconductor device as shown in FIG. 7B, so that the lead terminal 34 falls off from the side surface of the resin layer 41. It is preventing. In addition to the wedge shape, a U-shaped recess may be used.

多数個の素子をまとめてパッケージングするので、個々にパッケージングする場合に比べて無駄にする材料を少なくでき。材料費の低減につながる。   Since many devices are packaged together, less material is wasted compared to individual packaging. It leads to reduction of material cost.

パッケージの外形をダイシング装置のブレードで切断することにより構成したので、リードフレーム３０のパターンに対する樹脂４１外形の位置あわせ精度を向上できる。即ち、トランスファーモールド技術によるモールド金型とリードフレーム３０との合わせ精度がプラス・マイナス５０μ程度であるのに対して、ダイシング装置によるダイシングブレードとリードフレーム３０との合わせ精度はプラス・マイナス１０μ程度に小さくできる。合わせ精度を小さくできることは、アイランド３３の面積を増大して、搭載可能な半導体チップ３９のチップ面積を増大できることを意味し、これも上記有効実装面積効率を向上させる。この時、あらかじめリードフレーム３０の外枠３２に位置あわせマーク３７を形成しておき、該マーク３７を使用してダイシングを行うことにより、上記ダイシング装置の合わせ精度を活用でき、樹脂４１外形とアイランド３３などとの間隔を狭めることができるのである。   Since the outer shape of the package is cut by the blade of the dicing apparatus, the alignment accuracy of the outer shape of the resin 41 with respect to the pattern of the lead frame 30 can be improved. That is, the alignment accuracy between the mold and the lead frame 30 by the transfer mold technique is about plus or minus 50 μ, whereas the alignment accuracy between the dicing blade and the lead frame 30 by the dicing apparatus is about plus or minus 10 μ. Can be small. The fact that the alignment accuracy can be reduced means that the area of the island 33 can be increased and the chip area of the mountable semiconductor chip 39 can be increased. This also improves the effective mounting area efficiency. At this time, an alignment mark 37 is formed in advance on the outer frame 32 of the lead frame 30 and dicing is performed using the mark 37, whereby the alignment accuracy of the dicing apparatus can be utilized, and the outer shape of the resin 41 and the island Thus, the distance from 33 or the like can be reduced.

尚、上述した実施形態では、３端子用のリードフレームを用いて説明をしたが、リード端子を３本以上具備するような装置にも適用が可能である。   In the above-described embodiment, the description has been given using the lead frame for three terminals, but the present invention can be applied to an apparatus having three or more lead terminals.

また、上述した実施形態では、各アイランドに１つの半導体チップ３９を固着したが、１つのアイランドに、例えばトランジスタを複数個固着すること、及び、トタンジスタと縦型パワーＭＯＳＦＥＴ等の他の素子との複合固着も可能である。   In the above-described embodiment, one semiconductor chip 39 is fixed to each island. For example, a plurality of transistors are fixed to one island, and a transistor and another element such as a vertical power MOSFET are connected. Composite fixing is also possible.

さらに、本実施形態では、半導体チップ３９にトランジスタを形成したが、例えば、パワーＭＯＳＦＥＴ、ＩＧＢＴ、ＨＢＴ等のデバイスを形成した半導体チップであっても、本発明に応用できることは説明するまでもない。加えて、リード端子の本数を増大することでＢＩＰ、ＭＯＳ型等の集積回路等にも応用することができる。   Furthermore, in the present embodiment, the transistor is formed on the semiconductor chip 39. However, it goes without saying that the present invention can be applied to a semiconductor chip in which a device such as a power MOSFET, IGBT, or HBT is formed. In addition, by increasing the number of lead terminals, it can be applied to integrated circuits such as BIP and MOS type.

以上説明したように、本発明によれば、リード端子３４がパッケージから突出しない半導体装置を得ることができる。従って、半導体装置を実装したときのデッドスペースを削減し、高密度実装に適した半導体装置を得ることができる。   As described above, according to the present invention, a semiconductor device in which the lead terminals 34 do not protrude from the package can be obtained. Therefore, the dead space when the semiconductor device is mounted can be reduced, and a semiconductor device suitable for high-density mounting can be obtained.

外部接続端子と外部接続端子との間を樹脂層４１で被覆した構造にできるので、装置を実装したときの半田ブリッジ等による端子間短絡の事故を防止できる。   Since the external connection terminal and the external connection terminal are covered with the resin layer 41, an accident of short circuit between terminals due to a solder bridge or the like when the apparatus is mounted can be prevented.

パッケージの外形をダイシングブレードによる切断面で構成することにより、アイランド３３と樹脂４１の端面との寸法精度を向上できる。従って、アイランド３３の面積を増大して、収納可能な半導体チップ３９のチップサイズを増大できる。   By configuring the outer shape of the package with a cut surface by a dicing blade, the dimensional accuracy between the island 33 and the end surface of the resin 41 can be improved. Therefore, the area of the island 33 can be increased, and the chip size of the semiconductor chip 39 that can be stored can be increased.

リードフレーム３０のパターン全体を樹脂４１で埋設したにもかかわらず、あらかじめ枠体３２に合わせマーク３７を形成しておき、これを位置基準としてダイシングするようにしたので、ダイシング装置の合わせ精度を最大限に活用することができる。   Even though the entire pattern of the lead frame 30 is embedded with the resin 41, the alignment mark 37 is formed on the frame 32 in advance and dicing is performed using this as a position reference, so that the alignment accuracy of the dicing apparatus is maximized. It can be used as much as possible.

ダイシングで切断するリード端子に、あらかじめＶ字型またはＵ字型のスリット孔４２ａを形成し、この表面に金属メッキ層４５を形成して、切断後も金属メッキ層４５を残すようにしたので、実装時に半田２６がリード端子３４の端部で容易に盛り上がり、これが半導体装置の固着強度を増大する。   Since the V-shaped or U-shaped slit hole 42a is formed in advance in the lead terminal to be cut by dicing, the metal plating layer 45 is formed on the surface, and the metal plating layer 45 is left after cutting. During mounting, the solder 26 easily rises at the end of the lead terminal 34, which increases the fixing strength of the semiconductor device.

本発明の製造方法を説明する為の（Ａ）平面図、（Ｂ）断面図である。It is (A) top view and (B) sectional drawing for demonstrating the manufacturing method of this invention. 本発明の製造方法を説明する為の（Ａ）平面図、（Ｂ）断面図である。It is (A) top view and (B) sectional drawing for demonstrating the manufacturing method of this invention. 本発明の製造方法を説明する為の（Ａ）平面図、（Ｂ）断面図である。It is (A) top view and (B) sectional drawing for demonstrating the manufacturing method of this invention. 本発明の製造方法を説明する為の（Ａ）平面図、（Ｂ）断面図である。It is (A) top view and (B) sectional drawing for demonstrating the manufacturing method of this invention. 本発明の製造方法を説明する為の（Ａ）平面図、（Ｂ）断面図である。It is (A) top view and (B) sectional drawing for demonstrating the manufacturing method of this invention. 本発明の製造方法を説明する為の（Ａ）平面図、（Ｂ）断面図である。It is (A) top view and (B) sectional drawing for demonstrating the manufacturing method of this invention. 本発明の半導体装置を説明する為の（Ａ）断面図、（Ｂ）裏面図、（Ｃ）側面図である。It is (A) sectional drawing, (B) back view, (C) side view for demonstrating the semiconductor device of this invention. 本発明の半導体装置を裏面側からみた斜視図である。It is the perspective view which looked at the semiconductor device of the present invention from the back side. 本発明の半導体装置を実装したときの状態を説明する断面図である。It is sectional drawing explaining a state when the semiconductor device of this invention is mounted. 従来の半導体装置を説明する図である。It is a figure explaining the conventional semiconductor device.

Claims (4)

第１の枠体と前記第１の枠体と対向する第２の枠体と間には、アイランドと前記アイランドに近接して設けられた複数のリードとを少なくとも有する素子搭載部が、前記第１の枠体および前記第２の枠体と一体で、行および列方向に複数設けられたリードフレームを用意し、
前記素子搭載部のアイランドにＢＩＰ型のＩＣチップまたはＭＯＳ型のＩＣチップを搭載すると共に、前記素子搭載部のリードと前記ＢＩＰ型のＩＣチップまたはＭＯＳ型のＩＣチップを電気的に接続し、
金型に前記リードフレームを配置し、前記上金型の封止空間を形成する平坦な上面および前記上面の周囲に位置する４つの平坦な側面から成るキャビティに、前記素子搭載部の複数が設けられるように、前記上金型と前記上金型と対向配置される下金型で押さえて熱硬化性の樹脂から成る絶縁性樹脂をトランスファーモールドし、
前記素子搭載部の周囲のダイシングラインに相当する所の、前記絶縁性樹脂と一体になった前記リードフレームを、前記上金型と前記下金型から成るモールド金型と前記リードフレームの位置合わせ精度よりも、前記リードフレームとの位置合わせ精度が高いダイシング装置にてダイシンし、実質６面体のする事を特徴とした半導体装置の製造方法。 Between the first frame body and the second frame body facing the first frame body, an element mounting portion having at least an island and a plurality of leads provided in proximity to the island is provided in the first frame body. A plurality of lead frames provided in a row and column direction integrally with the first frame and the second frame;
A BIP type IC chip or a MOS type IC chip is mounted on the island of the element mounting unit, and the lead of the element mounting unit is electrically connected to the BIP type IC chip or the MOS type IC chip.
A plurality of the element mounting portions are provided in a cavity formed by arranging the lead frame in a mold and having a flat upper surface forming a sealing space of the upper mold and four flat side surfaces located around the upper surface. Transfer mold an insulating resin made of a thermosetting resin by pressing the upper mold and a lower mold placed opposite to the upper mold,
The lead frame integrated with the insulating resin, corresponding to a dicing line around the element mounting portion, is aligned with a mold die composed of the upper die and the lower die and the lead frame. A manufacturing method of a semiconductor device, characterized in that a dicing is performed by a dicing apparatus having a higher alignment accuracy than the accuracy of the lead frame to form a substantially hexahedron. 前記ダイシングラインに相当する所を前記ダイシング装置にてダイシングすることにより、表面、裏面および４つの側面から成る前記６面体のパッケージに分離し、
前記表面は、前記キャビティの上面の平坦な面から離型されることで成る、平坦面と成り
前記側面には、前記連結体の切断面が露出されたダイシング面と成る事を特徴とした請求項１に記載の半導体装置の製造方法。 By dicing a place corresponding to the dicing line with the dicing device, the dicing line is separated into a hexahedral package composed of a front surface, a back surface, and four side surfaces,
The surface is a flat surface formed by releasing from a flat surface on an upper surface of the cavity, and the side surface is a dicing surface where a cut surface of the coupling body is exposed. Item 14. A method for manufacturing a semiconductor device according to Item 1. 前記アイランドには、複数の半導体チップが設けられる請求項１または請求項２に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein a plurality of semiconductor chips are provided on the island. 前記第１の枠体または第２の枠体には、前記ダイシング時の位置認識マークが設けられる請求項１〜請求項３のいずれかに記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the first frame body or the second frame body is provided with a position recognition mark at the time of the dicing.
JP2008297133A 2008-11-20 2008-11-20 Manufacturing method of semiconductor device Expired - Fee Related JP4784945B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008297133A JP4784945B2 (en) 2008-11-20 2008-11-20 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008297133A JP4784945B2 (en) 2008-11-20 2008-11-20 Manufacturing method of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006243624A Division JP4383436B2 (en) 2006-09-08 2006-09-08 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2009065201A true JP2009065201A (en) 2009-03-26
JP2009065201A5 JP2009065201A5 (en) 2010-10-14
JP4784945B2 JP4784945B2 (en) 2011-10-05

Family

ID=40559433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008297133A Expired - Fee Related JP4784945B2 (en) 2008-11-20 2008-11-20 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4784945B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017228559A (en) * 2016-06-20 2017-12-28 ローム株式会社 Semiconductor device and method of manufacturing the same
JP2020077781A (en) * 2018-11-08 2020-05-21 新光電気工業株式会社 Electronic component and manufacturing method thereof
CN116313940A (en) * 2023-05-18 2023-06-23 上海聚跃检测技术有限公司 Cutting method and auxiliary cutting device for wire bonding structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55166945A (en) * 1979-06-13 1980-12-26 Nec Corp Lead frame
JPS62150868A (en) * 1985-12-25 1987-07-04 Hitachi Micro Comput Eng Ltd Lead frame for semiconductor device and resin sealing method using same
JPH04129233A (en) * 1990-09-19 1992-04-30 Fujitsu Ltd Semiconductor h bridge circuit
JPH0982741A (en) * 1995-09-19 1997-03-28 Seiko Epson Corp Chip carrier structure and its manufacture
JPH09232341A (en) * 1996-02-21 1997-09-05 Fuji Electric Co Ltd Semiconductor device
JPH09298256A (en) * 1996-03-07 1997-11-18 Matsushita Electron Corp Electronic component and manufacture thereof, and lead frame and mold used in manufacture thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55166945A (en) * 1979-06-13 1980-12-26 Nec Corp Lead frame
JPS62150868A (en) * 1985-12-25 1987-07-04 Hitachi Micro Comput Eng Ltd Lead frame for semiconductor device and resin sealing method using same
JPH04129233A (en) * 1990-09-19 1992-04-30 Fujitsu Ltd Semiconductor h bridge circuit
JPH0982741A (en) * 1995-09-19 1997-03-28 Seiko Epson Corp Chip carrier structure and its manufacture
JPH09232341A (en) * 1996-02-21 1997-09-05 Fuji Electric Co Ltd Semiconductor device
JPH09298256A (en) * 1996-03-07 1997-11-18 Matsushita Electron Corp Electronic component and manufacture thereof, and lead frame and mold used in manufacture thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017228559A (en) * 2016-06-20 2017-12-28 ローム株式会社 Semiconductor device and method of manufacturing the same
JP2020077781A (en) * 2018-11-08 2020-05-21 新光電気工業株式会社 Electronic component and manufacturing method thereof
JP7268988B2 (en) 2018-11-08 2023-05-08 新光電気工業株式会社 Electronic component and method for manufacturing electronic component
CN116313940A (en) * 2023-05-18 2023-06-23 上海聚跃检测技术有限公司 Cutting method and auxiliary cutting device for wire bonding structure
CN116313940B (en) * 2023-05-18 2023-08-11 上海聚跃检测技术有限公司 Cutting method and auxiliary cutting device for wire bonding structure

Also Published As

Publication number Publication date
JP4784945B2 (en) 2011-10-05

Similar Documents

Publication Publication Date Title
US11145582B2 (en) Method of manufacturing semiconductor devices with a paddle and electrically conductive clip connected to a leadframe and corresponding semiconductor device
JP3819574B2 (en) Manufacturing method of semiconductor device
CN100490140C (en) Double gauge lead frame
JP3793628B2 (en) Resin-sealed semiconductor device
JP4614586B2 (en) Method for manufacturing hybrid integrated circuit device
US20010009301A1 (en) Semiconductor devices having different package sizes made by using common parts
KR100389230B1 (en) Individual semiconductor device and its manufacturing method
JP3877409B2 (en) Manufacturing method of semiconductor device
JP3877410B2 (en) Manufacturing method of semiconductor device
JP4784945B2 (en) Manufacturing method of semiconductor device
JP3877405B2 (en) Manufacturing method of semiconductor device
JP3269025B2 (en) Semiconductor device and manufacturing method thereof
JP3877402B2 (en) Manufacturing method of semiconductor device
JP3831504B2 (en) Lead frame
JP4887346B2 (en) Semiconductor device
JP5086315B2 (en) Manufacturing method of semiconductor device
US11710684B2 (en) Package with separate substrate sections
JP2006279088A (en) Method for manufacturing semiconductor device
JP4383436B2 (en) Semiconductor device
JP5121807B2 (en) Manufacturing method of semiconductor device
WO2022202242A1 (en) Semiconductor device and manufacturing method for semiconductor device
JP4723776B2 (en) Manufacturing method of semiconductor device
JP2000124236A (en) Manufacture of semiconductor device
JP4207671B2 (en) Manufacturing method of semiconductor package
JP2000091363A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100827

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100827

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110705

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees