JP2009060192A

JP2009060192A - 画像データ処理装置

Info

Publication number: JP2009060192A
Application number: JP2007223448A
Authority: JP
Inventors: Tsutomu Murata; 勉村田
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2007-08-30
Filing date: 2007-08-30
Publication date: 2009-03-19
Anticipated expiration: 2027-08-30
Also published as: JP4932644B2

Abstract

【課題】様々な入力画像データの間引き処理機能を簡易な構成で実行する画像データ処理装置を実現する。
【解決手段】供給される入力画像データを間引き処理し、表示装置に供給する画像データ処理装置であり、入力画素データの間隔値ＰＸを設定する設定部２１０、入力画像データの位置情報である入力位置カウントＸ値を入力画素データの間隔値刻みでカウントする入力位置カウンタ２２０、出力画素データの間隔値ＰＹを設定する設定部２３０、表示装置への出力画像データの位置情報である出力位置カウント値Ｙを出力画像データの間隔値刻みでカウントする出力位置カウンタ２５０、間引き制御信号作成部４０を有する。間引き制御信号作成部４０は、出力位置カウント値Ｙ_nが、入力位置カウント値Ｘ_nとＸ_n+1との間に入る場合に、入力画素データを出力画素データとして採用する間引き制御信号を出力する。
【選択図】図２

Description

データの間引き処理機能を備える画像データ処理装置に関する。

現在、液晶表示装置等の平面表示装置が様々な電子機器に採用されており、これらの表示装置のパネルは多様なサイズを備えている。したがって、パネルに供給する画像データを処理する処理装置においては、用いる表示装置のパネルサイズ、特にその画素数が、外部より供給される映像信号等の画像データよりも少ない場合、画像データの間引き処理する必要がある。

このような間引き処理について、例えば、特許文献１等では、間引き率に応じたカウント数のカウンタを用い、入力される画像データの同期信号をカウントし、画素数に応じて出力データを選択することが開示されている。

このような処理により間引き処理は達成されるが、間引きの結果、表示品質を低下させないためには、採用する入力データの画素位置と、実際に間引いた後に出力する画素位置の差を考慮し、出力すべきデータを入力データから演算して補正をすることが考えられる。

図５は、このような補正を行う間引き処理回路、図６はこのような間引き処理の方法を概念的に示している。間引き回路は、９進カウンタ４１０、デコーダ４１２、ラッチ回路４１４、演算回路４１６を備える。カウンタ４１０は、１サイクルを９クロックとして、０〜８をカウントを実行し、８までカウントすると、リセットされて再び０に戻る。０〜８までのカウント結果は、デコーダ４１２に供給される。

デコーダ４１２は、ＲＯＭを内蔵し、このＲＯＭ内に、行毎、Ｒ，Ｇ，Ｂ毎に、カウント値に応じた入力データの選択タイミングと、選択する入力データに対し、実画素位置に応じて入力データを補正演算するための補正係数とがテーブルとして記憶されている。カウンタ４１０から図６（ｃ）に示すようなカウント信号が順次供給されると、デコーダ４１２は、カウント値に応じ、ＲＯＭを参照し、対応する入力データの属する行毎、かつ、Ｒ，Ｇ，Ｂ毎に設定されているデータ選択信号（取込許可信号）ＢＥＮ、ＲＥＮ、ＧＥＮを作成し、これをラッチ回路４１４に出力する（図６の波形（ｄ）〜（ｉ）参照）。また、デコーダ４１２は、実画素位置に応じた補正係数をラッチ回路４１４に出力する。

なお、図６（ｂ）に示すように、Ｒ，Ｇ，Ｂの同色画素が各行で互いにその位置がずれて配置（いわゆるデルタ配列）されているパネルを採用の場合、各行の１番目（１列目）の画素の存在位置は互いにずれている（図６（ｂ）の例では１．５画素分）。したがって、奇数行と偶数行で、Ｒ，Ｇ，Ｂ毎に、補正係数及びデータ選択信号の波形が個別に設定されている。

ここで、Ｒ，Ｇ，Ｂについてそれぞれ水平走査方向７２０画素の入力データ［ＩＴＵＲ６０１規格］をそれぞれ３２０画素［ＱＶＧＡ型パネル］に間引く場合を例にすると、補正係数は、以下の通りである。この場合、水平方向における間引き率は、４／９であり、図６（ｂ）において、この水平走査方向７２０画素の入力データの内、各行の先頭データＤ０に対応するパネルの画素位置を０とした場合、水平走査方向３２０画素のＢ画素の０番（０列）目［Ｂ０］は、偶数行では、実位置でも０位置であり、奇数行では１．１２５の位置となる。また、Ｒ画素の０番目［Ｒ０］は、奇数行では１．８７５の位置、偶数行では０．７５の位置となる。補正係数は、この入力データＤ０に対応する実位置を０としたときの相対位置を利用することができ、一例として、１行目のＢ０に関する補正係数は、相対位置１．１２５の小数点以下の数値「０．１２５」、同じく１行目のＲ０に関する補正係数は、相対位置１．８７５の小数点以下「０．８７５」をＲＯＭに格納する。

デコーダ４１２は、１行目のＢ０画素を例に簡単に説明すると、カウンタ４１０からカウント値「１」が出力されると、図６（ｄ）に示すように入力データＤ１の出力期間中、その取込を許可するレベル（ここではＨレベル）となる波形のデータ選択信号ＢＥＮを出力する。また、補正係数として、「０．１２５」を出力する。ラッチ回路４１４は、データ選択信号ＢＥＮのＨレベル期間に入力データＤ１をラッチし、演算回路４１６にラッチした入力データＤ１が送られ、演算回路４１６は、ラッチ回路４１４を介して供給される上述の補正係数を利用して、入力データＤ１から位置が０．１２５ずれた実位置に適した画像データを演算し、これがパネルの対応する１行目のＢ０画素に供給する。他の色の画素及び他の行についても同様にＲＯＭにそれぞれ全て対応するテーブルが予め記憶されており、そのテーブルを参照することで画像データの間引きと補正を実行することができる。

特開２００６−８５０２１号公報

特許文献１に示すようなラッチ回路を用いて間引きを行えば、簡易な構成で確実に間引き処理を実行することが可能となるが、採用する画素データの示す位置と、これを出力する画素位置とが相対的に一致するとは限らず、一致しない場合には表示品質が低下する可能性がある。また、上述のような補正を行う間引き処理回路によれば、精度良く間引き処理をすることができる。

しかし、何れの処理においても、採用するパネルの画素数と、入力データの仕様（規格）等に応じたカウンタ回路を採用する必要があり、回路設計の簡略化のために共通の構成の処理回路で複数の多様なパネルに対応させるためには、予め処理回路に複数種類のカウントが可能なカウント回路が必要となってしまう。

さらに、間引き処理と共に補正を実行するためには、補正係数についても想定されるパネルの種類だけ全て記憶する必要があり、回路規模の増大が著しくなってしまう。

本発明は、多様なパネルに適用可能であって簡易な構成で間引き処理を実行可能な画像データ処理装置を実現する。

本発明は、供給される入力画像データを間引き処理し、表示装置に供給するための画像データ処理装置であり、入力画素データの間隔値ＰＸを設定可能な入力画素間隔設定部と、出力画素データの間隔値ＰＹを設定可能な出力画素間隔設定部と、入力画像データの位置情報である入力位置カウント値Ｘ_mを、前記入力画素データの間隔値刻みでカウントする入力位置カウンタと、前記表示装置への出力画像データの位置情報である出力位置カウント値Ｙ_nを、前記出力画像データの間隔値刻みでカウントする出力位置カウンタと、前記入力位置カウンタの入力位置カウント値Ｘ_m及び前記出力位置カウンタの出力位置カウント値Ｙ_nに基づいて、前記入力画素データを出力画素データとして採用するための間引き制御信号を作成する間引き制御信号出力部と、を有し、前記入力位置カウンタは、前記入力画素間隔設定部からの間隔値ＰＸに、直前の入力位置カウント値Ｘ_m-1を加算して加算結果Ｘ_mを求め、所定のタイミングで該加算結果Ｘ_mを保持し、入力位置カウント値Ｘ_mとして出力し、前記出力位置カウンタは、前記出力画素間隔設定部からの間隔値ＰＹに、直前の出力画素データカウント値Ｙ_nを加算して加算結果を求め、前記間引き制御信号の出力に応じて、保持値を前記加算値に更新し、該加算値を出力位置カウント値Ｙ_n+1として出力し、前記間引き制御信号作成部は、前記出力位置カウンタからの出力位置カウント値Ｙ_nが、前記入力位置カウンタからの入力位置カウント値Ｘ_mとＸ_m+1との間の場合に、前記間引き制御信号を出力する。

本発明の他の態様では、上記画像データ処理装置において、前記出力位置カウンタは、前記間引き制御信号に応じて採用される出力画素データを補正するための間引き係数信号として、前記間引き制御信号の出力時における前記出力位置カウント値Ｙ_nに基づいた信号を出力する。

本発明の他の態様では、上記画像データ処理装置において、前記間引き係数信号は、前記出力位置カウント保持部にデジタルデータとして保持された出力位置カウント値Ｙ_nの全部又は一部である。

本発明の他の態様では、上記画像データ処理装置において、前記出力位置カウンタに対し、前記表示装置の画素位置に応じて前記出力位置カウント値の初期値を設定する初期値設定部を有する。

本発明の他の態様では、上記画像データ処理装置において、前記出力位置カウンタは、カラー表示のために画素に割り当てられた色毎に複数系列設けられ、系列毎に、前記出力位置カウント値の初期値を設定する初期値設定部が設けられ、該初期値設定部には、前記表示装置の対応色の先頭画素位置に応じて、初期値が設定される。

本発明の他の態様では、上記画像データ処理装置において、前記入力位置カウンタは、前記入力画素間隔設定部からの間隔値ＰＸに、直前の入力位置カウント値Ｘ_m-1を加算して加算結果Ｘ_mを得る入力カウント加算部と、供給される前記入力カウント加算部からの加算結果Ｘ_mを所定タイミングで保持し、入力位置カウント値Ｘ_mとして出力する入力位置カウント保持部と、を備え、前記出力位置カウンタは、前記出力画素間隔設定部からの間隔値ＰＹに、直前の出力位置カウント値Ｙ_nを加算して加算結果Ｙ_n+1を得る出力カウント加算部と、前記間引き制御信号に応じて、前記出力カウント加算部からの出力と、前記直前の出力位置カウント値のいずれかを選択的に出力するセレクタと、前記セレクタから供給される前記直前の出力位置カウント値Ｙ_n又は前記加算結果Ｙ_n+1を保持し、出力する出力位置カウント保持部と、を備える。

本発明の他の態様では、上記画像データ処理装置において、前記セレクタは、前記間引き制御信号に応じて出力が切り替わり、前記間引き制御信号の非出力時は、前記出力位置カウント保持部は、前記直前の出力位置カウント値Ｙｎを保持して出力し、前記間引き制御信号が出力されると、前記出力カウント加算部からの新たな加算結果Ｙ_n+1を保持して出力する。

本発明では、入力画素データ及び出力画素データの位置情報を、入出力画素数に応じて決まる比で管理するための所定クロックの回数ではなく、それぞれ入力画素間隔値及び出力画素間隔値を数値として設定し、入力位置カウント値及び出力位置カウント値を対応する画素間隔値刻みでカウントしていく。

入力データの仕様、出力先の表示装置の仕様（画素数、画素レイアウト等）に応じて間引き比率が様々な値になる場合であっても、入力画素データ及び出力画素データの間隔値を相対的な数値で設定すれば、間引き制御信号を作成することができる。また、表示装置の画素位置に応じて出力位置カウント値の初期値を設定すれば、行毎に画素位置の異なる配列の表示装置のための間引き処理も実行することができる。

したがって、本発明の画像データ処理装置では、表示装置のサイズや入力画素データ規格などによって記憶テーブルに格納した間引き条件にしか対応できないなどの制限を受けることなく、様々な条件に対応して入力画素データの間引き処理を実行することができる。

以下、図面を用いてこの発明の最良の実施の形態（以下実施形態という）について説明する。

図１は、本発明の実施形態に係る画像データ処理装置の概略ブロック構成、図２は、この画像データ処理装置のより具体的な構成を示す。本実施形態に係る画像データ処理装置は、間引き制御信号作成部２００を備え、処理装置外部より供給される入力画像データを出力先である表示装置の表示パネルの仕様に応じて間引き処理する。

間引き制御信号作成部２００は、大別して入力位置情報生成部２０、出力位置情報生成部３０、間引き制御信号出力部４０を備える。入力画素位置情報生成部２０は、入力画素間隔設定部２１０及び入力位置カウンタ２２０を備え、出力位置情報生成部３０は、出力画素間隔設定部２３０、出力位置カウンタ２５０、初期値設定部２４０を備える。

入力画素間隔設定部２１０に対しては、入力画素データの間隔値ＰＸを任意の数値として設定可能であり、この間隔値ＰＸは入力位置カウンタ２２０に供給される。

入力位置カウンタ２２０でカウントされ、出力される入力位置カウント値Ｘは、入力画像データの位置情報を表しており、入力位置カウンタ２２０は、入力画素データの間隔値ＰＸ刻みのカウント処理を行う。具体的には、入力位置カウンタ２２０は、間隔値ＰＸに、直前の入力位置カウント値Ｘ_m-1を加算して加算結果Ｘ_mを求めて、これを所定タイミングで保持し、入力位置カウント値Ｘ_mとして出力する。

出力画素間隔設定部２３０に対しては、出力画素データの間隔値ＰＹを任意の数値として設定可能であり、間隔値ＰＹは、出力位置カウンタ２５０に供給される。出力位置カウンタ２５０は、表示装置への出力画像データの位置情報である出力位置カウント値Ｙを、上記出力画像データの間隔値ＰＹ刻みでカウントする。具体的には、出力位置カウンタ２５０は、間隔値ＰＹに、直前の出力画素データカウント値Ｙ_nを加算して加算結果Ｙ_n+1を求め、間引き制御信号に応じて、直前の保持値であるカウント値Ｙ_nをこの該加算結果Ｙ_n+1を更新し、出力位置カウント値Ｙ_n+1として出力する。また、出力位置カウンタ２５０は、出力位置カウント値Ｙ_n+1に基づいて、出力画素データとして採用する入力画素データを補正するための補正信号（係数信号）を作成してラッチ回路７０に出力する。

初期値設定部２４０には、例えば表示装置の画素配列など、各行の画素の先頭列位置に応じた数値が、初期値Ｙｉとして設定される。表示装置の表示パネルにマトリクス配置されるＲ，Ｇ，Ｂの各画素について、その列位置が、行（水平走査方向）毎に所定画素間隔毎にずらして配置された、いわゆるデルタ配列が採用されている場合、初期値Ｙｉは、奇数行と偶数行とで異なる値が設定される。

間引き制御信号出力部４０は、入力位置カウンタ２２０から供給される入力位置カウント値Ｘと、出力位置カウンタ２５０から供給される出力位置カウント値Ｙに基づいて間引き制御信号を作成する。具体的には、間引き制御信号作成部２５０は、出力位置カウンタ２５０からの出力位置カウント値Ｙ_nが、入力位置カウント値Ｘ_mとＸ_m+1との間の場合に、入力画素データを出力画素データとして採用するための間引き制御信号をラッチ回路７０に出力する。

なお、カラー表示装置においては、例えば、Ｒ，Ｇ，Ｂ毎の画素が存在し、Ｒ，Ｇ，Ｂ入力画素データに対し、それぞれＲ，Ｇ，Ｂ出力画素データを選択、作成するためにＲ，Ｇ，Ｂ毎の間引き制御信号（ＲＥＮ、ＧＥＮ、ＢＥＮ）及び係数を作成する。また、カラーの場合、初期値Ｙｉは、Ｒ，Ｇ，Ｂ毎に設定される。

ラッチ回路７０には、上記のような間引き制御信号作成部２００から出力されるＲ，Ｇ，Ｂ毎の間引き制御信号と係数が供給される。このラッチ回路７０は、外部回路などから供給されるＲ，Ｇ，Ｂ入力画素データをそれぞれ上記Ｒ，Ｇ，Ｂの間引き制御信号（ＲＥＮ、ＧＥＮ、ＢＥＮ）に応じて取捨選択する。また、選択した入力画素データについては、出力画素データの実位置とにずれが存在することがあるので、上記間引き制御信号作成部２００から供給される間引き制御信号に応じた係数を利用し、選択する入力画素データを実出力位置とのずれに応じてを補正する。このようにして、ラッチ回路７０は、入力画素データに対して間引き及び補正し、これを演算回路８０に出力画素データとして供給する。演算回路８０では、表示装置の画素に供給するために必要な様々な処理、一例として、γ補正、コントラスト調整、輝度調整等の演算を実行する。

図２は、間引き制御信号作成部２００のより具体的な構成を示す。入力位置情報生成部２０は、上記のように入力画素間隔設定部２１０と、入力位置カウンタ２２０を備え、この入力位置カウンタ２２０は、加算器２４、セレクタ２６、フリップフロップ（Ｄ型のＦ／Ｆ、以下ＦＦと記載）２８を備える。

入力位置情報生成部２０では、セレクタ２６が、演算開始信号に応じて、“０”データ（初期値）と、ＦＦ２８からの直前のカウント値Ｘ_m-1に間隔値ＰＸを加算した加算値「Ｘ_m-1＋ＰＸ」（＝Ｘ_m）と、のいずれかを選択する。選択されたデータは、基準クロックＣＬＫに従ってＦＦ２８に取り込まれ、ＦＦ２８から入力位置カウント値Ｘ_mとして出力される。

また、出力位置情報生成部３０も、上記のように、出力画素間隔設定部２３０、初期値設定部２４０、出力位置カウンタ２５０を備えるが、このうち、本実施形態において、出力位置カウンタ２５０及び初期値設定部２４０は、Ｒ，Ｇ，Ｂ毎に設けられている。一方、Ｒ，Ｇ，Ｂでそれぞれ画素間隔が等しいため、出力画素間隔設定部２３０は、Ｒ，Ｇ，Ｂに共通で設けられている。間引き制御信号出力部４０については、出力位置カウンタ２５０がＲ，Ｇ，Ｂ毎であることから、Ｒ，Ｇ，Ｂ毎に設けている。

出力位置カウンタ２５０（２５０ｒ，２５０ｇ，２５０ｂ）は、それぞれ加算器５２、第１セレクタ５４、第２セレクタ５６、フリップフロップ（Ｄ型Ｆ／Ｆ、以下ＦＦと記す）５８を備える。Ｂ用の出力位置カウンタ２５０ｂについて説明すると、第１セレクタ５４ｂは、出力画素間隔設定部２３０からの間隔値ＰＹと、ＦＦ５８ｂからのカウント値Ｙ_nとの加算値「Ｙ_n＋ＰＹ」を第１セレクタ５４ｂに供給する。第１セレクタ５４ｂは、この加算値「Ｙ_n＋ＰＹ」と、ＦＦ５８ｂからの直前カウント値Ｙ_nとのいずれかを選択して第２セレクタ５６ｂに供給する。第２セレクタ５６ｂは、演算開始信号に応じて、初期値設定部２４０ｂからの初期値Ｙｉか、上記第１セレクタ５４ｂからの出力と、のいずれかを選択する。ＦＦ５８は、第２セレクタ５６ｂから選択的に供給されるデータ（初期値Ｙｉ、直前カウント値Ｙ_n又は加算値Ｙ_n＋ＰＹ）を、別途供給される基準クロックＣＬＫに従って取り込み、出力位置カウント値Ｙとして出力する。

間引き制御信号出力部４０ｂには、上記入力位置情報生成部２０のＦＦ２８ｂからの入力位置カウント値Ｘ_mと、出力位置カウンタ２５０ｂのＦＦ５８ｂからの出力位置カウント値Ｙ_nが供給される。上述のように出力位置カウント値Ｙ_nが、入力位置カウント値Ｘ_mと、Ｘ_m＋ＰＸ（＝Ｘ_m+1）との間に入っているという条件を満たす場合、間引き制御信号ＢＥＮを図１の上述のラッチ回路７０に出力する。

具体的には、条件を満たす場合には、間引き制御信号ＢＥＮを入力画素データを選択するためのＨレベルとし、このＨレベルの間引き制御信号ＢＥＮを図１に示す上述のラッチ回路７０に出力する。間引き制御信号ＢＥＮは、第１セレクタ５４ｂにも供給されており、第１セレクタ５４ｂは、間引き制御信号ＢＥＮがＬレベルの時（ノンアクティブ、つまり間引き制御信号ＢＥＮの非出力時に相当）は、直前の出力位置カウント値Ｙ_nを選択して第２セレクタ５６ｂに供給し、間引き制御信号ＢＥＮがＨレベルになると、加算部５２ｂからの加算値「Ｙ_n＋ＰＹ」を選択して第２セレクタ５６ｂに供給する。第２セレクタ５６ｂは、演算開始前は、初期値Ｙｉを選択し、演算開始後には、第１セレクタ５４ｂからの出力を選択してＦＦ５８ｂに供給する。

上述のように、本実施形態では、表示装置の画素配置が行毎に所定ピッチずれたいわゆるデルタ配列などに対応する。具体的には、画像データ処理対象が奇数（ODD）行であるか偶数行（EVEN）であるかを示すＯＤＤ／ＥＶＥＮ制御信号が、Ｒ，Ｇ，Ｂの各初期値設定部２４０（２４０ｒ，２４０ｇ，２４０ｂ）に供給されており、初期値設定部２４０は、このＯＤＤ／ＥＶＥＮ制御信号に応じて、奇数行と偶数行でそれぞれ適した初期値を算出し、第２セレクタ５６ｂに初期値Ｙｉとして供給している。

入力画素間隔設定部２１０及び出力画素間隔設定部２３０への間隔値ＰＸ，ＰＹの設定は、画像データ処理回路とは別に設けられているＣＰＵなどの制御部６０から実行でき、図２の例では３線利用のインターフェース（Ｉ／Ｆ）を介したデータ書き込み処理によって行っている。もちろん間隔値ＰＸ，ＰＹは、他の制御部により、又は他の方法によって設定することが可能である。

入力画素間隔値ＰＸは、入力画素データの仕様に応じたその間隔を数値化した値であり、出力画素間隔値ＰＹは、出力画素データに要求される仕様（表示装置の仕様、画素数、画素大きさ、解像度等）に応じた間隔を数値化した値である。さらに、この入力画素間隔値ＰＸ及び出力画素間隔値ＰＹは、互いの比に応じた数値に設定する。一例として、ＩＴＵ−Ｒ．ＢＴ６０１規格の水平方向画素数７２０＊Ｒ，Ｇ，Ｂ画素データが入力データであり、出力先の表示装置がＱＶＧＡ（Quarter Video Graphics Array）型である場合（水平方向画素数３２０＊Ｒ，Ｇ，Ｂ）、上記入力画素間隔値ＰＸとしては「１２８」を設定し、出力画素間隔値ＰＹとしては「２８８」を設定することができる。なお、表示装置がＶＧＡ型である場合には、出力画素の間隔は半分であるから（水平方向の画素数がＱＶＧＡの２倍のため）、「１４４」を設定する。

ここで、これらの設定値は、画素データに対する要求位置精度によって決定することができ、例えば、上記ＰＸの数値は、より低精度で良い場合「６４」、より高精度が要求される場合、「２５６」等を採用することができる。

次に、上述の画像データ処理装置の処理方法について、図３をさらに参照して説明する。なお、この図３は、図２の各部の動作タイミングを示す波形図の一例である。

まず、図３（ａ）に示すように、演算開始信号が例えばＨレベルの時（演算未開始の時）、セレクタ２６は、上記入力画素データの初期値である「０」を選択し、ＦＦ２８に供給する。

演算開始信号がＬレベルとなって、演算開始が命ぜられると、入力画素データの位置は、図３（ｂ）に位置情報として示すように、０番目（先頭データ）から、１番目、２番目と順に進むこととなり、これと同期したドットクロックＤＣＬＫが基準クロックＣＬＫとしてＦＦ２８に供給される。ＦＦ２８は、最初のドットクロックＤＣＬＫの立ち上がりで、セレクタ２６から供給される「０」を取り込んで保持し、かつその出力端子から入力位置カウント値Ｘ_mとして出力する。ここで、ＦＦ２８は、デジタル信号としてデータを保持・出力しており、このデジタル信号のビット数は、この例では１０ビットである。

ＦＦ２８から出力される入力位置カウント値Ｘ_mは、間引き制御信号出力部４０ｂに出力されると共に加算器２４に供給され、入力画素間隔値ＰＸに加算される。なお、間隔値ＰＸ「１２８」についても、デジタル信号として設定されている（ここでは、上記ＦＦ２８と同様１０ビット）。

セレクタ２６は、演算開始信号がＬレベルとなると、加算器２４からの出力を選択するように切り替わる。このため、セレクタ２６から「０」の次にＦＦ２８のデータ入力端に供給される信号は「１２８」となり、入力画素データの２番目のタイミングに相当するドットクロックＤＣＬＫの立ち上がりで、ＦＦ２８は、「１２８」を取り込み、入力位置カウント値Ｘｎとしてこの「１２８」を出力する。入力カウント値Ｘ_m「１２８」は、加算器２４に供給されて間隔値ＰＸ［１２８］が加算され、ＦＦ２８に供給される。よって、３番目のクロックＤＣＬＫの立ち上がりの際に、ＦＦ２８は、Ｘ_m＋ＰＸに等しい「２５６」を取り込んで保持し、出力することとなる。以後、同様にして、直前のカウント値Ｘ_mに間隔値ＰＸが加算されて得られた加算値「３８４」、「５１２」、「６４０」が、順次、クロックＤＣＬＫの立ち上がり毎にＦＦ２８に保持され、入力位置カウント値Ｘ_mとして出力される。

次に、出力位置情報生成部３０及び間引き制御信号出力部４０での動作を説明する。出力画素間隔設定部２３０には、上記入力画素間隔設定部２１０と同様、少なくとも演算処理の開始前（例えば本処理回路を組み込んだ表示装置の工場出荷時）に、間隔値ＰＹが設定される。ここで、間隔値ＰＹ「２８８」は、デジタル信号にて設定されている。

本実施形態において、表示装置の画素配列は、Ｒ，Ｇ，Ｂでそれぞれ等しく、表示装置の同一行の同色画素は、いずれもそれぞれ「２８８」に相当する間隔に配置され、同一行で互いに隣接するＲ，Ｇ，Ｂの画素位置は、２８８／３（＝９６）ずれている場合を例にしている。また、表示装置の画素がデルタ配列をとり、奇数行と偶数行とで同色画素の行方向に１．５画素分の距離ずれて配置されている場合を例にしている。

この場合、Ｒ，Ｇ，Ｂの各色の初期値設定部２４０ｒ、２４０ｇ、２４０ｂは、ＯＤＤ／ＥＶＥＮ制御信号と、間隔値ＰＹ「２８８」から、奇数行、偶数行において行の先頭位置情報を示す初期値Ｙｉを算出する。例えばＢ用の出力位置情報生成処理について着目すると、図３の例では、処理対象が奇数行の場合、Ｂ出力画素データの先頭位置は、位置情報０のスタート位置から０．５画素分ずれている（なお、位置情報としては、１．１２５に相当し、画素の間隔（２．２５−０）の半分に相当する）。

初期値設定部２４０ｂは、このＢ出力画素データの先頭位置（初期値）として、上記「２８８」から、その半分の「１４４」を求め、初期値Ｙｉとして第２セレクタ５６ｂに出力する。第２セレクタ５６ｂは、上述のように演算開始制御信号がＬレベルになる前には、初期値設定部２４０ｂから出力を選択する。よってこの初期値Ｙｉは演算開始時にＦＦ５８ｂに供給されている。ＦＦ５８ｂのクロック端子には、入力位置情報生成部２０のＦＦ２８と同一のドットクロックＤＣＬＫが供給されており、ＦＦ５８ｂは、演算開始信号がＬレベルになってドットクロックＤＣＬＫが供給されると、その立ち上がりに応じて上記初期値Ｙｉを取り込み、図３（ｄ）に示すように出力位置カウント値Ｙ_n「１４４」を出力する。

このＦＦ５８ｂからの出力位置カウント値Ｙ_nは、Ｂ用の間引き制御信号出力部４０ｂに供給される。間引き制御信号出力部４０ｂでは、ＦＦ２８から供給される入力位置カウント値Ｘ_mと、上記ＦＦ５８ｂから供給される出力位置カウント値Ｙ_nとの比較をする。具体的には、この出力部４０ｂは、現在の入力位置カウント値Ｘ_mに入力画素間隔値ＰＸを加算して得られる値（＝Ｘ_m+1）を求め、この入力位置カウント値Ｘ_mと、入力位置カウント値Ｘ_m＋ＰＸとの間に、出力位置カウント値Ｙ_nが位置するかどうか比較判定する。より具体的には、出力部４０ｂは、Ｙ_nが条件［Ｘ_m≦Ｙ_n＜（Ｘ_m＋ＰＸ）］を満たすかどうかを判定し、条件が満たされている時は、対応するタイミングで供給される入力画素データを選択するとして、図３（ｇ）に示すように、間引き制御信号ＢＥＮをＨレベルとする。例えば、Ｘｍが１２８、Ｘｍ＋ＰＸが２５６であって、Ｙｎがこの間の１４４の場合、間引き制御信号ＢＥＮがＨレベルとなる。

間引き制御信号出力部４０ｂからの間引き制御信号ＢＥＮがＨレベルとなると、セレクタ５４ｂは、制御端子への入力が“１”となって加算器５２ｂの出力選択に切り替わる。ＦＦ５８ｂからの出力位置カウント値Ｙ_nは、加算器５２と第１セレクタ５４ｂに供給されており、カウント値Ｙ_nが上記「１４４」の場合、加算器５２ｂでは、上記Ｙ_n「１４４」に間隔値ＰＹ「２８８」を加算し、得られた加算値Ｙ_n＋ＰＹ「４３２」が第１セレクタ５４ｂ、第２セレクタ５６ｂを介してＦＦ５８ｂに供給される。

入力画素データの位置情報２（３番目）のタイミングで、ドットクロックＤＣＬＫが立ち上がると、上述のように、ＦＦ２８からは入力位置カウント値Ｘｎとして「２５６」が出力され、出力位置カウンタ２５０ｂのＦＦ５８ｂからは、出力位置カウント値Ｙ_nとして上記「４３２」が出力される。出力位置カウント値Ｙｎ「４３２」は、入力位置カウント値Ｘｎ「２５６」と、Ｘ_n+ＰＸ「３８４」との間にないため、間引き制御信号出力部４０ｂは、図３（ｇ）に示すように間引き制御信号ＢＥＮをＬレベルとする。

間引き制御信号ＢＥＮがＬレベルとなると、第１セレクタ５４ｂは、制御端子への入力が“０”となるため、加算器５２ｂではなく、ＦＦ５８ｂからの出力位置カウント値Ｙ_nの選択モードに切り替わり、直前の出力位置カウント値Ｙ_nが第２セレクタ５６ｂを介してＦＦ５８ｂに供給される。したがって、次に、入力画素データの位置４（５番目）に同期したドットクロックＤＣＬＫの立ち上がりタイミングになると、ＦＦ５８ｂからの出力位置カウント値は更新されず、図３（ｄ）に示すように、同じ「４３２」のままとなる。一方、入力位置カウンタ２２０からは、図３（ｃ）に示すように、カウント値Ｘ_m＋ＰＸに等しい新たな入力位置カウント値Ｘ_m+1「３８４」が出力される。出力位置カウント値Ｙ_n「４３２」は、入力位置カウント値Ｘ_m+1「３８４」と、カウント値Ｘ_m+1＋ＰＸ「５１２」との間であるため、間引き制御信号出力部４０ｂは、間引き制御信号ＢＥＮを再びＨレベルとする。以下同様に、奇数行のＢ画素データについての間引き制御信号ＢＥＮが作成され、これが図１のラッチ回路７０及び第１セレクタ５４ｂに出力される。

ここで、本実施形態では、出力画素データとして採用する入力画素データを補正するために用いられる間引き係数として、ＦＦ５８ｂのカウント値Ｙ_nの下位７ビットを採用している。そして、この下位ビットの間引き係数が、ＦＦ５８ｂから図１のラッチ回路７０に出力される。なお、図１の演算回路８０等における演算処理の負荷を低減するため、演算回路８０に対しては、この出力位置カウント値Ｙ_nの下位７ビットの上位３ビットのみを補正用の間引き係数として用いている。

奇数行が処理対象の場合、以上のＢ用の処理と同様の手順で、Ｒ用の初期値Ｙｉには「２４０」、Ｇ用の初期値Ｙｉには「３３６」が設定される。初期値Ｙｉは、各第２セレクタ５６ｒ、５６ｇを介して対応するＦＦ５８ｒ、５８ｇに供給され、演算開始信号がＬレベルになるとＦＦ５８ｒ、５８ｇは、ドットクロックＤＣＬＫの立ち上がりに応じて初期値Ｙｉを取り込み、図３（ｅ）、図３（ｆ）に示すように、これを出力位置カウント値Ｙ_nとして、それぞれ対応する間引き制御信号出力部４０ｒ、４０ｇに出力する。

間引き制御信号出力部４０ｒ、４０ｇは、上述の間引き制御信号出力部４０ｂと同様に、対応する色の出力位置カウント値Ｙ_nが、入力位置カウント値Ｘ_m及びＸ_m＋ＰＸの間の条件を満たすかどうか判断し、満たす場合に、Ｈレベルとなる間引き制御信号ＲＥＮ、ＧＥＮを出力する（図３（ｈ）、図３（ｉ）参照）。

この間引き制御信号ＲＥＮ、ＧＥＮについても、それぞれがＨレベルとなると、該間引き制御信号ＲＥＮ、ＧＥＮによって第１セレクタ５４ｒ、５４ｇが対応する加算器５２ｒ、５２ｇからの加算値「Ｙ_n＋ＰＹ」を選択する。この加算値「Ｙ_n＋ＰＹ」は、第２セレクタ５６ｒ、５６ｇを介してＦＦ５８ｒ、５８ｇに供給され、ドットクロックＤＣＬＫの立ち上がりに応じて該ＦＦ５８ｒ、５８ｇに取り込まれ、出力される。また、間引き制御信号出力部４０ｒ、４０ｇでの比較の結果、条件を満たさないとして、間引き制御信号ＲＥＮ、ＧＥＮがそれぞれＬレベルになると、第１セレクタ５４ｒ、５４ｇは、ＦＦ５８ｒ、５８ｇからの直前の出力位置カウント値Ｙ_nを選択して、ＦＦ５８ｒ、５８ｇに供給するため、出力位置カウント値Ｙ_nの値は更新されない。

以上のような動作により、奇数行について、Ｒ，Ｇ，Ｂの各出力画素データを作成するために必要な間引き制御信号ＲＥＮ，ＧＥＮ，ＢＥＮと、対応する間引き係数が得られる。

奇数行の処理が終了すると、演算開始信号はＨレベルとなり、次の偶数行が開始する前に、図２に示すＯＤＤ／ＥＶＥＮ制御信号が偶数行用に切り替わる。この制御信号に応じて、初期値設定部２４０（２４０ｒ，２４０ｇ，２４０ｂ）は、間隔値ＰＹから偶数行用の初期値Ｙｉを算出する。なお、本実施形態では、この偶数行用の初期値は、Ｒ，Ｇ，Ｂについてそれぞれ「０」、「９６」、「１９２」である。第２セレクタ５６ｒ、５６ｇ、５６ｂは、演算開始信号がＨレベルの時、対応する上記偶数行用の初期値Ｙｉを選択し、ＦＦ５８ｒ、５８ｇ、５８ｂに供給する。

演算開始信号がＨレベルからＬレベルに変化して演算開始が命ぜられると、最初のドットクロックＤＣＬＫで、初期値ＹｉがＦＦ５８ｒ、５８ｇ、５８ｂに取り込まれ、図３（ｊ）〜（ｄ）に示すように、出力位置カウント値Ｙｎとして出力される。以後、各出力位置カウンタ２５０ｒ、２５０ｇ、２５０ｂのカウントは、各初期値Ｙｉから出力画素の間隔値ＰＹ刻みで実行され、上記奇数行に対する処理と同様の処理により、間引き制御信号ＲＥＮ，ＧＥＮ，ＢＥＮ（図３（ｍ）〜図３（ｋ）参照）が作成されてラッチ回路７０に出力されると共に加算器５２ｒ、５２ｇ、５２ｂ又は第１セレクタ５６ｒ、５６ｇ、５６ｂに供給され、同時にＲ，Ｇ，Ｂ用の間引き係数がラッチ回路７０に供給される。

本実施形態のようなデータ処理装置によって得られる間引き制御信号（図３（ｇ）〜（ｉ）、（ｍ）〜（ｋ））は、従来のようにデータ処理装置が予め記憶テーブル等に固定的に設定された入出力比に基づいて作成される間引き制御信号（図６（ｄ）〜（ｉ））と同様である。即ち、本実施形態のように、入力画素間隔値ＰＸ、出力画素間隔値ＰＹを入力出力データの仕様と、これらの比に応じた数値として設定し、カウンタがこの間隔値刻みで位置情報を更新していけば、固定テーブルなどを持つことなく、任意の入力画素データを適切なタイミングで間引き処理することが可能であることが理解できる。

なお、初期値設定部２４０では、上述の例では、出力画素の間隔値ＰＹから演算して求めていると説明しているが、制御部６０などから、直接、初期値を設定可能としてもよい。なお、表示装置として、同一色の画素が列方向にずれずに配列されているいわゆるストライプ配列が採用されている場合には、奇数行及び偶数行の何れも画素の先頭位置は同一であるから、初期値設定部２４０ｒ、２４０ｇ、２４０ｂは、奇数行でも偶数行でも同一の初期値Ｙｉを求めて出力すればよい。デルタ配列と上記ストライプ配列の切替は、図２に示したＯＤＤ／ＥＶＥＮ制御信号によって実行することが出来る（ストライプ配列の場合、奇数行でも偶数行で同一の制御信号を供給すればよい）。

また、以上の図３を参照した動作説明においては、入力位置カウンタ２２０のＦＦ２８、出力位置カウンタ２５０のＦＦ５８は、１行分のデータをカウントアップするように示しているが、図２に示すように、各ＦＦが例えば１０ビットの処理回路である場合、１０２４でカウント値が桁あふれにより、順次リセットされる。図４の動作波形は、このリセットの様子を表している。入力一カウンタのＦＦ２８は、初期値「０」から１２８毎にカウント値を更新し、入力データの０番目から８番目に到達すると、「ＰＸ＋１２８」の値が丁度２¹⁰に等しい「１０２４」に到達するため、桁あふれとなり上位桁を破棄し、これにより入力データの８番目の位置でカウント値が「０」に戻り、再び１２８刻みでの加算を行う。

一方、出力位置カウンタの各ＦＦ５８ｒ、５８ｇ、５８ｂについても、対応するセレクタ５６ｒ、５６ｇ、５６ｂから供給される加算値が「１０２４」を超えると桁あふれする。入力位置カウンタ２２０とは異なり、本実施形態では、出力位置カウンタでは、２８８刻みでカウントし、かつ初期値も０に限らないため、桁があふれて上位桁が破棄されても必ずしも「０」には戻らない。例えば、奇数行のＢ用の出力位置カウンタ２５０ｂの値は、「１４４」からスタートし、「４３２」、「７２０」、「１００８」と進む。「１００８」に２８８を加算すると「１２９６」となり、上位桁が破棄される結果、「１２９６−１０２４」に等しい「２７２」がＢ用のＦＦ５８ｂに保持される。同様に奇数行のＲ用の出力位置カウンタ２５０ｒにおいて、ＦＦ５８ｒに供給される値が「２４０」、「５２８」、「８１６」と進み、次に、「８１６＋２８８」に等しい「１１０４」が供給されると上位桁が破棄され、「８０」を保持する。奇数行のＧ用の出力位置カウンタ２５０ｇでは、ＦＦ５８ｇには、「３３６」、「６２４」、「９１２」が順次供給され、「９１２＋２８８＝１２００」で上位桁が破棄され、これによりＦＦ５８ｇにはカウント値「１７６」が保持されることとなる。以上のように、ＦＦ２８、ＦＦ５８において、保持・出力するカウント値が、設定されたビット数に応じて上位桁を破棄しながら自動的に進む場合においても、互いの位置・間隔の関係を維持したままカウント値の保持・出力をすることが出来る。なお、図４に示すように、間引き計数としては、各ＦＦ５８から出力されるカウント値の下位７ビットが利用されており、この下位７ビットデータは、それぞれ、Ｒ，Ｇ，Ｂの出力画素４つ毎に等しい値を示している。

なお、本実施形態の画像データ処理装置は、複数の画素が配列されている様々な表示装置のための間引き処理装置として利用することが出来る。この表示装置としては、例えば各画素の表示素子として液晶を利用した液晶表示装置（ＬＣＤ）や、有機エレクトロルミネッセンス（ＥＬ）素子、無機ＥＬ素子等の自発光素子を用いたＥＬ表示装置、あるいはプラズマ表示装置などのプラットパネルディスプレイと称される省スペースの平面表示装置の他、ＣＲＴ表示装置などが挙げられる。

本発明の実施形態に係る画像データ処理装置の概略構成を示す図である。図１の間引き制御信号作成部の具体的な構成の例を示す図である。本発明の実施形態に係る画像データ処理装置による間引き処理の方法を示す動作波形の一例である。本発明の実施形態に係る画像データ処理装置による間引き処理におけるカウンタの動作を説明する動作波形の一例である。従来の画像データ処理装置の概略構成を示す図である。従来の画像データ処理装置による間引き処理の方法を示す動作波形図である。

符号の説明

２０入力位置情報生成部、３０出力位置情報生成部、４０，４０ｒ，４０ｂ，４０ｂ間引き制御信号出力部、６０制御部（ＣＰＵ）、２１０入力画素間隔設定部、２２０入力位置カウンタ、２３０出力画素間隔設定部、２４０、２４０ｒ、２４０ｇ、２４０ｂ初期値設定部、２５０出力位置カウンタ。

Claims

供給される入力画像データを間引き処理し、表示装置に供給するための画像データ処理装置であり、
入力画素データの間隔値ＰＸを設定可能な入力画素間隔設定部と、
出力画素データの間隔値ＰＹを設定可能な出力画素間隔設定部と、
入力画像データの位置情報である入力位置カウント値Ｘ_mを、前記入力画素データの間隔値刻みでカウントする入力位置カウンタと、
前記表示装置への出力画像データの位置情報である出力位置カウント値Ｙ_nを、前記出力画像データの間隔値刻みでカウントする出力位置カウンタと、
前記入力位置カウンタの入力位置カウント値Ｘ_m及び前記出力位置カウンタの出力位置カウント値Ｙ_nに基づいて、前記入力画素データを出力画素データとして採用するための間引き制御信号を作成する間引き制御信号出力部と、
を有し、
前記入力位置カウンタは、
前記入力画素間隔設定部からの間隔値ＰＸに、直前の入力位置カウント値Ｘ_m-1を加算して加算結果Ｘ_mを求め、所定のタイミングで該加算結果Ｘ_mを保持し、入力位置カウント値Ｘ_mとして出力し、
前記出力位置カウンタは、
前記出力画素間隔設定部からの間隔値ＰＹに、直前の出力画素データカウント値Ｙ_nを加算して加算結果を求め、前記間引き制御信号の出力に応じて、保持値を前記加算値に更新し、該加算値を出力位置カウント値Ｙ_n+1として出力し、
前記間引き制御信号作成部は、前記出力位置カウンタからの出力位置カウント値Ｙ_nが、前記入力位置カウンタからの入力位置カウント値Ｘ_mとＸ_m+1との間の場合に、前記間引き制御信号を出力することを特徴とする画像データ処理装置。
請求項１に記載の画像データ処理装置において、
前記出力位置カウンタは、前記間引き制御信号に応じて採用される出力画素データを補正するための間引き係数信号として、前記間引き制御信号の出力時における前記出力位置カウント値Ｙ_nに基づいた信号を出力することを特徴とする画像データ処理装置。
請求項２に記載の画像データ処理装置において、
前記間引き係数信号は、前記前記出力位置カウント保持部にデジタルデータとして保持された出力位置カウント値Ｙ_nの全部又は一部であることを特徴とする画像データ処理装置。
請求項１から請求項３のいずれか一項に記載の画像データ処理装置において、
前記出力位置カウンタに対し、前記表示装置の画素位置に応じて前記出力位置カウント値の初期値を設定する初期値設定部を有することを特徴とする画像データ処理装置。
請求項１から請求項３のいずれか一項に記載の画像データ処理装置において、
前記出力位置カウンタは、カラー表示のために画素に割り当てられた色毎に複数系列設けられ、
系列毎に、前記出力位置カウント値の初期値を設定する初期値設定部が設けられ、
該初期値設定部には、前記表示装置の対応色の先頭画素位置に応じて、初期値が設定されることを特徴とする画像データ処理装置。
請求項１から請求項５のいずれか一項に記載の画像データ処理装置において、
前記入力位置カウンタは、
前記入力画素間隔設定部からの間隔値ＰＸに、直前の入力位置カウント値Ｘ_m-1を加算して加算結果Ｘ_mを得る入力カウント加算部と、
供給される前記入力カウント加算部からの加算結果Ｘ_mを所定タイミングで保持し、入力位置カウント値Ｘ_mとして出力する入力位置カウント保持部と、を備え、
前記出力位置カウンタは、
前記出力画素間隔設定部からの間隔値ＰＹに、直前の出力位置カウント値Ｙ_nを加算して加算結果Ｙ_n+1を得る出力カウント加算部と、
前記間引き制御信号に応じて、前記出力カウント加算部からの出力と、前記直前の出力位置カウント値のいずれかを選択的に出力するセレクタと、
前記セレクタから供給される前記直前の出力位置カウント値Ｙ_n又は前記加算結果Ｙ_n+1を保持し、出力する出力位置カウント保持部と、を備えることを特徴とする画像データ処理装置。
請求項５に記載の画像データ処理装置において、
前記セレクタは、前記間引き制御信号に応じて出力が切り替わり、
前記間引き制御信号の非出力時は、前記出力位置カウント保持部は、前記直前の出力位置カウント値Ｙｎを保持して出力し、前記間引き制御信号が出力されると、前記出力カウント加算部からの新たな加算結果Ｙ_n+1を保持して出力することを特徴とする画像データ処理装置。