JPH01183273A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は画像処理装置に係り、特に、属性メモ　′りに
保持されているデータに基づき各種編集作業を行える画
像処理装置、例えば、ディジタルカラー複写機に関する
。

［従来の技術］ 従来、ディジタル複写機には画像の走査に基づき得られ
るディジタル画像データの一部を出力禁止にして該画像
の一部分を用紙上に再現禁止にしたり、原稿上の画像の
明度を逆転させて、いわゆる白抜きの画像を用紙上に再
現することのできるものがある。

かかる、編集作業は原稿画像１頁分を記憶する画像メモ
リ上で行われていた。

［発明が解決しようとする問題点コ かかる従来の編集機能を備えた画像処理装置では、１頁
分の画像メモリ上で編集が可能であるが、原稿１頁分の
メモリは容量が大きく高価である。

そこで、１頁分の画像メモリを持たずに、属性メモリに
画像データの属性を記憶させ、この属性データにしたが
って画像データをリアルタイムで編集して出力すること
が考えられる。しかしながら、属性メモリ上の属性デー
タは指定された読み取り倍率の原稿画像データを基にし
て編集され、同一原稿であっても、読み取り倍率の変更
にともなって属性データも編集し直さなければならない
という問題点があった。かかる問題点を解決するために
本願特許出願と同日で出願された特許出願において、本
願出願人は属性メモリ内の属性データを選択により書き
込み用アドレス信号と同一のアドレス信号、または変倍
率時の読み出し用アドレス信号と同一のアドレス信号で
読み出せる画像、処理装置を提案した。しかしながら、
変倍率用ラインラムに供給されるアドレスを発生させる
のに２つのアドレスジェネレータを設け、更に、属性メ
モリに供給するアドレス信号を発生させるのに２つのア
ドレスジェネレータを設けると、多数のアドレスジェネ
レータか必要ミこなり、製造原価が上昇するという難点
があった。

したかって、本発明の目的は製造原価を低下させられる
画像処理装置を提供することである。

［問題点を解決するための手段］ 本発明は画像データの書き込み用アドレス信号と読み出
しアドレス信号とのいずれかを選択的に属性データに読
み出し用アドレス信号として供給すればアドレスジェネ
レータを画像データメモリと属性データメモリとて共通
して使用できることに着目してなされたものであり、そ
の要旨は原稿を走査して原稿上の画像の各部分を表す画
像データを順次出力する画像データ形成部と、上記各画
像データを第１アドレスジェネレータで形成される書き
込み用アドレス信号により指示されたアドレスに書き換
え可能に保持し、上記画像データを第２アドレスジェネ
レータで形成される作像の倍率に対応した読み出し用ア
ドレス信号により指示されたアドレスから出力する画像
データメモリと、上記画像データ形成部の走査範囲を分
割して得られる複数の走査区域の各々に対応する複数の
アドレス可能な記憶領域を有し、上記複数の記憶領域に
それぞれ属性データを保持し、属性データ用アドレス信
号に応答して上記属性データを出力する属性メモリと、
上記画像データメモリから読み出された画像データで表
された画像の部分の属性を上記属性データにしたがい変
更させ、出力用紙上への作像を可能にする処理部とを備
えた画像処理装置ζこおいて、上記第１アドレスジェネ
レータと第２アドレスジェネレータとを選択的に属性メ
モリに接続゛する選択回路を設け、第２アドレスジェネ
レータを属性メモリに接続して読み出し用アドレス信号
を属性データ用アドレス信号とし、第１アドレスジェネ
レータを属性メモリに接続して書き込み用アドレス信号
を属性用アドレス信号とすることである。

［発明の作用コ 上記構成に係る画像処理装置では、画像データ形成部が
原稿を走査して原稿上の画像の各部分を表す画像データ
を順次出力し、画像データ形成部から供給される各画像
データは、第１アドレスジェネレータから供給される書
き込み用アドレス信号で指定される画像データメモリの
アドレスに一旦、書き換え可能に保持される。この画像
データメモリに保持された各画像データは、第２７ドレ
スジエネレータから供給される読み出し用アドレス信号
に応答して出力され、処理部に供給される。

一方、属性メモリは上記画像データ形成部の走査範囲を
分割して得られる複数の走査区域の各々に対応する複数
のアドレス可能な記憶領域にそれぞれ属性データを原稿
の等倍状態で保持しており、選択回路は第１アドレスジ
ェネレータから供給されるアドレス信号を属性メモリ用
アドレス信号として選択する。したがって、属性データ
は等告時の原稿に対応して読み出され、処理部に供給さ
れる。

一方、選択回路が第２アドルスジェネレー夕で形成され
る読み出し用アドレス信号を属性メモリ用アドレス信号
として選択した場合は、属性データは変倍率時の画像デ
ータに対応して読み出され、処理部は上記画像データメ
モリから読み出された画像データで表された画像の部分
の属性を上記属性データにしたかい変更し、作像に供す
る。すなわち、属性メモリ用アドレス信号は変倍率時の
読み出し用アドレス信号に対応して歩進じているのて、
画像データメモリからの画像データを、例えは、間欠的
に読み出したり、重複して読み出したりしても、属性デ
ータも間欠的に、または重複して読み出される。その結
果、変倍率時も属性データは画像部分に対応しており、
等倍率時に設定した属性データを書き換えることなく変
倍率時にも使用することができる。

［実施例］ 以下、本発明の実施例について図面を参照しつつ説明す
る。

第１図は本発明の一実施例の構成を表すブロック回路図
である。図において、１は３列のＣＣＤ素子で構成され
るイメージセンサてあり、このイメージセンサ１を構成
する３列のＣＣＤ素子は赤、緑、青のフィルタでそれぞ
れ被われている。なお、以後の説明ではＣＣＤ素子の列
方向を主走査方向とし、この主走査方向と直交する方向
、すなわち原稿（図示せず）の走査方向を副走査方向と
する。

上述のようにイメージセンサ１は赤、緑、青の各フィル
タを介して蛍光灯２からカラー画像の描かれた原稿（図
示せず）に照射される光の反射光を受け、基準白色板に
対する反射光中の赤色成分と緑色成分と青色成分とのそ
れぞれの強度に対応した電圧のアナログ色信号Ｒ，Ｇ、
　　Ｂを出力する。

これらのアナログ色信号Ｒ，Ｇ、　　ＢはＡ／Ｄ変換器
３．５．７、にそれぞれ供給され、Ａ／Ｄ変換器３．５
．７はアナログ色信号Ｒ，Ｇ、　　Ｂを周期的にサンプ
リングしてサンプリングされた電圧値に対応する値の複
数ビットから成るディジタル色信号ＤＲ，ＤＧ、ＤＢを
形成する。Ａ／Ｄ変換器３、　５．　７には中央処理装
置３９から基準電圧Ｖｒ　ｅ　ｆ　Ｒ，Ｖ　ｒ　ｅ　ｆ
　Ｇ、　　Ｖ　ｒ　ｅ　ｆ　Ｂの供給を受けており、中
央処理装置３９は最大値が各色で一定になるように基準
電圧Ｖ　ｒ　ｅ　ｆ　Ｒ，Ｖ　ｒ　ｅ　ｆ　Ｇ。

ＶｒｅｆＢを設定する。これらのディジタル色信号ＤＲ
，ＤＧ、ＤＢはシェーディング回路９、】１．１３に送
出され、シェーディング回路９．１１．１３は蛍光灯２
の発光ムラやＣＣＤ素子の特性のばらつきに起因する誤
差を補正して補正されたディジタル色信号ＤＲ，ＤＧ、
ＤＢを変倍用ラインラム１５．１７．１９に並列に供給
する。したがって、本実施例ではイメージセンサ１と、
蛍光灯２と、Ａ／Ｄ変換器３．　５．　７と、シェーデ
ィング回路９．１１，１３とが全体として画像データ形
成部を構成している。また、変倍用ラインラム１５，１
７．１９は全体として画像データメモリを構成している
。

変倍用ラインラム１５．１７．１９はアドレス可能な２
つの記憶回路、すなわち第１記憶回路２１．２３．２５
と第２記憶回路２７．　２９．　３１とをそれぞれ有し
ており、各記憶回路２１，２３゜２５．２７，２９．３
１は複数ビットから成るディジタル色信号ＤＲ，ＤＧ、
ＤＢを複数個記憶可能な記憶容量を有している。変倍用
ラインラム１５．１７．１９は書き込み用アドレスジェ
ネレータ３３により指定されるアドレスの記憶回路２１
゜２３．２５，２７，２９．３１にディジタル色信号Ｄ
Ｒ，ＤＧ、ＤＢを保持する。書き込み用アドレスジェネ
レータ３３はクロックジェネレータ３５から供給される
クロック信号ＣＫＡに基づき書き込み用アドレス信号Ａ
ＤＷを形成し、該書き込み用アドレス信号Ａ　Ｄ　Ｗは
クロック信号ＣＫＡに同期して歩進しつつ第１記憶回路
２１．　２３．　２５にディジタル色信号ＤＲ，ＤＧ、
ＤＢを順次書き込ませ、しかる後に、主走査同期信号Ｈ
ｓｙｎＣに応答して該第１記憶回路２１．２３．２５を
読み出しモードに切り替えて、今度は第２記憶回路２７
，２９．３１に書き込み用アドレス信号ＡＤＷを供給す
るので、シェーディング回路９．１１．１３から変倍用
ラインラム１３．１５．１７に並列に供給されるディジ
タル色信号ＤＲ，ＤＧ。

ＤＢは、以後、第２記憶回路２７，２９．３１に書き込
まれる。一方、すてに変倍用ラインラム１５．１７，１
９の第１記憶回路２１．　２３．　２５に書き込まれた
ディジタル色信号ＤＲ，ＤＧ、　　ＤＢは、読み出し用
アドレスジェネレータ３７て形成される読み出し用アド
レス信号ＡＤＲに応答して第２記憶回路２７．２９．３
１へのディジタル色信号ＤＲ，ＤＧ、ＤＢの書き込みと
並行して読み出される。第２記憶回路２７．２９．３１
へのディジタル色信号ＤＲ，ＤＧ、ＤＢの書き込みが終
了すると、第２記憶回路２７．２９．３１は読み出しモ
ードとなり、第１記憶回路２１．２３．２５は再び書き
込みモードとなるので、ディジタル色信号ＤＲ，ＤＧ、
ＤＢは今度は第１記憶回路２１．２３．２５に書き込ま
れ、第２記憶回路２７．２９．３１に保持されているデ
ィジタル色信号ＤＲ，ＤＧ、ＤＢが読み出されることに
なる。

このように変倍用ラインラム１δ、１７．１９を構成し
ている第１記憶回路２１，２３．２５と第２記憶回路２
７，２９．３１とは主走査同期信号Ｈｓｙｎｃに応答し
て交互に書き込みモードと読み出しモードとに切り替え
られるので、第１記憶回路２１，２３．２５と第２記憶
回路２７．　２９゜３１とのいずれか一方にディジタル
色信号ＤＲ。

ＤＧ、ＤＢを書き込んでいる間、書き込み中のディジタ
ル色信号ＤＲ，ＤＣ，ＤＢに先行するディジタル色信号
ＤＲ，ＤＧ、ＤＢが第１記憶回路２１．２３．２５と第
２記憶回路２７．　２９．　３１とのいずれか他方から
読み出されることになる。

読み出し用アドレスジェネレータ３７は上述のように読
み出し用アドレス信号ＡＤＲを発生させるが、読み出し
用アドレス信号ＡＤＨは中央処理装置３９から供給され
る変倍率信号ＶＲて示された指示に基づき拡大倍率時に
はクロック信号ＣＫＡを所定の割合で間引いたタイミン
グで歩進することも可能である。読み出し用アドレスジ
ェネレータ３７は更に後述するラッチ回路にラッチを指
示するラッチタイミングクロックＣＫＢを発生させてお
り、このラッチタイミングクロックＣＫＢの周期は縮小
倍率時には変倍率信号ＶＲに基づき長くされる。

すなわち、読み出し用アドレスジェネレータ３７は第２
図に詳示されているようなラッチタイミング発生回路を
備えており、このラッチタイミング発生回路は加算器３
７−１とこの加算器３７−１の出力をクロック信号ＣＫ
Ａに同期してラッチするラッチ回路３７−２とを有して
おり、加算器３７−１の一方の入力Ａには変倍率信号Ｖ
Ｒに基づく設定値が供給され、他方の入力Ｂにはラッチ
回路３７−２の出力が供給されている。ラッチタイミン
グクロックＣＫＢは加算器のキャリー出力Ｃから得られ
る。例えば、変倍率信号ＶＲが原画像の縮小１　／　ｎ
を指示しており、この変倍率信号ＶＲに基づき一方の入
力ＡにはＮ／ｎ（例えば５）」　（Ｎ＞ｎ）が供給され
ていると、最初のクロック信号ＣＫＡてラッチ回路３７
−２は「５」をラッチして加算器３７−１の他方の人力
Ｂに供給する。その結果、加算器３７−１は一方Ａの入
力に供給される「５」と他方の入力に供給される「５」
とを加算し、出力には「１０」が現れる。この出力の「
１０」は２番目のクロック信号ＣＫＡでラッチ回路３７
−２にラッチされる。以後、加算器３７−１は和を「５
」ずつ増加させてゆき、やがてキャリーが発生すると、
これがラッチタイミングクロックＣＫＢとしてラッチ回
路４１．　４３゜４５に供給される。ところが、変倍率
信号ＶＲに基づきＮ／ｎ’　　（例えば「２」）が加算
器３７−１の一方の人力Ａに供給されていると、加算器
３７−１の和は「２」ずつ増加するので、ラッチタイミ
ングクロックＣＫＢの発生周期は長くなる。

したがって、等告時の和の増加数を適宜選択しておけば
縮小時のラッチタイミングクロックＣＫＢを変倍率信号
ＶＲに基づき発生させることができる。これらラッチタ
イミングクロックＣＫＢと読み出し用アドレス信号ＡＤ
Ｒとの関係は後に詳述する。

再び、第１図に戻り一実施例の説明を続ける。

変倍用ラインラム１５，１７．１９はラッチ回路４１．
４３．４５に並列に接続されており、これらのラッチ回
路４１，４３，４５は読み出し用アドレスジェネレータ
３７から供給される上述のラッチタイミングクロックＣ
ＫＢに応答して変倍用ラインラム１５，１７．１９から
出力されるディジタル色信号ＤＲ，ＤＧ、ＤＢをラッチ
し、ラッチ回路４１，４３．４５にラッチされたディジ
タル色信号ＤＲ，ＤＧ、ＤＢは色処理回路４７に並列に
供給される。

かかる読み出し用アドレスジェネレータ３７で形成され
る読み出し用アドレス信号ＡＤＲに基づき変倍用ライン
ラム１５，１７．１９から読み出されたディジタル色信
号ＤＲ，ＤＧ、ＤＢと実際に色処理回路４７に供給され
るディジタル色信号ＤＲ，ＤＧ、ＤＢとの対応関係を第
３図に基づき詳細に説明する。第３図は変倍率信号ＶＲ
て０゜５倍、等倍、２倍を指示したときの読み出し用ア
ドレス信号ＡＤＨとラッチタイミングクロックＣＫＢと
の変化を示したグラフである。クロックジェネレータ３
５から主走査同期信号Ｈｓｙｎｃが供給されると、書き
込み用アドレスジェネレータ３３と読み出し用アドレス
ジェネレータ３７とはリセットされ、以後、クロックジ
ェネレータ３５から供給されるクロック信号ＣＫＡに応
答して書き込み用アドレスが順次歩進され、その結果、
該順次歩進する書き込み用アドレスを表す書き込み用ア
ドレス信号Ａ　Ｄ　Ｗもクロック信号ＣＫＡに同期して
出力されることになる。一方、読み出し用アドレス信号
ＡＤＨは変倍率信号ＶＲて示された指示に基づきアドレ
スを歩進させる。すなわち、等倍率時と縮小時とでは、
読み出し用アドレスはクロック信号ＣＫＡに同期して歩
進し、拡大時には変倍率信号ＶＲに示されている拡大倍
率（例えは２倍）に対応して間引かれたタイミングで歩
進する。一方、ラッチタイミングクロックＣＫＢは等告
時と拡大時はクロック信号ＣＫＡに同期して出力される
が、縮小時（例えば０．５倍）には変倍率信号ＶＲに示
された指示に基づき長周期で出力される。

したがって、等告時には、変倍用ラインラム１５．１７
．１９に保持されているディジタル色信号ＤＲ，ＤＧ、
ＤＢはクロック信号ＣＫＡと同じタイミングで読み出さ
れ、変倍用ラインラム１５゜１７．１９から読み出され
た全てのディジタル色信号ＤＲ，ＤＧ、ＤＢはラッチ回
路４１．　４３゜４５にラッチされて色処理回路４７に
供給される。

しかしながら、縮小時には読み出し用アドレスはクロッ
ク信号ＣＫＡに同期して歩進するので、変倍用ラインラ
ム１５，１７．１９に保持されているディジタル色信号
ＤＲ，ＤＧ、ＤＢは等告時と同じタイミングで読み出さ
れるが、ラッチタイミングクロックＣＫＢは第３図に示
されているようにクロック信号ＣＫＡの１／２（０，５
倍時）に間引かれているのて、変倍用ラインラム１５，
１７．１９から出力されるディジタル色信号ＤＲ。

ＤＧ、ＤＢは間欠的にラッチ回路４１．　４３．　４５
にラッチされる。したがって、１／２縮小時なら原稿に
描かれていたカラー画像は主走査方向に１画素おきに色
処理回路４７へ送られ、用紙上に再現される画像は原画
像の１／２に縮小される。

これに対して、例えば原画像を２倍に拡大するときには
、読み出し用アドレスが等告時の１／２の速さて歩進す
るのて、読み出し用アドレス信号ＡＤＲはクロック信号
ＣＫＡの２クロック分の期間同一のアドレスを示すこと
になる。一方、ラッチタイミングクロックＣＫＢはクロ
ック信号ＣＫＡと同一の周期で出力されるので、同一の
ディジタル色信号ＤＲ，ＤＧ、ＤＢはラッチ回路４１゜
４３．４５に連続して２回ラッチされることになり、原
画像は主走査方向に２倍拡大されることになる。

なお、変倍率時の副走査方向の縮小、または拡大は原稿
とイメージセンサ１との相対的な走査速度を変更してな
される。すなわち、原稿の縮小時には、原稿とイメージ
センサ１との相対移動速度を増加させる。主走査方向の
同期信号Ｈｓｙｎｃは一定の間隔て発生しているので、
１回の主走査中にイメージセンサ１が移動する距離は大
きくなり、一方、作像時の印字装置の移動距離は一定な
ので、画像は縮小されることになる。これに対して、原
稿を拡大するときには、原稿とイメージセンサ１との相
対移動速度を小さくする。上述のように、主走査同期信
号Ｈｓｙｎｃは一定間隔で発生しているので、１回の主
走査中にイメージセンサ１が移動する距離は少なくなり
、移動距離が一定の印字装置で作像されると、拡大され
た画像が得られる。

再び、第１図において、色処理回路４７は出力印字装置
（図示せず）のインク特性に合わせたマスキング処理を
行ってディジタル色信号ＤＲ，ＤＧ、ＤＢを所定の手順
で変換し、イエローインクＹ、マゼンタインクＭ、シア
ンインクＣのインク量を表すカラーモード信号ＣＬと、
カラーモード信号Ｃして表された上記３色のインク量に
関するデータを色濃度平均した、あるいは加重平均した
モノクロモード信号ＭＮとを形成する。これらのカラー
モード信号ＣＬとモノクロモード信号ＭＮとはセレクタ
４９に供給され、セレクタ４９は後に詳述する属性メモ
リ５１から出力される属性制御信号ＡＴの第４ビツトに
基づきカラーモード信号ＣＬとモノクロモード信号ＭＮ
とのいずれか一方を比較回路δ３に送出する。この属性
制御信号ＡＴは後述する属性データを表す８ビツトの信
号であり、属性データは属性メモリ５１のそれぞれのア
ドレスに保持されている。

詳述すると、属性メモリ５１は原稿の走査範囲を例えば
１平方ミリメートル毎に分割した微小範囲に対応したア
ドレスを有しており、各アドレスには８ビツトの属性デ
ータが中央処理装置３９により書き込まれている。また
、これらの属性データはセレクタ５６から供給される読
み出しアドレス信号ＡＤＸに応答して該読み出しアドレ
ス信号ＡＤＸで表されたアドレスに保持されている属性
データを出力する。セレクタ５６は中央処理装置３９か
らの指示に基づき書き込み用アドレス信号ＡＤＷまたは
読み出し用アドレス信号ＡＤＲを選択的に通過させ、こ
れを読み出しＸアドレス信号ＡＤＸとして属性メモリ５
１に供給する。属性メモリ５１から出力される属性制御
信号ＡＴはラッチタイミングクロックＣＫＢによりラッ
チ回路５４にラッチされる。

ラッチ回路４１，４３．４５に関連してすでに説明した
ように、縮小時には読み出されたディジタル色信号ＤＲ
，ＤＧ、ＤＢが間欠的にラッチされ、拡大時には読み出
しアドレスＡＤＲは長期間同一の値を保持するのでディ
ジタル色信号ＤＲ。

ＤＧ、ＤＢは重複してラッチされる。同様に、属性制御
信号ＡＴも縮小時には間欠的にラッチ回路５４にラッチ
され、一方、拡大時には複数のクロック信号の継続期間
にわたって同一のＸアドレスが保持されるので同一の属
性データを表す属性制御信号ＡＴを重複して読み出すこ
とができ、原画像の変＠率複写時にも属性データの書換
え無し；こそのままで対応することができる。なお、本
実施例では属性データは１平方ミリメートル毎に設定さ
れているので、同一画像部分に関して得られるディジタ
ル色信号ＤＲ，ＤＧ、ＤＢ数より属性データの数は少な
い。したがって、Ｘアドレス信号ＡＤＸは読み出しアド
レス信号ＡＤＨの上位ビットのみ使用している。

一方、Ｙアドレス信号ＡＤＹはアドレスジェネレータδ
２から属性メモリδ１に供給される。このアドレスジェ
ネレータ５２は第４図に詳示されているように、初期値
設定回路５２−１と、初期値設定回路δ２−１から供給
される初期値をクロック信号ＣＫＡて増加させるカウン
タ５２−２と、カウンタ５２−２のりプルキャリーＣて
保持している値を順次増加させるカウンタ５２−３と、
主走査同期信号）１ｓｙ’ｎｃに応答してカウンタδ２
−３に保持されている値をラッチするラッチ回路５２−
４とを有している。Ｙアドレス信号ＡＤＹはこのラッチ
回路５２−４の出力として得られる。

かかる構成のアドレスジェネレータ５２ては、カウンタ
５２−２が初期値設定回路５２−１で設定される初期値
をクロック信号ＣＫＡで増加させてゆき、キャリーＣの
発生で再び初期値設定回路５２−１からカウンタ５２−
２に初期値が設定されるので、カウンタ５２−３を歩進
させるタイミングを初期値を変更させることにより調整
することができる。その結果、属性メモリ５１に供給さ
れるＹアドレス信号ＡＤＹで表されるＹアドレスは第５
図に示されているように縮小時には複数アドレス毎に歩
進し、拡大時には複数の主走査同期信号Ｈｓｙｎｃの期
間にわたって同一のアドレス値を保持する。

第５図を参照しつつ詳述すると、縮小時（第５図て；よ
０．５倍時）には、等告時に設定される値より大きな初
期値が初期値設定回路５２−１に設定されるので、カウ
ンタ５２−３は等告時より速く値が増加し、ラッチ回路
５２−４は主走査同期信号Ｈｓｙｎｃに同期してＹアド
レスを１つおきにラッチする（第５図では「０」、「２
」、「４」がラッチされている）。したがって、属性メ
モリ５１からは１つおきのＹアドレスに保持されている
属性データが読み出され、原画像の縮小に対応すること
ができる。一方、拡大時（第５図では２倍時）には等告
時に比べると小さな初期値が初期値設定回路５２−１に
設定されるので、複数の主走査同期信号Ｈｓｙｎｃの発
生期間にわたりカウンタ５２−３は同じ値を保持してい
る。したかって、複数の主走査同期信号Ｈｓｙｎｃの発
生期間（第５図では２期間）にわたりラッチ回路５２−
４は同一のＹアドレスをラッチし、同一の属性データを
重複して読み出させることができる。その結果、属性メ
モリδ１は原画像の拡大に対応して属性データを重複し
て出力することができ、変倍複写時にも属性データの書
換え無しに対応することができる。

ここで属性メモリ５１に保持されている属性データにつ
いて説明する。上述のように属性データは８ヒツトｄＯ
−ｄ７のデータであり、各ビットｄｏ−ｄ７は以下のよ
うな属性情報を示している。

すなわち、第８ピツ）ｄ７はセレクタ４９から出力され
るカラーモート信号ＣＬまたはモノクロモート信号ＭＮ
を有効または無効化する情報であり、この第８ビツトが
供給されると単色での塗りつぶしが可能となる。第７ビ
ツトｄ６はカラーモード信号ＣＬまたはモノクロモード
信号ＭＮで表された情報の反転を指示する属性情報を表
しており、第７ピツ）ｄ６により補色での作像または黒
白を逆転した画像の形成が可能になる。第６ビツ）ｄ５
は２値処理またはデ゛イザ処理を選択するビットであり
、デイザ処理が選択されると中間調での作像が可能にな
る。第５ビツトｄ４はカラーモードとモノクロモードと
のいずれを選択するかを示すビットであり、上記セレク
タ４９はこの第５ピツ）ｄ４に基づきカラーモード信号
ＣＬとモノクロモード信号ＭＮとの選択を実行する。第
４ビツト〜第２ピツ）ｄ３〜ｄｌは作像時の色を指定す
るカラーコードを表しており、第１ビツトｄｌはカラー
モード信号ＣＬまたはモノクロモード信号ＭＮを出力禁
止にするか否かを示している。上記カラーコードは以下
の表１のように定められている。

以上説明してきた８ビツトで構成された属性データは画
像の走査範囲を構成する微小部分毎に設定できるので、
画像データのビットを操作することにより、マスキング
、トリミング、指定色単色モート、フルカラー中間調モ
ード等の編集が行える。例えば、原稿に描かれている画
像の一部をカラー画像とし、残部をモノクロ画像にした
り、原稿に描かれている画像の色に拘らず一定９色で画
像を印刷した、原稿に描かれている画像の一部を消去し
たりすることができる。

再び第１図に戻り一実施例の構成の説明を続ける。５５
はデイザロムを示しており、このデイザロム５５はデイ
ザ法に基づくしきい値をセレクタ５７に供給し、セレク
タ５７は属性メモリ５１から出力される属性データの第
６ビツ）ｄ５に応答してデイザロム５５から出力される
しきい値または２値しきい値を比較回路５３に供給する
。この比較回路５３には属性データの第２ビツト〜第４
ビツトｄ１〜ｄ５と第８ビツトｄ７とが供給されている
ので、第５ピツ）ｄ４に基づき通常色が選択されている
と、セレクタ４９から供給されたカラーモード信号ＣＬ
またはモノクロモード信号ＭＮが表している色がそのま
ま比較回路５３から出力され、第５ピツ）ｄ４で固定色
が選択されていると、第２〜第４ピツトｄ１〜ｄ３て表
されているカラーコードに置換される。また、第８ビツ
トｄ７が有効を示していればセレクタ４９から供給され
る信号に含まれている濃淡に関する情報はセレクタ５７
から供給されるしきい値にしたがい制御される。

比較回路５３の出力信号は、直接、選択出力回路５９の
一方の入力に供給されると共に、インバータ６１を介し
て反転された反転信号が選択出力回路５９の他方の入力
に供給されている。選択出力回路δ９は属性データの第
１ピツ）ｄＯに応答して比較回路５３の出力信号及びそ
の反転信号の両方の出力を禁止するか、第７ビツ）ｄ６
に応答してそれらの内のいずれかを図示していない印字
装置に供給する。したがって、本実施例では色処理回路
４７と、セレクタ４９．５７とデイザロム５５と、比較
回路５３と、選択出力回路５９とは全体として処理部を
構成している。

１６１は選択スイッチであり、出力用紙基準の変倍率作
像の指示に使用される。

次に、本実施例の動作を第６図に示されている原稿を等
倍で複写するときと、変倍率で複写するときとを例にし
て説明する。

第６図は画像［Ａ］の描かれた原稿を示す平面図であり
、図中、６１はフルカラーでの着色を指定する領域であ
り、６３は白色を指定する領域である。かかる画像の属
性指定は原稿を基準にして設定される。すなわち、第７
図に示されているように、属性メモリ５１の領域６１に
対応するアドレス空間７１には、　（ｌｌｌｌｘｘｘｌ
）で表された属性データが書き込まれており、領域６３
に対応するアドレス空間には（０１ｘｘｏｏｏ　１）で
表される属性データが書き込まれる。

かかる属性データの設定終了後に、原稿の等倍複写が開
始されると、イメージセンサ１は副走査方向に移動しつ
つ、原稿から反射される光の赤色成分と緑色成分と青色
成分とをそれぞれの強度を表すアナログ色信号Ｒ，Ｇ、
　　Ｂに変換し、Ａ／Ｄ変換器３．　５．　７でアナロ
グ色信号をディジタル色信号ＤＲ，ＤＧ、ＤＢに変換さ
れた後にシェーディング回路９，１１．１３で補正され
る。従って、原稿が副走査方向に走査されるにつれてシ
ェーディング回路９，１１．１３は主走査方向１列分の
ディジタル色信号ＤＲ，ＤＧ、ＤＢを変倍用ラインラム
１５，１７．１９に供給する。

変倍用ラインラム１５，１７．１９は主走査同期信号）
（ｓｙｎｃに同期して第１記憶回路２１゜２３．２５と
第２記憶回路２７，２９．３１とに交互に主走査方向１
列分のディジタル色信号ＤＲ。

ＤＣ，ＤＢを記憶する。

ここで、ある主走査同期信号）（ｓｙｎｃに応答して、
主走査方向１列分のディジタル色信号ＤＲ。

ＤＧ、ＤＢが第１記憶回路２１，２３．２５に書き込ま
れ、次の主走査同期信号）Ｉｓｙｎｃに同期して第１記
憶回路２１，２３．２５が読みたしモードに、第２記憶
回路２７，２９，３１が書き込みモードに切り替わった
とする。等倍率での複写なので、中央処理装置３９はす
てに読み出し用のアドレスジェネレータ３７に対して書
き込み用アドレスジェネレータ３３に同期して読み出し
アドレス信号ＡＤＨを第１記憶回路２１．　２３．　２
５に送出するように指示しており、セレクタ５６は中央
処理装置３９の指示に基づき書き込み用アドレス信号Ａ
　Ｄ　ＷをＸアドレス信号ＡＤＸとして属性メモリ５１
に供給している。また、Ｙアドレス用のアドレスジェネ
レータ５２は中央処理装置３９から初期値設定回路５２
−１に供給される初期値に基づき等倍率時のＹアドレス
を属性メモリ５１に供給可能な状態になっている。

したがって、読み出し用アドレス信号ＡＤＲが第１回路
部分２１，２３．２５に供給され、Ｘアドレス信号ＡＤ
ＸとＹアドレス信号ＡＤＹとが属性メモリ５１に供給さ
れると、図示していない用紙上には原稿上の画像と同一
の画像が属性データにしたがい形成される。すなわち、
領域６１内の画像部分は用紙上の領域６１に対応する位
置にフルカラーで作像され、用紙上の残りの部分は白色
となる。

次に、第６図に描かれた画像を１／２に縮小して作像す
る場合の動作を説明する。縮小の場合には、変倍率が５
０％であることを選択スイッチ１６１て中央処理装置３
９に指示すればよい。属性メモリ５１中の属性データは
第７図に示された等告時のままでよく、改めて書き換え
る必要はない。

上述のように５０％の変倍率が指示されると、中央処理
装置３９は第８図に示されているように選択スイッチ６
１がオンしているか否かを判断しくステップＳｌ）、原
稿基準時にはステップＳ１の判断結果はイエス（Ｙ）に
なるので、セレクタ５６を切り換えて読み出し用アドレ
スジェネレータ３７．を選択しくステップＳ２）、変倍
率信号ＶＲによって読み出し用アドレスジェネレータ３
７に変倍率が５０％になるようにラッチタイミングクロ
ックＣＫＢを調整することを指示する。その結果、読み
出し用アドレスジェネレータ３７はクロック信号ＣＫＡ
より周期の長いラッチタイミングクロックＣＫＢを発生
するようになる（第３図の０．５倍時のラッチタイミン
グクロックを参照）。また、セレクタ５６は切り替えら
れて読み出し用アドレス信号ＡＤＨをＸアドレス信号Ａ
ＤＸとして属性メモリ５１に供給している。一方、Ｙア
ドレスジェネレータ５２は中央処理装置３９から供給さ
れる変倍率５０％に対応する等告時に比べて大きな初期
値を初期値設定回路５２−１に保持しくステップＳ３）
、第５図の０．５倍時のＹアドレスに示されているよう
に間欠的なアドレスを発生させる。上述のようにイメー
ジセンサ１と原稿との相対速度は等告時の２倍になって
おり、ラッチ回路４１，４３．４５は１つおきにディジ
タル色信号ＤＲ，ＤＧ、ＤＢをラッチするので、原稿の
画像は主走査方向、副走査方向とも１／２に縮小される
。一方、属性メモリ５１から読み出される属性データも
Ｘアドレス方向には１つおきラッチ回路５４にラッチさ
れてセレクタ４９等に供給され、Ｙアドレスは１つおき
に指定されるので、原稿上の領域６１が主走査方向、副
走査方向とも１／２に縮小されても、領域６１の画像部
分についてはアドレス空間７１の属性データが、領域６
３の画像部分についてはアドレス空間７３の属性データ
がそれぞれ適用され、用紙上に作像される縮小された領
域６１の画像部分はフルカラーになり、その他の画像部
分は白色となる。

更に、原稿上の画像を２倍に拡大する場合も、図示して
いないスイッチで中央処理装置３９に２００％の拡大率
を指示すれは、中央処理装置３９が変倍率信号ＶＲて読
み出し用アドレスジェネレータ３７に読み出しアドレス
の歩道の遅延を指示し、アドレスジェネレータ５２の初
期値設定回路５２−１には等告時に比べて小さな初期値
を保持させるので、原稿上の画像が２倍に拡大されても
、拡大された領域６１に対応する画像部分にはアドレス
空間７１の属性データにしたがって作像され、その他の
画像部分はアドレス空間７３の属性データにしたがって
作像される。このように、本実施例では等告時に設定さ
れた属性データは変倍率での作像時に再設定する必要が
なく、変倍率での編集作業がきわめて容易になるという
利点を有している。

また、操作者が選択スイッチ１６１を操作して出力要旨
を基準にした属性の設定を所望した場合には、上述のよ
うに色処理回路４７には変倍率に対応してディジタル色
信号ＤＲ，ＤＧ、ＤＢが供給されるが、ステップＳ１の
判断結果がノー（Ｎ）になるのでせれ区他５６は書き込
みようアドレスジェネレータ３３を選択しくステップＳ
４）、アドレスジェネレータ５２には等告時の初期値が
供給される（ステップＳ５）。したがって、属性メモリ
５１からは等告時と同様に属性データが読み出される。

例えば、第６図の原稿を左上端を基準にして１／２に縮
小した場合には、領域６１の上部と左縁部とはアドレス
空間７１の属性データが適用されるので、白地となり、
その他はフルカラーで出力用紙上に作像される。

なお、上記実施例では共通のアドレスジェネレータから
変倍用ラインラムと属性ラムとに読み出しアドレスとＸ
アドレスとを供給したが、変倍用ラインラムと属性ラム
とにそれぞれ専用のアドレスジェネレータを設けてもよ
い。

また、上記実施例においては、属性メモリのデータは等
告時のデータとしたものを示したが、これは任意の倍率
で読み取られたデータに基づき設定するようにしてもよ
い。

［発明の効果コ 以上説明してきたように、本発明では、変倍率での作像
時でも選択により書き込み用アドレス信号、または読み
出し用アドレス信号を属性メモリ用アドレス信号として
属性メモリに供給できるので、第１アドレスジェネレー
タと第２アドレスジェネレータとを画像データメモリと
属性メモリとに共用して使用でき、回路の簡素化、曵い
ては製造原価の低下を図れるという効果か得られろ。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すそのフロック図
、 第２図は一実施例の読み出し・用アドレスジェネレータ
の詳細構成を示すブロック図、 第３図は一実施例の読み出し用アドレス信号とラッチタ
イミングクロックとの発生タイミンクを示すタイミンク
チャート図、 第４図は一実施例のＹアドレスジェネレータの詳細構成
を示すブロック図、 第５図はＹアドレスの発生タイミングを示すタイミング
チャート図、 第６図は一実施例の動作を説明するための原稿例を示す
平面図、 第７図は第６図の原稿のために属性データを設定した属
性メモリのアドレス空間を示すアドレスマツプ図、 第８図は一実施例の変倍率作像時のフローチャート図で
ある。 １・・・・・・・イメージセンサ、 ２・・・・・・・蛍光灯、 ３〜７・・・・・Ａ／Ｄ変換器、 ９〜１３・・・・シェーディング回路、１５〜１９・・
・変倍用ラインラム、 ３３・・・・・・書き込み用アドレス ジェネレータ、 ３５・・・・・・クロックジェネレータ、３７・・・・
・・読み出し用アドレス ジェネレータ、 ３９・・・・・・中央処理装置、 ４１〜４５・・・ラッチ回路、 ４７・・・・・・色処理回路、 ４９・・・・・・セレクタ、 ５１・・・・・・属性メモリ、 ５２・・・・７・Ｙアドレスジェネレータ、５３・・・
・・・比較回路、 ５５・・・・・・デイザロム、 ５７・・・・・・セレクタ、 ５９・・・・・・選択出力回路、 １６１・・・・・選択スイッチ。

Claims (1)

1. 【特許請求の範囲】 原稿を走査して原稿上の画像の各部分を表す画像データ
   を順次出力する画像データ形成部と、上記各画像データ
   を第１アドレスジェネレータで形成される書き込み用ア
   ドレス信号により指示されたアドレスに書き換え可能に
   保持し、上記画像データを第２アドレスジェネレータで
   形成される作像の倍率に対応した読み出し用アドレス信
   号により指示されたアドレスから出力する画像データメ
   モリと、 上記画像データ形成部の走査範囲を分割して得られる複
   数の走査区域の各々に対応する複数のアドレス可能な記
   憶領域を有し、上記複数の記憶領域にそれぞれ属性デー
   タを保持し、属性データ用アドレス信号に応答して上記
   属性データを出力する属性メモリと、 上記画像データメモリから読み出された画像データで表
   された画像の部分の属性を上記属性データにしたがい変
   更させ、出力用紙上への作像を可能にする処理部とを備
   えた画像処理装置において、上記第１アドレスジェネレ
   ータと第２アドレスジェネレータとを選択的に属性メモ
   リに接続する選択回路を設け、第２アドレスジェネレー
   タを属性メモリに接続して読み出し用アドレス信号を属
   性データ用アドレス信号とし、第１アドレスジェネレー
   タを属性メモリに接続して書き込み用アドレス信号を属
   性用アドレス信号とすることを特徴とする画像処理装置
   。