JP2009059908A - 研磨液および半導体装置の製造方法 - Google Patents

研磨液および半導体装置の製造方法 Download PDF

Info

Publication number
JP2009059908A
JP2009059908A JP2007226085A JP2007226085A JP2009059908A JP 2009059908 A JP2009059908 A JP 2009059908A JP 2007226085 A JP2007226085 A JP 2007226085A JP 2007226085 A JP2007226085 A JP 2007226085A JP 2009059908 A JP2009059908 A JP 2009059908A
Authority
JP
Japan
Prior art keywords
polishing
film
colloidal silica
polishing liquid
primary particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007226085A
Other languages
English (en)
Other versions
JP5329786B2 (ja
Inventor
Fukugaku Minami
学 南幅
Shunsuke Doi
俊介 土肥
Nobuyuki Kurashima
延行 倉嶋
Yoshikuni Tateyama
佳邦 竪山
Hiroyuki Yano
博之 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007226085A priority Critical patent/JP5329786B2/ja
Priority to US12/200,388 priority patent/US20090068840A1/en
Publication of JP2009059908A publication Critical patent/JP2009059908A/ja
Application granted granted Critical
Publication of JP5329786B2 publication Critical patent/JP5329786B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Abstract

【課題】スクラッチを低減しつつSiOC膜を研磨可能な研磨液を提供する。
【解決手段】研磨粒子と界面活性剤とを含有する研磨液である。前記研磨粒子は、平均一次粒子径が45nm以上80nm以下の第1のコロイダルシリカと、平均一次粒子径が10nm以上25nm以下の第2のコロイダルシリカとを含み、下記数式で表わされる関係を満たすことを特徴とする。0.63≦w1/(w1+w2)≦0.83 (1)(上記数式中、w1およびw2は、それぞれ研磨液中の第1のおよび第2のコロイダルシリカの重量である。)
【選択図】なし

Description

本発明は、CMP(Chemical Mechanical Polishing)に用いられる研磨液、およびこれを用いた半導体装置の製造方法に関する。
次世代の高性能LSIでは、Cu等からなる配線の寄生容量を低減することが課題とされている。絶縁膜材料の比誘電率(k)を減少させるとヤング率が減少し、CMPの機械的ダメージを受けやすくなる。また、低誘電率絶縁膜は表面が疎水性であることから、水を溶媒とする研磨液は有機絶縁膜上ではじかれる。その結果、粒子の粗大化や付着が起こりやすく、異常研磨の原因となり、スクラッチを十分に抑制することが困難である。kが2.6程度かつヤング率が10GPa程度の膜(SiOC膜)を用いれば、CMP後にも膜剥がれが生じないLow−k/Cu配線が作製可能であるとされている。
しかしながら、CMP後の表面に生じるスクラッチを大幅に低減しなければ、配線の歩留まり・信頼性の観点から高性能LSIの量産化は難しい。
一次粒子径の異なる2種類のコロイダル粒子を含有する研磨液が、本発明者らによって提案されている(例えば、特許文献1参照)。かかる研磨液を用いることによって、エロージョンやスクラッチを抑制しつつ、Ta膜,SiO2膜等を研磨可能である。しかしながら、Ta膜やSiO2膜は硬い材料であり、機械的ダメージを受け易いSiOC膜に適用した際には、スクラッチを低減することが困難である。
従来のバリアメタル膜用研磨液は、研磨粒子としてコロイダルシリカを含有し、アルカリ性である(例えば、特許文献2参照)。かかるスラリーでは、SiOC膜を研磨することはできるもののスクラッチの発生は避けられないことから、SiOC膜表面のスクラッチを大幅に低減できる研磨液が求められている。
特開2005−11932号公報 特開2005−45229号公報
本発明は、スクラッチを低減しつつSiOC膜を研磨可能な研磨液を提供することを目的とする。また本発明は、高い信頼性を有する半導体装置の製造方法を提供することを目的とする。
本発明の一態様にかかる研磨液は、研磨粒子と界面活性剤とを含有し、前記研磨粒子は、平均一次粒子径が45nm以上80nm以下の第1のコロイダルシリカと、平均一次粒子径が10nm以上25nm以下の第2のコロイダルシリカとを含み、下記数式で表わされる関係を満たすことを特徴とする。
0.63≦w1/(w1+w2)≦0.83 (1)
(上記数式中、w1およびw2は、それぞれ研磨液中の第1のおよび第2のコロイダルシリカの重量である。)
本発明の一態様にかかる半導体装置の製造方法は、半導体基板の上に複数の凸型配線を形成する工程と、
隣接する凸型配線の間にボイドを形成しつつ、前記凸型配線の上にSiOC膜を堆積する工程と、
前述の研磨液を用いて、前記SiOC膜を研磨する工程と
を具備することを特徴とする。
本発明の他の態様にかかる半導体装置の製造方法は、半導体基板上に設けられ凹部を有するSiOC膜の上および前記凹部内に、バリアメタルを介して配線材料膜を堆積する工程と、
前記凹部外の前記配線材料膜を除去して前記凹部内に前記配線材料膜を残置し、前記バリアメタルを露出する工程と、
酸化剤および酸化抑制剤をさらに含有する前述の研磨液を用いて前記凹部外の前記バリアメタルを研磨除去し、前記SiOC膜を露出する工程と
を具備することを特徴とする。
本発明の一態様によれば、スクラッチを大幅に低減しつつSiOC膜を研磨可能な研磨液が提供される。本発明の他の態様によれば、高い信頼性を有する半導体装置の製造方法が提供される。
以下、図面を参照して、本発明の実施形態を説明する。
本発明の実施形態にかかる研磨液は、研磨粒子としてのコロイダルシリカと界面活性剤とを含有する。コロイダルシリカは、例えばSi(OC254、Si(sec−OC494、Si(OCH34、およびSi(OC494などのシリコンアルコキシド化合物を、ゾルゲル法により加水分解することによって合成することができる。
得られるコロイダルシリカの平均一次粒子径は、通常、5〜2000nmの範囲内である。なお、平均一次粒子径は、SEMもしくはTEM観察により求めることができる。例えば、SEM観察により10〜50万倍の倍率で写真を撮影して、ノギスなどによりコロイダルシリカ粒子の最長粒子径を計測し、この最長粒子径を一次粒子径とする。このような一次粒子径を300個以上算出して粒度累積曲線を求め、50%の一次粒子径を平均一次粒子径とする。
本発明の実施形態においては、平均一次粒子径の異なる2種類のコロイダルシリカによって、研磨粒子が構成される。第1のコロイダルシリカの平均一次粒子径は、45nm以上80nm以下である。第1のコロイダルシリカは、主として被研磨膜を研磨する作用を有する。平均一次粒子径が45nm未満の場合には、十分な研磨力が得られないのに加えて、スクラッチを低減することができない。一方、80nmを越えると、スクラッチのみならずエロージョンも発生する。第1のコロイダルシリカの平均一次粒子径は、50nm以上60nm以下であることが好ましい。
第2のコロイダルシリカの平均一次粒子径は、10nm以上25nm以下である。この第2のコロイダルシリカは、研磨中における第1のコロイダルシリカの微凝集を抑制する作用を有する。さらに、第1のコロイダルシリカが被研磨膜に過度に侵入するのを防止して、被研磨膜を保護する作用も有していると考えられる。平均一次粒子径が10nm未満の場合には、この第2のコロイダルシリカ自身が凝集体を形成して、第1のコロイダルシリカの微凝集を抑制することができない。一方、25nmを越えると、第1のコロイダルシリカの微凝集を抑制する効果が低減されるのに加えて、被研磨膜を第1のコロイダルシリカから保護する作用も小さくなる。第2のコロイダルシリカの平均一次粒子径は、15nm以上20nm以下であることが好ましい。
本発明者らは、上述したような平均一次粒子径を有する第1のコロイダルシリカと第2のコロイダルシリカとの混合物を研磨粒子として用いる際には、以下のような割合で配合することによってSiOC膜表面のスクラッチを抑制できることを見出した。
0.63≦w1/(w1+w2)≦0.83 (1)
(上記数式中、w1およびw2は、それぞれ研磨液中の第1のコロイダルシリカおよび第2のコロイダルシリカの重量である)
さらに、下記数式(2)で表わされる関係を満たしていれば、SiOC膜表面のスクラッチを十分に低減することができる。
0.67≦w1/(w1+w2)≦0.77 (2)
本発明の実施形態にかかる研磨液は、第1および第2のコロイダルシリカを、純水等の水に分散させることにより調製することができる。第1のコロイダルシリカと第2のコロイダルシリカとの混合物からなる研磨粒子は、研磨液総量に対し1重量%以上10重量%以下の割合で含有されることが好ましい。
研磨粒子の含有量が1重量%未満の場合には、実用的な速度でSiOC膜を研磨することができない。一方、10重量%を越えると、この研磨粒子を含む研磨液による研磨時において、エロージョンおよびスクラッチが発生するおそれがある。より好ましい研磨粒子の含有量は、3重量%以上8重量%以下である。
本発明の実施形態にかかる研磨液は、SiOC膜の平坦化などSiOC膜表面を被研磨面とするCMPに適用される。SiOC膜は疎水性であるため、その表面は水となじみ難い。SiOC膜表面に水をなじませるために、本発明の実施形態にかかる研磨液には界面活性剤が含有される。
界面活性剤としては、アニオン系界面活性剤、カチオン系界面活性剤、およびノニオン系界面活性剤のいずれを用いてもよい。アニオン系界面活性剤としては、例えば、ドデシルベンゼンスルホン酸およびその塩、並びにポリアクリル酸およびその塩が挙げられ、カチオン系界面活性剤としては、例えばポリオキシエチレンアルキルアミンなどが挙げられる。また、ノニオン系界面活性剤としては、例えば、ポリオキシエチレンラウリルエーテル、アセチレンジオール系エチレンオキサイド付加物、パーフルオロアルキルエチレンオキシド付加物、ポリビニルピロリドン(PVP)、およびポリビニルアルコール(PVA)などが挙げられる。
界面活性剤は、研磨液総量に対し、0.0001〜1重量%の量で含有されることが好ましく、0.001〜0.1重量%がさらに好ましい。少なすぎる場合には、その効果を十分に得ることができず、1重量%を越えて過剰に配合された場合には、大幅にSiOC膜の研磨速度が低下し、また研磨液の粘度が上昇し研磨テーブル上への供給が困難となるなどといった不都合が生じるおそれがある。なお、界面活性剤はSiOC膜の研磨速度調整剤として用いることもできる。
上述したような界面活性剤のなかでも、アセチレンジオール系エチレンオキサイド付加物、ドデシルベンゼンスルホン酸およびその塩、ポリアクリル酸およびその塩、並びにPVAは、研磨時のエロージョンおよびスクラッチをさらに低減させる作用が特に大きい。
研磨液の安定性、SiOC膜への吸着力などを考慮すると、ノニオン系界面活性剤を用いる場合には、グリフィンの式によるHLB値は7〜18の範囲が好ましい。
本発明の実施形態にかかる研磨液は、平均一次粒子径および配合比が特定された2種類のコロイダルシリカと界面活性剤とを含有するので、SiOC膜上に生じるスクラッチを低減することができる。
上述した成分に加えて酸化剤および酸化抑制剤などが配合された場合には、本発明の実施形態にかかる研磨液は、SiOC膜内に埋め込んだCu膜等の金属膜の研磨に適用することも可能となる。
酸化剤としては、例えば過硫酸アンモニウム、過硫酸カリウム、および過酸化水素等が挙げられる。こうした酸化剤は、0.1〜5重量%の量で研磨液中に含有されていれば、SiOC膜のスクラッチを増加させることなく、その効果を発揮することができる。
酸化抑制剤としては、有機酸およびアミノ酸を用いることができる。具体的には、有機酸としては、キナルジン酸、キノリン酸、およびベンゾトリアゾール(BTA)などのヘテロ環有機化合物、マロン酸、シュウ酸、クエン酸、マレイン酸、フタル酸、ニコチン酸、ピコリン酸、およびコハク酸などが挙げられる。アミノ酸としては、例えば、グリシンおよびアラニンなどが挙げられる。
酸化抑制剤は、0.01〜3重量%の量で研磨液中に含有されていれば、その効果が得られ、SiOC膜のスクラッチを増加させることもない。
工業的に量産され入手しやすいこと、従来の洗浄液でも容易に洗浄できることから、キナルジン酸、キノリン酸、マレイン酸およびグリシンが、酸化抑制剤として好ましい。
本発明の実施形態にかかる研磨液のpHは、8〜11の領域で使用することが好ましい。こうした範囲内にpHが規定されていれば、実用的なSiOC膜の研磨速度を得ることができる。pHは、pH調整剤としてのKOH、アンモニア水、TMAH(テトラメチルアンモニウムヒドロキシド)などを添加して調整することができる。なお、pHが高いほど、SiOC膜の研磨速度は高められる。
(実施形態1)
第1のコロイダルシリカとして、平均一次粒子径(d1)50nmのコロイダルシリカを用意した。第2のコロイダルシリカとしては、平均一次粒子径(d2)の異なる6種類の粒子を用意した。第2のコロイダルシリカの平均一次粒子径は、7nm,10nm,15nm,20nm,25nm,および30nmとした。
配合比(w1/(w1+w2))が所定の値となるよう、第1のコロイダルシリカと第2のコロイダルシリカとを混合して、複数種の研磨粒子を準備した。w1は第1のコロイダルシリカの重量、w2は第2のコロイダルシリカの重量である。配合比は、0.59,0.63,0.67,0.71,0.77,0.83および0.91とした。
各研磨粒子における配合比(w1/(w1+w2))を、第2のコロイダルシリカの平均一次粒子径(d2)とともに、下記表1にまとめる。
Figure 2009059908
こうして得られた研磨粒子5重量%、および界面活性剤としてのアセチレンジオールエチレンオキサイド付加物(HLB値18)0.005重量%を純水に配合した。さらに、アンモニア水を用いてpHを10.5に調整して、複数の研磨液を準備した。
各研磨液を用いてSiOC膜を研磨し、研磨後のSiOC膜表面のスクラッチを調べた。ここで用いた研磨液は、SiOC膜の研磨速度が50〜80nm/minであった。SiOCの研磨速度は粒子濃度、界面活性剤の種類や濃度、pHによって調整することができる。
SiOC膜の研磨に当たっては、直径300mmの半導体基板上にSiOC膜を160nm堆積させて、被研磨基板を用意した。研磨に当たっては、図1に示すように、研磨布5としてIC1000(ニッタハース製)が貼付されたターンテーブル4を100rpmで回転させつつ、半導体基板6を保持したトップリング7を300gf/cm2の研磨荷重で当接させた。トップリング7の回転数は102rpmとし、研磨布5上には、研磨液供給ノズル2から300cc/minの流量で研磨液を供給し60秒間の研磨を行なった。図1には、純水供給ノズル1、洗浄液供給ノズル3、およびドレッサー8も併せて示してある。
研磨後のSiOC膜の表面は、KLA(Tencor社製)を用いてスクラッチ数を調べ、ウェハー当たりのスクラッチ数として以下の基準で評価した。スクラッチは、100個未満であれば、許容範囲内である。
10個未満:“◎”
10個以上30個未満:“○”
30個以上100個未満:“△”
100個以上:“×”
各研磨液を用いた際の結果を、下記表2にまとめる。
Figure 2009059908
上記表2に示されるように、平均一次粒子径(d1)が50nmの第1のコロイダルシリカを用いた場合には、第2のコロイダルシリカの平均一次粒子径(d2)が10nm以上25nm以下であり、配合比((w1/(w1+w2))が0.63以上0.83以下の場合には、スクラッチを許容範囲内に抑えることができる。
特に、平均一次粒子径(d2)が15nm以上20nm以下の第2のコロイダルシリカを用い、配合比を0.67以上0.77以下に規定した場合には、スクラッチを大幅に低減することができる。
次に、No.21の研磨粒子を用い、濃度を1重量%,10重量%に変更した以外は前述と同様にして研磨液を調製した。得られた研磨液を用いて前述と同様にSiOC膜の研磨を行なった結果、スクラッチは30個未満であった。
また、No.21の研磨粒子を用い、界面活性剤の種類および濃度を変更した以外は前述と同様にして、3種類の研磨液を調製した。各研磨液における界面活性剤の種類および濃度は、それぞれPVAを0.0001重量%、ドデシルベンゼンスルホン酸アンモニウムを0.1重量%、およびポリアクリル酸アンモニウムを1重量%である。得られた研磨液を用いて前述と同様にSiOC膜の研磨を行なった結果、いずれの場合もスクラッチは10個未満/ウェハーにとどまっていた。
(実施形態2)
第2のコロイダルシリカとして、平均一次粒子径(d2)15nmのコロイダルシリカを用意した。第1のコロイダルシリカとしては、平均一次粒子径(d1)の異なる6種類の粒子を用意した。第1のコロイダルシリカの平均一次粒子径は、40nm、45nm、50nm、60nm、70nm、80nmおよび90nmとした。
配合比(w1/(w1+w2))が0.75となるよう、第1のコロイダルシリカと第2のコロイダルシリカとを混合して、6種類の研磨粒子を準備した。各研磨粒子を界面活性剤の成分とともに純水に配合して研磨液を調製した。具体的には、研磨粒子3重量%、界面活性剤としてポリアクリル酸0.01重量%、添加剤としてマレイン酸0.5重量%、過酸化水素水0.2重量%を純水に配合した。さらに、KOHを用いてpHを9に調整して、研磨液を準備した。
各研磨液を用い、実施形態1と同様にしてSiOC膜を研磨して、研磨後の表面のスクラッチを調べた。ウェハー当たりのスクラッチ数を前述と同様の基準で評価し、その結果を、下記表3にまとめる。
Figure 2009059908
上記表3に示されるように、平均一次粒子径(d2)が15nmの第2のコロイダルシリカを用い、配合比((w1/(w1+w2))を0.75とした場合には、第1のコロイダルシリカの平均一次粒子径(d1)が45nm以上80nm以下であれば、スクラッチを許容範囲内に抑えることができる。
特に、平均一次粒子径(d1)が50nm以上60nm以下の第1のコロイダルシリカを用いた場合には、スクラッチを大幅に低減することができる。
なお、本実施形態で用いた研磨液には、酸化剤や有機酸(酸化抑制剤)といった添加剤が含有されているが、こうした添加剤が存在しても、SiOC膜表面のスクラッチは何等悪化することはない。酸化剤や酸化抑制剤を加えることにより、本発明の実施形態にかかる研磨液は、バリアメタルやCu膜等の金属膜を研磨するタッチアップ用として用いることが可能である。
(実施形態3)
本実施形態の半導体装置の製造方法について説明する。
まず、図2に示すように、半導体素子(図示せず)が形成された半導体基板10上に、SiO2からなる絶縁膜11を設けて、バリアメタル12を介してプラグ13を形成した。バリアメタル12はTiNにより形成し、プラグ13の材料としてはWを用いた。その上に、第1の低誘電率絶縁膜14および第2の低誘電率絶縁膜15を順次形成して、積層絶縁膜を形成した。第1の低誘電率絶縁膜14は、比誘電率が2.5未満の低誘電率絶縁材料により構成することができ、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、ポリメチルシロキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、およびポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、および多孔質シリカ膜などのポーラス膜からなる群から選択される少なくとも一種を用いて形成することができる。ここでは、ポリアリーレンエーテルを用いて、第1の低誘電率絶縁膜14を180nmの膜厚で形成した。
この上に形成される第2の低誘電率絶縁膜15は、キャップ絶縁膜として作用し、第1の低誘電率絶縁膜14より大きな比誘電率を有する絶縁材料により形成することができる。ここでは、SiOCを用いて、第2の低誘電率絶縁膜15を40nmの膜厚で形成した。溝加工(凹部形成)が困難な場合には、この第2の低誘電率絶縁膜15の上に、SiO2膜からなる第3の絶縁膜を形成することもできる。
第2の低誘電率絶縁膜15および第1の低誘電率絶縁膜14には、凹部としての配線溝を設けた。バリアメタル16としてのTa膜を、常法により5nmの厚さで全面に形成し、Cu膜17を550nmの厚さで堆積した。
次に、Cu膜用研磨液を用いたCMPによりCu膜17を除去して、配線溝内に埋め込んで、図3に示すようにバリアメタル16の表面を露出した。Cu膜用研磨液は、純水とCMS7501、CMS7552(JSR社製)を2:1:1で混合し、この液にさらに4重量%の過硫酸アンモニウム水溶液を、1:1の重量比で混合して調製した。
Cu膜17の研磨に当たっては、図1を参照して説明したように、研磨布5としてIC1000(ニッタハース社製)が貼付されたターンテーブル4を100rpmで回転させつつ、半導体基板6を保持したトップリング7を250gf/cm2の研磨荷重で当接させた。トップリング7の回転数は102rpmとし、研磨布5上に研磨液を300cc/minで供給して、バリアメタル16が露出するまでCu膜17を研磨した。
次いで、不要なCu膜17、バリアメタル16、および第2の低誘電率絶縁膜15を、研磨液を用いたCMPにより除去し、図4に示すように第1の低誘電率絶縁膜14を露出した。
研磨液は、平均一次粒子径の異なる2種類のコロイダルシリカと界面活性剤とを水に配合して調製した。具体的には、平均一次粒子径が50nmの第1コロイダルシリカを5重量%、および平均一次粒子径が15nmの第2のコロイダルシリカを2重量%、純水に分散させ、界面活性剤として0.005重量%のアセチレンジオールエチレンオキサイド付加物(HLB値18)を加えた。さらに、酸化抑制剤としてマレイン酸を0.5重量%、Cu酸化剤としての過酸化水素水を0.2重量%加え、水酸化カリウムを用いてpHを10に調整した。すなわち、本発明の実施形態にかかる研磨液であり、以下、タッチアップ用研磨液と称する。
得られた研磨液を用い、図1を参照して説明したような手法で研磨を行なった。具体的には、研磨布5としてのIC1000(ニッタハース社製)上に、研磨液を300cc/minで供給しつつ、半導体基板6を保持したトップリング7を200gf/cm2の研磨荷重で当接させた。ターンテーブル4を100rpmで回転させつつ、トップリング7を102rpmで回転させて、60秒間の研磨を行なったところ、図4に示すように第1の低誘電率絶縁膜14が露出した。
次いで、アンモニアプラズマによりエッチングを行なうことによって図5に示すように第1の低誘電率絶縁膜14を除去した。図示するように、Cu膜17とバリアメタル16とによって、凸型配線が絶縁膜11上に形成される。
凸型配線および絶縁膜11の上には、図6に示すようにSiCN膜18を形成した後、図7に示すように、SiOC膜19を全面に形成した。SiCN膜18は、Cuの拡散バリア性を有する絶縁膜であり、膜厚は30nmとした。この上に形成されるSiOC膜19の厚さは250nmとし、配線間の寄生容量を低減するために、凸型配線間にボイド20を形成した。
SiOC膜19は、前述のタッチアップ用研磨液を用いて120秒間のCMPを行なって、図8に示すように研磨した。すでに説明したように、本発明の実施形態にかかる研磨液は、Cu酸化剤等を配合してタッチアップ用に用いることができ、こうした組成の場合も、SiOC膜へのスクラッチを抑制することができる。ここでの研磨の際、SiOC膜の表面にスクラッチが生じると、2層目の配線のショートなどの原因となる。本実施形態によれば、その問題は回避することができる。
研磨されたSiOC膜19には、配線溝および接続孔を形成し、図9に示すようにバリアメタル21および配線材料膜22を全面に堆積する。ここでは、Cu膜により配線材料膜22を形成するが、Cuを主成分とする合金、Al、Mn、Ag、Pd、Ni、またはMgなどを用いて配線材料膜22を形成してもよい。バリアメタル21には、Ta、Ti、V、Nb、Mo、W、およびRuから選択される金属、またはその窒化物を用いることができる。こうした材料を、単層膜または積層膜として形成して、バリアメタル21とすることができる。
次に、前述のCu膜用研磨液を用いて配線材料膜22のCMPを行ない、図10に示すようにバリアメタル21を露出させる。Cu膜22の研磨の条件は、前述と同様とすることができる。
最後に、前述のタッチアップ用研磨液を用い、前述と同様の方法により、不要な配線材料膜22およびバリアメタル21を除去し、図11に示すようにSiOC膜19を露出する。ここでの研磨の際も、SiOC膜の表面にスクラッチが生じると、2層目の配線のショートなどの原因となる。本実施形態によれば、その問題は回避することができる。その結果、図示するように、下層配線にエアギャップを有するとともに、上層にSiOC膜のホモジニアス構造を有する配線寄生容量が抑制された多層配線が得られる。
本実施形態によれば、SiOC膜表面のスクラッチを十分に抑制することができるので、例えば、次世代で要求されるエアギャップを有するホモジニアス構造を有する高性能・高速な半導体装置を製造することが可能となり、その工業的価値は絶大である。
CMPの状態を説明する概略図。 本発明の一実施形態にかかる半導体装置の製造方法を表わす工程断面図。 図2に続く工程を示す断面図。 図3に続く工程を示す断面図。 図4に続く工程を示す断面図。 図5に続く工程を示す断面図。 図6に続く工程を示す断面図。 図7に続く工程を示す断面図。 図8に続く工程を示す断面図。 図9に続く工程を示す断面図。 図10に続く工程を示す断面図。
符号の説明
1…純水供給ノズル; 2…研磨液供給ノズル; 3…洗浄液供給ノズル
4…ターンテーブル; 5…研磨布; 6…半導体基板; 7…トップリング
8…ドレッサー; 10…半導体基板; 11…絶縁膜; 12…バリアメタル
13…プラグ; 14…第1の低誘電率絶縁膜; 15…第2の低誘電率絶縁膜
16…バリアメタル; 17…Cu膜; 18…Cuバリア絶縁膜
19…SiOC膜; 20…ボイド; 21…バリアメタル; 22…配線材料膜。

Claims (5)

  1. 研磨粒子と界面活性剤とを含有し、前記研磨粒子は、平均一次粒子径が45nm以上80nm以下の第1のコロイダルシリカと、平均一次粒子径が10nm以上25nm以下の第2のコロイダルシリカとを含み、下記数式で表わされる関係を満たすことを特徴とする研磨液。
    0.63≦w1/(w1+w2)≦0.83 (1)
    (上記数式中、w1およびw2は、それぞれ研磨液中の第1のおよび第2のコロイダルシリカの重量である。)
  2. 前記界面活性剤は、アセチレンジオール系エチレンオキサイド付加物、ドデシルベンゼンスルホン酸およびその塩、ポリアクリル酸およびその塩、ポリビニルアルコールからなる群から選択されることを特徴とする請求項1に記載の研磨液。
  3. 酸化剤および酸化抑制剤をさらに含有することを特徴とする請求項1または2に記載の研磨液。
  4. 半導体基板の上に複数の凸型配線を形成する工程と、
    隣接する凸型配線の間にボイドを形成しつつ、前記凸型配線の上にSiOC膜を堆積する工程と、
    請求項1乃至3のいずれか1項に記載の研磨液を用いて、前記SiOC膜を研磨する工程とを具備することを特徴とする半導体装置の製造方法。
  5. 半導体基板上に設けられ凹部を有するSiOC膜の上および前記凹部内に、バリアメタルを介して配線材料膜を堆積する工程と、
    前記凹部外の前記配線材料膜を除去して前記凹部内に前記配線材料膜を残置し、前記バリアメタルを露出する工程と、
    請求項3に記載の研磨液を用いて前記凹部外の前記バリアメタルを研磨除去し、前記SiOC膜を露出する工程とを具備することを特徴とする半導体装置の製造方法。
JP2007226085A 2007-08-31 2007-08-31 研磨液および半導体装置の製造方法 Expired - Fee Related JP5329786B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007226085A JP5329786B2 (ja) 2007-08-31 2007-08-31 研磨液および半導体装置の製造方法
US12/200,388 US20090068840A1 (en) 2007-08-31 2008-08-28 Polishing liquid and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007226085A JP5329786B2 (ja) 2007-08-31 2007-08-31 研磨液および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009059908A true JP2009059908A (ja) 2009-03-19
JP5329786B2 JP5329786B2 (ja) 2013-10-30

Family

ID=40432322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007226085A Expired - Fee Related JP5329786B2 (ja) 2007-08-31 2007-08-31 研磨液および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20090068840A1 (ja)
JP (1) JP5329786B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012141111A1 (ja) * 2011-04-11 2012-10-18 旭硝子株式会社 研磨剤および研磨方法
WO2013099595A1 (ja) * 2011-12-27 2013-07-04 旭硝子株式会社 研磨剤用添加剤および研磨方法
JP2014513160A (ja) * 2011-03-11 2014-05-29 アクゾ ノーベル ケミカルズ インターナショナル ベスローテン フエンノートシャップ 酸化攻撃に対する界面活性剤の安定化
JP2014183221A (ja) * 2013-03-19 2014-09-29 Toshiba Corp 半導体装置の製造方法
JP2015041643A (ja) * 2013-08-20 2015-03-02 信越半導体株式会社 ウェーハの両面研磨方法
KR101842903B1 (ko) 2011-09-20 2018-05-14 에이씨엠 리서치 (상하이) 인코포레이티드 에어 갭 상호연결 구조의 형성 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6101421B2 (ja) * 2010-08-16 2017-03-22 インテグリス・インコーポレーテッド 銅または銅合金用エッチング液
CN103117245A (zh) * 2011-11-17 2013-05-22 盛美半导体设备(上海)有限公司 空气隙互联结构的形成方法
US9039914B2 (en) 2012-05-23 2015-05-26 Cabot Microelectronics Corporation Polishing composition for nickel-phosphorous-coated memory disks
JP5889118B2 (ja) 2012-06-13 2016-03-22 株式会社東芝 半導体装置及びその製造方法
JP2014011408A (ja) * 2012-07-02 2014-01-20 Toshiba Corp 半導体装置の製造方法および研磨装置
US10037889B1 (en) 2017-03-29 2018-07-31 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Cationic particle containing slurries and methods of using them for CMP of spin-on carbon films
US10954411B2 (en) 2019-05-16 2021-03-23 Rohm And Haas Electronic Materials Cmp Holdings Chemical mechanical polishing composition and method of polishing silicon nitride over silicon dioxide and simultaneously inhibiting damage to silicon dioxide
US10787592B1 (en) 2019-05-16 2020-09-29 Rohm And Haas Electronic Materials Cmp Holdings, I Chemical mechanical polishing compositions and methods having enhanced defect inhibition and selectively polishing silicon nitride over silicon dioxide in an acid environment
CN114171418A (zh) * 2020-09-10 2022-03-11 长鑫存储技术有限公司 蚀刻缺陷检测方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110791A (ja) * 2000-09-28 2002-04-12 Nec Corp 半導体装置及びその製造方法
JP2002141314A (ja) * 2000-08-21 2002-05-17 Toshiba Corp 化学機械研磨用スラリおよび半導体装置の製造方法
JP2003529662A (ja) * 2000-03-31 2003-10-07 バイエル アクチェンゲゼルシャフト 研磨剤ならびに平面層の製造法
JP2007157841A (ja) * 2005-12-01 2007-06-21 Toshiba Corp Cmp用水系分散液、研磨方法、および半導体装置の製造方法
JP2007165566A (ja) * 2005-12-13 2007-06-28 Fujifilm Corp 金属用研磨液及び研磨方法
JP2007208215A (ja) * 2006-02-06 2007-08-16 Fujifilm Corp 金属用研磨液及びそれを用いた研磨方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2803438B1 (fr) * 1999-12-29 2002-02-08 Commissariat Energie Atomique Procede de realisation d'une structure d'interconnexions comprenant une isolation electrique incluant des cavites d'air ou de vide
MY118582A (en) * 2000-05-12 2004-12-31 Kao Corp Polishing composition
KR100481651B1 (ko) * 2000-08-21 2005-04-08 가부시끼가이샤 도시바 화학 기계 연마용 슬러리 및 반도체 장치의 제조 방법
US6638326B2 (en) * 2001-09-25 2003-10-28 Ekc Technology, Inc. Compositions for chemical mechanical planarization of tantalum and tantalum nitride
US7077975B2 (en) * 2002-08-08 2006-07-18 Micron Technology, Inc. Methods and compositions for removing group VIII metal-containing materials from surfaces
TW567546B (en) * 2002-10-01 2003-12-21 Nanya Technology Corp Etch-back method for dielectric layer
JP3981616B2 (ja) * 2002-10-02 2007-09-26 株式会社フジミインコーポレーテッド 研磨用組成物
US20060183317A1 (en) * 2003-03-14 2006-08-17 Junji Noguchi Semiconductor device and a method of manufacturing the same
JP4130614B2 (ja) * 2003-06-18 2008-08-06 株式会社東芝 半導体装置の製造方法
TWI291987B (en) * 2003-07-04 2008-01-01 Jsr Corp Chemical mechanical polishing aqueous dispersion and chemical mechanical polishing method
TWI347969B (en) * 2003-09-30 2011-09-01 Fujimi Inc Polishing composition
CN1989608A (zh) * 2004-10-26 2007-06-27 罗姆股份有限公司 半导体装置以及半导体装置的制造方法
US8592314B2 (en) * 2005-01-24 2013-11-26 Showa Denko K.K. Polishing composition and polishing method
JP4776269B2 (ja) * 2005-04-28 2011-09-21 株式会社東芝 金属膜cmp用スラリー、および半導体装置の製造方法
JP4956919B2 (ja) * 2005-06-08 2012-06-20 株式会社日立製作所 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003529662A (ja) * 2000-03-31 2003-10-07 バイエル アクチェンゲゼルシャフト 研磨剤ならびに平面層の製造法
JP2002141314A (ja) * 2000-08-21 2002-05-17 Toshiba Corp 化学機械研磨用スラリおよび半導体装置の製造方法
JP2002110791A (ja) * 2000-09-28 2002-04-12 Nec Corp 半導体装置及びその製造方法
JP2007157841A (ja) * 2005-12-01 2007-06-21 Toshiba Corp Cmp用水系分散液、研磨方法、および半導体装置の製造方法
JP2007165566A (ja) * 2005-12-13 2007-06-28 Fujifilm Corp 金属用研磨液及び研磨方法
JP2007208215A (ja) * 2006-02-06 2007-08-16 Fujifilm Corp 金属用研磨液及びそれを用いた研磨方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014513160A (ja) * 2011-03-11 2014-05-29 アクゾ ノーベル ケミカルズ インターナショナル ベスローテン フエンノートシャップ 酸化攻撃に対する界面活性剤の安定化
WO2012141111A1 (ja) * 2011-04-11 2012-10-18 旭硝子株式会社 研磨剤および研磨方法
CN103459089A (zh) * 2011-04-11 2013-12-18 旭硝子株式会社 研磨剂及研磨方法
KR101842903B1 (ko) 2011-09-20 2018-05-14 에이씨엠 리서치 (상하이) 인코포레이티드 에어 갭 상호연결 구조의 형성 방법
WO2013099595A1 (ja) * 2011-12-27 2013-07-04 旭硝子株式会社 研磨剤用添加剤および研磨方法
JP2014183221A (ja) * 2013-03-19 2014-09-29 Toshiba Corp 半導体装置の製造方法
JP2015041643A (ja) * 2013-08-20 2015-03-02 信越半導体株式会社 ウェーハの両面研磨方法

Also Published As

Publication number Publication date
JP5329786B2 (ja) 2013-10-30
US20090068840A1 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
JP5329786B2 (ja) 研磨液および半導体装置の製造方法
US7332104B2 (en) Slurry for CMP, polishing method and method of manufacturing semiconductor device
JP4776269B2 (ja) 金属膜cmp用スラリー、および半導体装置の製造方法
US6924227B2 (en) Slurry for chemical mechanical polishing and method of manufacturing semiconductor device
JP4253141B2 (ja) 化学機械研磨用スラリおよび半導体装置の製造方法
US7833431B2 (en) Aqueous dispersion for CMP, polishing method and method for manufacturing semiconductor device
US20070232068A1 (en) Slurry for touch-up CMP and method of manufacturing semiconductor device
JP2009158810A (ja) 化学的機械的研磨用スラリーおよび半導体装置の製造方法
WO2005086213A1 (ja) 研磨剤および研磨方法
TWI729219B (zh) 一種用於阻擋層平坦化的化學機械拋光液
JP2013074036A (ja) Cmp用スラリーおよび半導体装置の製造方法
TW200845177A (en) Polishing agent composition and method for manufacturing semiconductor integrated circuit device
TWI399428B (zh) Cmp研磨液以及使用此cmp研磨液的基板研磨方法
WO2018120808A1 (zh) 一种用于阻挡层的化学机械抛光液
JP4719204B2 (ja) 化学機械研磨用スラリおよび半導体装置の製造方法
JP5369597B2 (ja) Cmp研磨液及び研磨方法
WO2011152356A1 (ja) 研磨剤および研磨方法
TW200535215A (en) Abrasive and polishing method
TW202127531A (zh) 化學機械拋光液及其在銅拋光中的應用
JP2004022986A (ja) 化学的機械的研磨後の洗浄液
JP2003218071A (ja) 研磨用組成物
JP2003133266A (ja) 研磨用組成物
JP2003238942A (ja) 研磨用組成物
JP2003197572A (ja) 研磨用組成物
JP2003100676A (ja) 研磨用組成物

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120316

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130725

R151 Written notification of patent or utility model registration

Ref document number: 5329786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees