JP2009054612A - 膜の処理方法および半導体装置の製造方法 - Google Patents
膜の処理方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009054612A JP2009054612A JP2007216943A JP2007216943A JP2009054612A JP 2009054612 A JP2009054612 A JP 2009054612A JP 2007216943 A JP2007216943 A JP 2007216943A JP 2007216943 A JP2007216943 A JP 2007216943A JP 2009054612 A JP2009054612 A JP 2009054612A
- Authority
- JP
- Japan
- Prior art keywords
- film
- atoms
- chemical solution
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】安定性および信頼性を向上させる。
【解決手段】基体11が準備されて、基体11上に、シリコンおよび窒素を含有する膜12が形成される。そして、膜12を、フッ素を含有する薬液13に浸漬させて、膜12の表面のシリコン−水素結合構造が除去されるようになる。これにより、膜12の表面が、緻密性の高い窒素で構成されるようになり、外部からの水や水素などの浸入を防ぐことができ、積層構造10の安定性および信頼性を向上させることができる。
【選択図】図1
【解決手段】基体11が準備されて、基体11上に、シリコンおよび窒素を含有する膜12が形成される。そして、膜12を、フッ素を含有する薬液13に浸漬させて、膜12の表面のシリコン−水素結合構造が除去されるようになる。これにより、膜12の表面が、緻密性の高い窒素で構成されるようになり、外部からの水や水素などの浸入を防ぐことができ、積層構造10の安定性および信頼性を向上させることができる。
【選択図】図1
Description
本発明は膜の処理方法および半導体装置の製造方法に関し、特に多層の薄膜から構成される膜の処理方法および半導体装置の製造方法に関する。
シリコン窒化(SiN)膜の特性の1つとして、緻密性が高いことが知られている。CVD(Chemical Vapor Deposition:化学気相成長)法やPCVD(Plasma CVD:プラズマ励起化学気相成長)法などにより、任意の形状の基体の表面にSiN膜を成膜して、この特性を利用すると、SiN膜で表面が覆われた基体の内部構造への水分(H2O:水)や水素(H)元素などの浸入を防ぐことができる。
このようなSiN膜をバリア膜として以下のように利用することができる。例えば、半導体基板上に形成されたMOS(Metal Oxide Semiconductor)トランジスタ上の層間膜として、ノンドープのシリコン酸化(SiO2)膜を成膜する場合、半導体基板の熱処理によりSiO2膜中に含まれるH2Oなどが下地のMOSトランジスタ方向に拡散し、MOSトランジスタの特性劣化を生じさせる恐れがある。そこで、緻密性が高いSiN膜をSiO2膜とトランジスタとの間に成膜すると、トランジスタへのH2Oなどの浸入を防ぐことができる(例えば、特許文献1参照)。その他、層間膜として挟み込むだけでなく、任意の基体の最上部に成膜して、保護膜としても応用することができる。
特開平8−45926号公報
ところが、SiN膜は、その成膜過程などにより、数%のH原子が含有され、シリコン−水素(SiH)構造および窒素−水素(NH)構造がSiN膜中に生成される。例えば、SiN膜上に成膜された他の膜とSiN膜との界面に存在するSiH構造は、SiN構造よりも緻密性が低いため、H2Oの浸入を許して、容易に酸化してシリコン−水酸化物イオン(SiOH)構造となる。そして、SiN膜の表面の性質が変化し、SiN膜が剥がれたり、ひび割れたりしてしまい、H2OやH原子などがより深部へ浸入し、SiN膜が成膜された基体の品質を低下させ、長期にわたる安定動作を損なわせるという問題点があった。
本発明はこのような点に鑑みてなされたものであり、安定性および信頼性を向上させた膜の処理方法および半導体装置の製造方法を提供することを目的とする。
本発明では上記課題を解決するために、図1に示すように、基体11を準備する工程(図1(A)と、基体11上に、シリコン(Si)および窒素(N)を含有する膜12を形成する工程(図2(B)と、膜12を、フッ素(F)を含有する薬液13で処理する工程(図1(C))と、を有することを特徴とする膜12の処理方法が提供される。
このような膜の処理方法によれば、基体が準備されて、基体上に、SiおよびNを含有する膜が形成されて、膜がFを含有する薬液で処理されて、膜の表面のSiH結合構造などが除去されるようになる。
また、本発明では上記課題を解決するために、半導体基板上にSiおよびNを含有する膜を形成する工程と、前記膜を、Fを含有する薬液で処理する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
このようは半導体装置の製造方法では、半導体基板上にSiおよびNを含有する膜が形成され、膜がFを含有する薬液で処理され、膜の表面のSiH結合構造などが除去されるようになる。
本発明では、基体を準備して、基体上に、SiおよびNを含有する膜を形成して、膜を、Fを含有する薬液で処理して、膜の表面のSiH結合構造などを除去するようにした。これにより、膜の表面が、緻密性の高いNで構成されるようになり、外部からのH2Oなどの浸入を防ぐことができ、積層構造の安定性および信頼性を向上させることができる。
以下、本実施の概要について図面を参照して説明し、その後に、本発明の概要に基づいた実施の形態について、同様に図面を参照して説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されない。
では、本発明の概要について図1を用いて以下に説明する。
図1は、本発明の膜の処理方法における概要図である。
まず、任意の基体11を準備する(図1(A))。
図1は、本発明の膜の処理方法における概要図である。
まず、任意の基体11を準備する(図1(A))。
準備した基体11上に、SiおよびNを含有する膜12を形成する(図1(B))。
基体11上に形成された膜12を、Fを含有する薬液13に浸漬させる(図1(C))。
基体11上に形成された膜12を、Fを含有する薬液13に浸漬させる(図1(C))。
薬液13に浸漬させて、乾燥させた膜12上に、さらに、絶縁膜14を形成して、所望の積層構造10を得ることができる(図1(D))。
以上のような方法を経て、積層構造10を製造することができる。
以上のような方法を経て、積層構造10を製造することができる。
次に、このようにして製造された積層構造10の膜12と絶縁膜14との界面近傍の構成原子について、赤外吸収ピークの測定結果を踏まえて説明する。
図2は、本発明によって製造された積層構造の構成原子の赤外吸収ピークの測定結果である。
図2は、本発明によって製造された積層構造の構成原子の赤外吸収ピークの測定結果である。
図2では、膜12として、ジクロロシラン(SiCl2H2)とアンモニア(NH3)との混合ガス中(例えば、750℃)で形成したSiN膜を利用し、また、薬液13として10%のフッ酸(HF)にSiN膜を10秒間浸漬させた場合(「薬液処理済」)および浸漬させなかった場合(「薬液未処理」)のSiN膜と絶縁膜14との界面近傍に存在するNH構造(図2(A))およびSiH構造(図2(B))に関する赤外吸収ピークについてそれぞれ測定し、その結果について示している。
なお、この赤外吸収ピークの測定方法は以下の通りである。まず、SiN膜を形成した試料を用意する。この「薬液未処理」のSiN膜の厚さ全体に対して赤外線を照射し、SiN膜の表面および膜中のNH構造およびSiH構造による吸収スペクトルを観察する。次に、試料を酸化力のある薬液、たとえば過酸化水素水(H2O2)に1分浸す。このとき表面のみが酸化されNH構造およびSiH構造は消失する。この表面が酸化された試料のSiN膜の厚さ全体に対して赤外線を照射し、SiN膜の表面および膜中のNH構造およびSiH構造による吸収スペクトルを観察する。これら二つの吸収スペクトルの差分が表面に存在するNH構造およびSiH構造による吸収であることが分かる。一方「薬液処理表面」についてはSiN膜を形成した後にまずFを含有する薬液による表面処理を行い、これを試料とする。以下は「薬液未処理」の場合と同様にして、表面に存在するNH構造およびSiH構造による吸収スペクトルを得る。
薬液13の浸漬を行わなかった場合は、図2(A)および図2(B)の「薬液未処理」に示す通り、NH構造およびSiH構造はそれぞれの振動数にて赤外吸収ピークを確認することができる。したがって、膜12の表面にはNH構造およびSiH構造が存在している。
そして、薬液13の浸漬を行った場合は、図2(A)の「薬液処理済」に示すように、NH構造では赤外吸収ピークを確認することができ、その存在が考えられる。一方、図2(B)の「薬液処理済」に示すように、SiH構造では赤外吸収ピークが検出限界以下であった。したがって、膜12を薬液13によって浸漬させることによって、SiH構造が減少したことが分かる。
さらに、本発明によって薬液13による膜12の表面近傍のSiH構造の減少について、また、SiH構造の減少による影響について以下に図3を用いて説明する。
図3は、本発明における薬液の浸漬による膜界面の断面模式図である。
図3は、本発明における薬液の浸漬による膜界面の断面模式図である。
図3は、本発明の膜12に対して薬液13の浸漬を行わなかった場合(図3(A))および行った場合(図3(B))についてそれぞれ示している。
まず、薬液13の浸漬を行わなかった場合では、図3(A)に示すように、既述の通り、膜12はSiH構造およびNH構造を含有する。また、膜12はその形成工程におけるエッチングの加工や空気中の水分の影響などによって、膜12の表面のSiH構造が酸化されることがある。このため、SiH構造およびNH構造の他に、SiOH構造が膜12の表面に存在すると考えられる。
まず、薬液13の浸漬を行わなかった場合では、図3(A)に示すように、既述の通り、膜12はSiH構造およびNH構造を含有する。また、膜12はその形成工程におけるエッチングの加工や空気中の水分の影響などによって、膜12の表面のSiH構造が酸化されることがある。このため、SiH構造およびNH構造の他に、SiOH構造が膜12の表面に存在すると考えられる。
このような膜12上に絶縁膜14が形成されて、H2Oに曝されると、H2Oは絶縁膜14を通り抜けて、膜12との界面に至る。すると、絶縁膜14と膜12との界面に存在するSiH構造はH2Oにより酸化されて、SiOH構造となる。SiOH構造は、HN構造のNよりも局所的な緻密性が低いためにH2Oの浸入を許してしまう。そして、H2Oが浸入した先にさらにSiH構造が存在すれば、そのSiH構造が再び酸化されてSiOH構造となり、再び、H2Oの浸入を許してしまう。このようにして、次々とH2OがSiH構造を酸化しながら、膜12の深部まで浸入して、基体11まで至ってしまい、基体11の安定性および信頼性が低下してしまう。
一方、薬液13による浸漬を行った場合では、図3(B)に示すように、Fを含有する薬液13によって膜12のSiH構造やSiOH構造が除去されることが図2の結果から結論される。SiH構造やSiOH構造が除去された結果、膜12の表面は、ほとんどNH構造が存在するようになる。既述の通り、NH構造はその緻密性が高いため、膜12上に形成した絶縁膜14からのH2Oの、膜12内への浸入を防ぐことができる。また、従来、SiおよびNを含有する膜12を十分に機能させるために、ある程度の膜厚を要したが、このような方法を利用すれば膜12を薄くしても十分機能させることができる。
以上のように、任意の基体11上に、SiおよびNを含有する膜12を形成して、この膜12を、Fを含有する薬液13に浸漬させることにより、膜12の表面のSiH構造(およびSiOH構造)を除去でき、NH構造によって表面が構成されて、また、膜12を薄くしてもよく、さらに、薬液13を浸漬させて乾燥させた膜12上に、絶縁膜14を形成すると、絶縁膜14からのH2Oなどの膜12への浸入を防ぎ、基体11を保護することが可能となり、安定性および信頼性を向上させることができる。
次に実施の形態について説明する。
まず、第1の実施の形態について図4を用いて以下に説明する。
なお、第1の実施の形態では、上記本発明を半導体装置の製造方法に適用させた場合について説明する。しかし、これは本発明を適用させた1例に過ぎず、本発明の課題を解決できる効果が得られれば、製造方法や使用する材料などが異なる形態、または本発明を半導体装置以外の電子デバイスなどへの適用も実施の形態として考えられる。
まず、第1の実施の形態について図4を用いて以下に説明する。
なお、第1の実施の形態では、上記本発明を半導体装置の製造方法に適用させた場合について説明する。しかし、これは本発明を適用させた1例に過ぎず、本発明の課題を解決できる効果が得られれば、製造方法や使用する材料などが異なる形態、または本発明を半導体装置以外の電子デバイスなどへの適用も実施の形態として考えられる。
図4は、第1の実施の形態における半導体装置の製造方法の要部断面模式図である。
図4は、第1の実施の形態における半導体装置の製造方法を時系列的に3つの製造工程(図4(A)〜図4(C))に分けて、各工程を模式的に示している。以下、各製造工程に沿って説明する。なお、以下の各製造工程において、膜などの形成やエッチングなどは、一般的な周知技術を用いて行われるものとする。
図4は、第1の実施の形態における半導体装置の製造方法を時系列的に3つの製造工程(図4(A)〜図4(C))に分けて、各工程を模式的に示している。以下、各製造工程に沿って説明する。なお、以下の各製造工程において、膜などの形成やエッチングなどは、一般的な周知技術を用いて行われるものとする。
まず、図4(A)を参照しながら説明する。STI(Shallow Trench Isolation)23が形成された半導体基板21に対して、イオンをドープし、拡散させてウェル(不図示)を形成する。ドープするイオンとして、N型ウェルを形成する場合には、例えば、リン(P)イオンなど、P型ウェルを形成する場合には、例えば、硼素(B)イオンなどを用いる。
ウェルが形成された半導体基板21上に、SiO2ゲート膜22を形成する。そして、しきい電圧値を調節するために、ウェル表面に同種のイオン(不図示)をドープする。
SiO2ゲート膜22の形成後、SiO2ゲート膜22上に、ポリシリコン(Poly−Si)膜24およびシリコン酸化(SiO)膜25から順に構成されるゲート電極膜をCVDなどで形成する。フォトリソグラフィおよびエッチングによってPoly−Si膜24およびSiO膜25を加工してゲート電極を形成する。
SiO2ゲート膜22の形成後、SiO2ゲート膜22上に、ポリシリコン(Poly−Si)膜24およびシリコン酸化(SiO)膜25から順に構成されるゲート電極膜をCVDなどで形成する。フォトリソグラフィおよびエッチングによってPoly−Si膜24およびSiO膜25を加工してゲート電極を形成する。
ゲート電極の形成後、イオンをドープし、熱拡散させてLDD(Lightly Doped Drain)26を形成する。以上、図4(A)に示す構成が形成される。
次いで、図4(B)を参照しながら説明する。Poly−Si膜24およびSiO膜25から構成されるゲート電極にサイドウォール27を形成する。そして、LDD26よりも深い領域にイオンをドープし、熱拡散させてソースドレイン(SD)領域28を形成する。
次いで、図4(B)を参照しながら説明する。Poly−Si膜24およびSiO膜25から構成されるゲート電極にサイドウォール27を形成する。そして、LDD26よりも深い領域にイオンをドープし、熱拡散させてソースドレイン(SD)領域28を形成する。
SD領域28の形成後、コバルト(Co)または窒化チタン(TiN)などの金属膜にて、ゲート電極およびSiO2ゲート膜22の全体を覆い、アニールを行って、シリサイド膜22a,25aを生成する。なお、未反応の金属膜はウェット選択エッチングによって除去される。以上、図4(B)に示す構成が形成される。
次いで、図4(C)を参照しながら説明する。SiCl2H2とNH3の混合ガス中(750℃)で、ゲート電極およびシリサイド膜22a,25aの全体に任意の厚さのSiN膜29をCVD法により形成する。そして、Fを含有する薬液、例えば、0.5%のHFにSiN膜29の表面を30秒浸す。なお、Fを含む薬液であるHFの他の例として、フッ化アンモニア(NH4F)、フッ化ナトリウム(Na2F)、フッ化カリウム(KF)、フッ酸ナトリウム(HNaF)などでも同様の効果を得ることができる。
薬液による処理を行って、乾燥させた後に、SiN膜29の全面にリンガラス(PSG)膜30を形成する。以上、図4(C)に示す構成が形成される。
PSG膜30の形成後、図示はしていないが、配線工程として、このようにして形成された積層構造に対して、フォトリソグラフィとエッチングによりコンタクトホールを開口する。コンタクトホールの開口後、コンタクトホールにスパッタリングでチタン(Ti)/TiNやタリウム(Ta)/窒化タリウム(TaN)などのバリアメタル膜を形成する。さらに、これらのバリアメタル膜上に、アルミニウム(Al)配線などを形成する。
PSG膜30の形成後、図示はしていないが、配線工程として、このようにして形成された積層構造に対して、フォトリソグラフィとエッチングによりコンタクトホールを開口する。コンタクトホールの開口後、コンタクトホールにスパッタリングでチタン(Ti)/TiNやタリウム(Ta)/窒化タリウム(TaN)などのバリアメタル膜を形成する。さらに、これらのバリアメタル膜上に、アルミニウム(Al)配線などを形成する。
以上の工程によって、積層構造の半導体装置が形成される。
このようにして形成される半導体装置は、半導体基板21に形成されたゲート電極およびシリサイド膜22a,25aの全体を覆うようにSiN膜29が形成されて、このSiN膜29を、HFに浸漬させることにより、SiN膜29の表面のSiH構造(およびSiOH構造)を除去でき、NH構造によって表面が構成されて、また、SiN膜22を薄くしてもよく、さらに、HFなどを浸漬させて乾燥させたSiN膜29上に、PSG膜30を形成すると、PSG膜30からのH2OなどのSiN膜29への浸入を防ぎ、半導体基板21を保護することが可能となり、安定性および信頼性を向上させることができる。
このようにして形成される半導体装置は、半導体基板21に形成されたゲート電極およびシリサイド膜22a,25aの全体を覆うようにSiN膜29が形成されて、このSiN膜29を、HFに浸漬させることにより、SiN膜29の表面のSiH構造(およびSiOH構造)を除去でき、NH構造によって表面が構成されて、また、SiN膜22を薄くしてもよく、さらに、HFなどを浸漬させて乾燥させたSiN膜29上に、PSG膜30を形成すると、PSG膜30からのH2OなどのSiN膜29への浸入を防ぎ、半導体基板21を保護することが可能となり、安定性および信頼性を向上させることができる。
次に、第2の実施の形態について以下に説明する。
第1の実施の形態では、SiN膜29の形成にCVD法を用いた場合を例に挙げて説明した。
第1の実施の形態では、SiN膜29の形成にCVD法を用いた場合を例に挙げて説明した。
一方、第2の実施の形態として、CVD法に代わり、PCVD法を用いれば、350℃程度の低温でSiN膜を形成することができる。このため、SiN膜を形成することができる基体の種類の範囲が広がり、そして、そのようにして形成されたSiN膜を、Fを含有する薬液で表面処理を行うと、基体へのH2Oなどの浸入を防ぐ保護膜として用いることも可能である。
さて、参考までに、本発明が利用されて形成された積層構造の特定方法について、図5を用いて説明する。
図5は、本発明を利用して形成された積層構造の要部断面模式図である。
図5は、本発明を利用して形成された積層構造の要部断面模式図である。
まず、任意の基体(不図示)上に、Si原子51aおよびN原子51bを含有するバリア膜51を形成する。なお、バリア膜51は、既述の通り、数%のH原子51cを含有する。
このようなバリア膜51を、Fを含有する薬液にて浸漬させて、乾燥させると、バリア膜51の表面のSi原子51aと結合したH原子51cなどが除去されて、バリア膜51の表面は主にN原子51bによって構成される。しかし、薬液を乾燥させても、F原子51dが少し残ってしまう。
したがって、このようなバリア膜51は、図5(A)に示すように、Si原子51aおよびN原子51bから構成され、特にバリア膜51の表面はN原子51b、H原子51cと少量のF原子51dから構成されている。
そして、薬液処理を行ったバリア膜51上に、X原子52aおよびY原子52bから構成される化合物膜52を形成すると、図5(B)に示すような積層構造が得られる。
以下に、本発明が用いられた積層構造の特定方法について以下に説明する。
以下に、本発明が用いられた積層構造の特定方法について以下に説明する。
(特定方法1)
特定方法1では、化合物膜52を構成するX原子52aまたはY原子52bとSi原子51aとの結合はなく、また、バリア膜51と化合物膜52との界面にF原子51dが残存することを利用して、本発明によって形成された積層構造であることを証明する。
特定方法1では、化合物膜52を構成するX原子52aまたはY原子52bとSi原子51aとの結合はなく、また、バリア膜51と化合物膜52との界面にF原子51dが残存することを利用して、本発明によって形成された積層構造であることを証明する。
上記に説明したように、Fを含む薬液を用いるために、バリア膜51の表面には少しのF原子51dが残存する。このことに着目して、SIMS(Secondary Ion Mass Spectroscopy:2次イオン質量分析法)にて、バリア膜51と化合物膜52との界面にF原子51dの存在を検出することにより、本発明にて積層構造が形成されたことを証明することができる。
(特定方法2)
特定方法2では、バリア膜51上に、X原子52aおよびY原子52bがともにSi原子ではない、例えば有機化合物膜のような化合物膜52が形成された場合に、XPS(X−ray Photoelectron Spectroscopy:X線光電子分光法)によって、N(1s)の光電子スペクトルを測定することにより、本発明にて積層構造が形成されたことを証明する方法である。
特定方法2では、バリア膜51上に、X原子52aおよびY原子52bがともにSi原子ではない、例えば有機化合物膜のような化合物膜52が形成された場合に、XPS(X−ray Photoelectron Spectroscopy:X線光電子分光法)によって、N(1s)の光電子スペクトルを測定することにより、本発明にて積層構造が形成されたことを証明する方法である。
まず、Fを含有する薬液による処理が行われなかった場合は、バリア膜51の表面にはN原子51bだけでなく、Si原子51aも存在する。そして、X原子52aおよびY原子52bから構成される化合物膜52をバリア膜51上に形成すると、Si原子51aおよびN原子51bともに化合物膜52と結合する。
そして、N(1s)の光電子スペクトルの測定を行うと、Si原子51aとN原子51bとが、化合物膜52にそれぞれ結合して得られる2つのピークが測定される。
一方、Fを含有する薬液による処理が行われた場合は、表面のSi原子51aと結合したH原子51cは除去され、表面がN原子51bで構成されるバリア膜51上に、同様にX原子52aおよびY原子52bから構成される化合物膜52を形成すると、Si原子51aは化合物膜52と結合することができないために、N原子51bのみが化合物膜52と結合する。
一方、Fを含有する薬液による処理が行われた場合は、表面のSi原子51aと結合したH原子51cは除去され、表面がN原子51bで構成されるバリア膜51上に、同様にX原子52aおよびY原子52bから構成される化合物膜52を形成すると、Si原子51aは化合物膜52と結合することができないために、N原子51bのみが化合物膜52と結合する。
そして、N(1s)の光電子スペクトルの測定を行うと、N原子51bが化合物膜52に結合して得られるピークのみが測定される。
したがって、X原子52aおよびY原子52bがともにSi原子ではない化合物膜52をバリア膜51上に形成した場合には、XPSの結果、N原子51bが化合物膜52に結合して得られるピークのみが測定されれば、本発明にて積層構造が形成されたことを証明することができる。
したがって、X原子52aおよびY原子52bがともにSi原子ではない化合物膜52をバリア膜51上に形成した場合には、XPSの結果、N原子51bが化合物膜52に結合して得られるピークのみが測定されれば、本発明にて積層構造が形成されたことを証明することができる。
(特定方法3)
特定方法3では、X原子52aまたはY原子52bがSi原子である場合に、XPSによって、Si(2p)の光電子スペクトルを測定することにより、本発明にて積層構造が形成されたことを証明する方法である。なお、特定方法3では、Y原子52bがSi原子であるとして説明する。
特定方法3では、X原子52aまたはY原子52bがSi原子である場合に、XPSによって、Si(2p)の光電子スペクトルを測定することにより、本発明にて積層構造が形成されたことを証明する方法である。なお、特定方法3では、Y原子52bがSi原子であるとして説明する。
まず、Fを含有する薬液による処理が行われなかった場合、既述の通り、バリア膜51には、N原子51bだけでなく、Si原子51aと結合したH原子51cも存在する。そして、X原子52aおよびSi原子であるY原子52bから構成される化合物膜52をバリア膜51上に形成して、Si(2p)の光電子スペクトルの測定を行うと、窒化シリコン(SiN4)、SiX4、SiNX3およびSiN3Xの4つのピークが得られる。なお、SiX4、SiNX3およびSiN3Xは、X原子との化合物を表す。
一方、Fを含有する薬液による処理が行われた場合は、既述の通り、表面のSi原子51aと結合したH原子51cは除去され、表面がN原子51bで構成されるバリア膜51上に、X原子52aおよびSi原子であるY原子52bから構成される化合物膜52を形成して、Si(2p)の光電子スペクトルの測定を行うと、SiN4、SiX4およびSiNX3の3つのピークが得られる。
したがって、X原子52aまたはY原子52bがSi原子である場合には、XPSの結果、SiN4、SiX4およびSiNX3の3つのピークが測定されれば、本発明にて積層構造が形成されたことを証明することができる。
以上から、任意の基体上に、SiおよびNを含有するバリア膜を形成して、このバリア膜を、Fを含有する薬液に浸漬させて、バリア膜の表面のSiH構造(およびSiOH構造)を除去でき、NH構造によって表面が構成されて、また、バリア膜を薄くしてもよく、さらに、薬液を浸漬させて乾燥させたバリア膜上に、化合物膜を形成すると、化合物膜からのH2Oなどのバリア膜への浸入を防ぎ、基体を保護することが可能となり、安定性および信頼性を向上させることができる。
10 積層構造
11 基体
12 膜
13 薬液
14 絶縁膜
11 基体
12 膜
13 薬液
14 絶縁膜
Claims (6)
- 基体を準備する工程と、
前記基体上に、シリコンおよび窒素を含有する膜を形成する工程と、
前記膜を、フッ素を含有する薬液で処理する工程と、
を有することを特徴とする膜の処理方法。 - 半導体基板上にシリコンおよび窒素を含有する膜を形成する工程と、
前記膜を、フッ素を含有する薬液で処理する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記半導体基板には、ゲート電極、ゲート絶縁膜を有するトランジスタが形成されており、前記膜は、前記トランジスタを覆うように形成されることを特徴とする請求項2記載の半導体装置の製造方法。
- 前記膜上に、さらに、絶縁膜が形成されることを特徴とする請求項3記載の半導体装置の製造方法。
- 前記薬液は、フッ酸、フッ化アンモニア、フッ化ナトリウム、フッ化カリウムまたはフッ酸ナトリウムのいずれかであることを特徴とする請求項2乃至4のいずれか1項に記載の半導体装置の製造方法。
- 前記膜を、プラズマ励起化学気相成長法によって形成することを特徴とする請求項2乃至5のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007216943A JP2009054612A (ja) | 2007-08-23 | 2007-08-23 | 膜の処理方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007216943A JP2009054612A (ja) | 2007-08-23 | 2007-08-23 | 膜の処理方法および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009054612A true JP2009054612A (ja) | 2009-03-12 |
Family
ID=40505475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007216943A Pending JP2009054612A (ja) | 2007-08-23 | 2007-08-23 | 膜の処理方法および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009054612A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63156340A (ja) * | 1986-12-19 | 1988-06-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH0368141A (ja) * | 1988-12-08 | 1991-03-25 | Sharp Corp | 半導体メモリ用絶縁膜の製造方法 |
JPH0370136A (ja) * | 1989-08-09 | 1991-03-26 | Sony Corp | 半導体装置の製造方法 |
JPH09115901A (ja) * | 1995-10-19 | 1997-05-02 | Sony Corp | SiNx/PSG積層構造の形成方法 |
JPH09289249A (ja) * | 1996-04-22 | 1997-11-04 | Sony Corp | 半導体装置の製造方法 |
JPH10223906A (ja) * | 1997-02-06 | 1998-08-21 | Sanyo Electric Co Ltd | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
JPH11204641A (ja) * | 1998-01-16 | 1999-07-30 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
2007
- 2007-08-23 JP JP2007216943A patent/JP2009054612A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63156340A (ja) * | 1986-12-19 | 1988-06-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH0368141A (ja) * | 1988-12-08 | 1991-03-25 | Sharp Corp | 半導体メモリ用絶縁膜の製造方法 |
JPH0370136A (ja) * | 1989-08-09 | 1991-03-26 | Sony Corp | 半導体装置の製造方法 |
JPH09115901A (ja) * | 1995-10-19 | 1997-05-02 | Sony Corp | SiNx/PSG積層構造の形成方法 |
JPH09289249A (ja) * | 1996-04-22 | 1997-11-04 | Sony Corp | 半導体装置の製造方法 |
JPH10223906A (ja) * | 1997-02-06 | 1998-08-21 | Sanyo Electric Co Ltd | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
JPH11204641A (ja) * | 1998-01-16 | 1999-07-30 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4813778B2 (ja) | 半導体装置 | |
US8716148B2 (en) | Semiconductor device manufacturing method | |
US8450221B2 (en) | Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls | |
KR20130118963A (ko) | 실리콘 질화물 및 실리콘 산질화물의 플라즈마 처리 | |
US20080296704A1 (en) | Semiconductor device and manufacturing method thereof | |
KR20150090848A (ko) | 반도체 장치의 제조 방법 | |
KR100266428B1 (ko) | 반도체장치 및 그의 제조방법 | |
JP3776889B2 (ja) | 半導体装置およびその製造方法 | |
US8659114B2 (en) | Semiconductor device | |
JP2007053392A (ja) | Mis型電界効果トランジスタの製造方法及び半導体記憶装置の製造方法 | |
JP2009206368A (ja) | 半導体装置の製造方法、半導体装置 | |
JP2002299614A (ja) | Mis型電界効果トランジスタ及びその製造方法及び半導体記憶装置及びその製造方法 | |
JP2003068701A (ja) | 窒化ケイ素のウェットエッチング率を減少させる方法 | |
US7892984B2 (en) | Reduction of defects formed on the surface of a silicon oxynitride film | |
TW200403763A (en) | Manufacturing method of semiconductor integrated circuit device | |
JP2005045012A (ja) | 半導体装置の製造方法 | |
JP2005260177A (ja) | 半導体装置の製造方法 | |
JP2000260867A (ja) | 半導体装置および半導体装置の製造方法 | |
US9412861B2 (en) | Semiconductor device having structure capable of suppressing oxygen diffusion and method of manufacturing the same | |
JP2009054612A (ja) | 膜の処理方法および半導体装置の製造方法 | |
US6933235B2 (en) | Method for removing contaminants on a substrate | |
JPH08125197A (ja) | 半導体装置の作製方法および半導体装置の作製装置 | |
KR100668954B1 (ko) | 박막트랜지스터 제조 방법 | |
TWI241012B (en) | Method of manufacturing power device | |
US6887767B2 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20100517 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130604 |