JP2009044128A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009044128A5 JP2009044128A5 JP2008125761A JP2008125761A JP2009044128A5 JP 2009044128 A5 JP2009044128 A5 JP 2009044128A5 JP 2008125761 A JP2008125761 A JP 2008125761A JP 2008125761 A JP2008125761 A JP 2008125761A JP 2009044128 A5 JP2009044128 A5 JP 2009044128A5
- Authority
- JP
- Japan
- Prior art keywords
- film
- solder bump
- pads
- metal film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (9)
- 複数のパッド上に載置された導電性ボールをリフロー処理することにより、はんだバンプを形成するはんだバンプ形成方法であって、
前記複数のパッド上に粘着性付与化合物と化学反応可能な金属膜を形成する金属膜形成工程と、
前記粘着性付与化合物を含んだ溶液と前記金属膜とを化学反応させて、前記金属膜上に有機系粘着層を形成する有機系粘着層形成工程と、
前記有機系粘着層上に前記導電性ボールを供給することにより、前記有機系粘着層及び前記金属膜を介して、前記複数のパッドに前記導電性ボールを載置する導電性ボール載置工程と、を含むことを特徴とするはんだバンプ形成方法。 - 前記複数のパッド上にそれぞれ1つの前記導電性ボールを載置することを特徴とする請求項1記載のはんだバンプ形成方法。
- 前記粘着性付与化合物は、ナフトトリアゾール系誘導体、ベンゾトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体、及びベンゾチアゾールチオ脂肪酸系誘導体のうち、少なくとも一種を含むことを特徴とする請求項1又は2記載のはんだバンプ形成方法。
- 前記金属膜は、Cu膜又はNi膜であることを特徴とする請求項1ないし3のうち、いずれか一項記載のはんだバンプ形成方法。
- 前記金属膜として前記Ni膜を用いる場合、前記金属膜形成工程と前記有機系粘着層形成工程との間に、前記金属膜上にAu層を形成するAu層形成工程と、
前記有機系粘着層形成工程の直前に前記Au層を除去するAu層除去工程と、を設けたことを特徴とする請求項4記載のはんだバンプ形成方法。 - 前記導電性ボール載置工程では、前記有機系粘着層が形成された前記複数のパッド上に前記複数の導電性ボールを振り掛け、前記複数のパッドを振動又は揺動させることにより、前記複数のパッド上にそれぞれ1つの前記導電性ボールを載置することを特徴とする請求項1ないし5のうち、いずれか一項記載のはんだバンプ形成方法。
- 前記金属膜形成工程の前に、前記複数のパッド上にめっき膜を形成するめっき膜形成工程を設けると共に、前記めっき膜上に前記金属膜を形成することを特徴とする請求項1ないし6のうち、いずれか一項記載のはんだバンプ形成方法。
- 前記めっき膜は、Ni膜、Pd膜、Au膜のうち少なくとも1つの膜からなることを特徴とする請求項7記載のはんだバンプ形成方法。
- 前記複数のパッドは、配線基板、チップサイズパッケージ、又は半導体チップのいずれかに設けられたものであることを特徴とする請求項1ないし8のうち、いずれか一項記載のはんだバンプ形成方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008125761A JP5297083B2 (ja) | 2007-07-17 | 2008-05-13 | はんだバンプ形成方法 |
KR1020080068999A KR20090008146A (ko) | 2007-07-17 | 2008-07-16 | 솔더 범프 형성 방법 |
US12/173,985 US7807560B2 (en) | 2007-07-17 | 2008-07-16 | Solder bump forming method |
TW097127081A TWI427720B (zh) | 2007-07-17 | 2008-07-17 | 焊料凸塊形成方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007186020 | 2007-07-17 | ||
JP2007186020 | 2007-07-17 | ||
JP2008125761A JP5297083B2 (ja) | 2007-07-17 | 2008-05-13 | はんだバンプ形成方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009044128A JP2009044128A (ja) | 2009-02-26 |
JP2009044128A5 true JP2009044128A5 (ja) | 2011-03-24 |
JP5297083B2 JP5297083B2 (ja) | 2013-09-25 |
Family
ID=40269039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008125761A Active JP5297083B2 (ja) | 2007-07-17 | 2008-05-13 | はんだバンプ形成方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5297083B2 (ja) |
KR (1) | KR20090008146A (ja) |
CN (1) | CN101350323A (ja) |
TW (1) | TWI427720B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101122140B1 (ko) | 2010-05-11 | 2012-03-16 | 엘지이노텍 주식회사 | 단일층 인쇄회로기판 및 그 제조방법 |
TW201233280A (en) * | 2011-01-25 | 2012-08-01 | Taiwan Uyemura Co Ltd | Chemical palladium-gold plating film method |
TW201233279A (en) * | 2011-01-25 | 2012-08-01 | Taiwan Uyemura Co Ltd | Copper or palladium-copper wire package process and structure thereof |
TWI464929B (zh) * | 2011-03-16 | 2014-12-11 | Lextar Electronics Corp | 提昇散熱效率之光源模組及其嵌入式封裝結構 |
TWI555452B (zh) * | 2014-08-12 | 2016-10-21 | 南亞電路板股份有限公司 | 電路板及其製造方法 |
CN108513433A (zh) * | 2018-04-24 | 2018-09-07 | 苏州维信电子有限公司 | 一种隔锡的柔性线路板pad及其制造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3838672B2 (ja) * | 1993-06-07 | 2006-10-25 | 昭和電工株式会社 | はんだ回路基板の形成方法 |
JPH11121495A (ja) * | 1997-10-16 | 1999-04-30 | Ricoh Co Ltd | 半導体装置製造方法 |
WO1999034654A1 (fr) * | 1997-12-29 | 1999-07-08 | Ibiden Co., Ltd. | Plaquette a circuits imprimes multicouche |
JP2001267731A (ja) * | 2000-01-13 | 2001-09-28 | Hitachi Ltd | バンプ付き電子部品の製造方法および電子部品の製造方法 |
US7894203B2 (en) * | 2003-02-26 | 2011-02-22 | Ibiden Co., Ltd. | Multilayer printed wiring board |
JP4409990B2 (ja) * | 2003-02-28 | 2010-02-03 | 昭和電工株式会社 | ハンダ回路基板の製造方法。 |
JP2005117035A (ja) * | 2003-09-19 | 2005-04-28 | Showa Denko Kk | フリップチップ型窒化ガリウム系半導体発光素子およびその製造方法 |
US20050082654A1 (en) * | 2003-09-26 | 2005-04-21 | Tessera, Inc. | Structure and self-locating method of making capped chips |
US7626829B2 (en) * | 2004-10-27 | 2009-12-01 | Ibiden Co., Ltd. | Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board |
-
2008
- 2008-05-13 JP JP2008125761A patent/JP5297083B2/ja active Active
- 2008-07-16 KR KR1020080068999A patent/KR20090008146A/ko not_active Application Discontinuation
- 2008-07-17 CN CNA2008101307670A patent/CN101350323A/zh active Pending
- 2008-07-17 TW TW097127081A patent/TWI427720B/zh active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9508666B2 (en) | Packaging structures and methods with a metal pillar | |
US11145588B2 (en) | Method for fabricating semiconductor package and semiconductor package using the same | |
JP2009044128A5 (ja) | ||
US7812460B2 (en) | Packaging substrate and method for fabricating the same | |
WO2005059993A3 (en) | Packaging substrates for integrated circuits and soldering methods | |
WO2015175554A3 (en) | Forming a conductive connection by melting a solder portion without melting another solder portion with the same melting point and a corresponding conductive connection | |
JP2005159356A5 (ja) | ||
JP2011023574A5 (ja) | ||
US20060043603A1 (en) | Low temperature PB-free processing for semiconductor devices | |
US20130249083A1 (en) | Packaging substrate | |
WO2008117736A1 (ja) | インターポーザ基板、それを利用したlsiチップ及び情報端末装置、インターポーザ基板製造方法、並びにlsiチップ製造方法 | |
JP2014517531A5 (ja) | ||
TW200620513A (en) | Method of connecting a semiconductor package to a printed wiring board | |
TWI446508B (zh) | 無核心式封裝基板及其製法 | |
SG136004A1 (en) | Semiconductor constructions having interconnect structures, methods of forming interconnect structures, and methods of forming semiconductor constructions | |
TW200802658A (en) | Manufacturing method of wiring substrate | |
JP2014505365A (ja) | フリップチップボールグリッドアレイの代替的な表面仕上げ | |
JP2008235555A5 (ja) | ||
JP5297083B2 (ja) | はんだバンプ形成方法 | |
TW200634950A (en) | Flip-chip semiconductor package and method for fabricating the same | |
Damberg et al. | Fine pitch copper PoP for mobile applications | |
TW200742015A (en) | Chip package and method for fabricating the same | |
WO2008073432A3 (en) | No flow underfill process, composition, and reflow carrier | |
US8796867B2 (en) | Semiconductor package and fabrication method thereof | |
WO2007103961A3 (en) | Gold-bumped interposer for vertically integrated semiconductor system |