JP2009039854A - ウェハ溶解プロセスを使用したmemsデバイスに関する厚い活性化層 - Google Patents
ウェハ溶解プロセスを使用したmemsデバイスに関する厚い活性化層 Download PDFInfo
- Publication number
- JP2009039854A JP2009039854A JP2008166770A JP2008166770A JP2009039854A JP 2009039854 A JP2009039854 A JP 2009039854A JP 2008166770 A JP2008166770 A JP 2008166770A JP 2008166770 A JP2008166770 A JP 2008166770A JP 2009039854 A JP2009039854 A JP 2009039854A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- type
- heavily doped
- high concentration
- type impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00349—Creating layers of material on a substrate
- B81C1/0038—Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
Abstract
【課題】厚い活性化層を有する薄いMEMSデバイスをウエハ溶解プロセスを使用して製造するための方法を提供する。
【解決手段】P型不純物で第1のシリコンウェハの第2の表面を高濃度にドーピングする工程12、およびN型不純物で第2のシリコンウェハの第1の表面を高濃度にドーピングする工程14、次いで、ふたつの高濃度にドープされた表面をボンディングする工程16、第1のウェハの第1の側に対向する第1のウェハの第2の側を所望の厚さまで薄くする工程、第2の側をエッチング/パターニングする工程20、エッチングされた表面をP型不純物で高濃度にドーピングする工程22、第1のウェハの第2の側にカバーをボンディングする工程24、第2のウェハを薄くする工程からなる。
【選択図】図1
【解決手段】P型不純物で第1のシリコンウェハの第2の表面を高濃度にドーピングする工程12、およびN型不純物で第2のシリコンウェハの第1の表面を高濃度にドーピングする工程14、次いで、ふたつの高濃度にドープされた表面をボンディングする工程16、第1のウェハの第1の側に対向する第1のウェハの第2の側を所望の厚さまで薄くする工程、第2の側をエッチング/パターニングする工程20、エッチングされた表面をP型不純物で高濃度にドーピングする工程22、第1のウェハの第2の側にカバーをボンディングする工程24、第2のウェハを薄くする工程からなる。
【選択図】図1
Description
加速度計およびジャイロスコープのような微小電気機械システム(メムス、MEMS)デバイスは、多くの異なる方法で製造される。
ひとつの共通した方法は、そのプロセスの簡易さおよび完成度から、ウェハ溶解プロセスがある。しかしながら、ウェハ溶解プロセスによって要求されるより高濃度のドーピングを得るために、30マイクロメータ厚よりも薄く制限された、高濃度にドープされたエピタキシー層が、スターティング材料として用いられる。
本発明は、ウェハボンディングおよびウェハ溶解プロセスを使用して薄くしてMEMS活性化層を製造するための方法と、それらの方法によって製造されたデバイスを提供する。
本発明に関する方法のある実施形態は、P型不純物で第1のシリコンウェハの第1の表面を高濃度にドーピングすることと、N型不純物で第2のシリコンウェハの第1の表面を高濃度にドーピングすることを含む。次いで、高濃度にドープされた第1の表面を互いにボンディングし、第1のP型ウェハの第1の側に対向する第1のウェハの第1の側が、所望の厚さまで薄くされる。その厚さは、約30マイクロメータよりも厚くてよい。次いで、第2の側がパターニングされ、エッチングされ、該エッチングされた表面が、次いで、P型不純物で高濃度にドーピングされる。次いで、第1のP型ウェハの第2の側にカバーをボンディングし、第2のN型ウェハが薄くされる。
図1は、本発明による方法10のある実施形態のフローチャートである。ブロック12では、拡散炉を使用して、第1のシリコンウェハの少なくとも1つの表面を、約5×1019cm-3よりも高いレベルまでp型不純物で高濃度にドーピングする。ブロック14では、拡散炉を使用して、第2のシリコンウェハの少なくとも1つの表面を、約5×1019cm-3よりも高いレベルまでn型不純物で高濃度にドーピングする。ブロック16では、第1のウェハの高濃度にドーピングされた表面を、シリコン溶融ボンディングを使用して第2のウェハの高濃度にドーピングされた表面にボンディングする。ブロック18では、p型ウェハを、ラッピングまたは化学的研磨を使用して、所望の厚さまで薄くする。ブロック20では、デバイスの意図された使用に応じて、種々のMEMSデバイス(図示せず)を形成するために、p型ウェハをパターニングし、深堀り反応性イオンエッチング(DRIE:Deep Reactive Ion Etching)を使用してエッチングする。ブロック22では、エッチングされた表面を、拡散炉を用いて、約5×1019cm-3よりも高いレベルまでp型不純物で高濃度にドーピングする。ブロック24では、パターニングされた表面を被覆および保護するように、p型ウェハにカバーをボンディングし、この場合、カバーは、パイレックス(登録商標)ガラスであり、カバーは陽極としてボンディングされる。最後に、ブロック26では、N型ウェハを薄くするのに、EDP(エチレンジアミン・ピロカテコール)を使用し、KOHエッチングもまた使用される。EDPエッチングからP型層を保護するために、ブロック26のステップの間、高濃度にドープされたP型層が保護される。
図2A乃至2Gは、図1で示した方法10の間に生成され、形成された種々の中間のステップおよび構造体を例示する。図2Aは、P型不純物で高濃度にドープされた領域29を備えた第1のシリコンウェハ(すなわちP型ウェハ)と、約5乃至10マイクロメータの深さまでN型不純物で高濃度にドープされた領域31を備えた第2のシリコンウェハ(すなわちN型ウェハ)とを示す。図2Bは、領域29、31を互いにボンディングさせた後のウェハ28,30を示す。図2Cは、約50乃至200マイクロメータの所望の厚さ、またはもし所望ならばより厚い厚さまでP型ウェハを薄くした後のウェハ28,30を示す。図2Dは、活性化層32を形成するために、DRIEでP型ウェハをエッチングし、パターニングした後のウェハ28,30を示す。すなわち、ウェハ28は、活性化層32を形成するようにエッチングされ、パターニングされる。図2Eは、活性化層32が、P型不純物で高濃度にドープされた後の活性化層32およびウェハ30を示す。図2Fは、活性化層32と、活性化層32にボンディングされたカバー34と、N型ウェハ30とを示す。最後に、図2Gは、N型ウェハ30を薄くした後の、カバー34および活性化層32を示す。
図3は、本発明の別の実施形態の方法40のフローチャートである。ブロック42では、活性化層、酸化物層、およびハンドル層を含むシリコン−オン−絶縁物(SOI)が、DRIEを使用してエッチングされ、パターニングされる。ブロック44では、エッチングされた表面を、P型不純物で高濃度にドーピングする。ブロック46では、陽極になるように、活性化層にカバーをボンディングする。ブロック48では、ハンドル層を薄くするのにEDPを用い、別の実施形態では、シリコン化学エッチングを用いてもよく、KOHまたはTMAHもまた用いられうる。最後に、ブロック50では、酸化物層を除去する。
図4A乃至4Eは、図3に示した方法の種々の中間ステップおよび構造体を図示する。図4Aは、活性化層54、酸化物層56、および、ハンドル層58を含むSOIウェハを示す。図4Bは、活性化層54をパターニングした後のウェハ52を示す。図4Cは、高濃度ドーピングをして、および、活性化層54にカバー60をボンディングした後のウェハ52を示す。図4Dは、ハンドル層58を薄くした後の、ウェハ52を示す。最後に、図4Eは、酸化物層56を除去した後のウェハ52を示す。
Claims (3)
- 第1のウェハの高濃度にドープされたP型表面を、第2のウェハの高濃度にドープされたN型表面にボンディングするステップ(16)と、
所望の厚さまで前記第1のウェハを薄くするステップ(18)と、
前記第1のウェハをパターニングするステップ(20)と、
前記パターニングされた第1のウェハをP型不純物で高濃度にドーピングするステップ(22)と、
前記第1のウェハにカバーをボンディングするステップ(24)と、
前記第2のウェハを薄くするステップ(26)と、
を有することを特徴とする方法。 - 前記第1のウェハの表面をP型不純物で高濃度にドーピングするステップ(12)と、
前記第2のウェハの表面をN型不純物で高濃度にドーピングするステップ(14)と、
を更に有することを特徴とする請求項1に記載の方法。 - 対向する第1および第2の側を備えた第1のウェハ(28)であって、前記第1の側がP型不純物で高濃度にドープされ、前記第2の側がパターニングされ、P型不純物で高濃度にドープされた、第1のウェハ(28)と、
第1の側を備えた第2のウェハ(30)であって、前記第2のウェハの第1の側が、N型不純物で高濃度にドープされ、前記第1のウェハの第1の側にボンディングされた、第2のウェハ(30)と、
を有することを特徴とするデバイス。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/769,543 US20090001499A1 (en) | 2007-06-27 | 2007-06-27 | Thick active layer for mems device using wafer dissolve process |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009039854A true JP2009039854A (ja) | 2009-02-26 |
Family
ID=39827905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008166770A Withdrawn JP2009039854A (ja) | 2007-06-27 | 2008-06-26 | ウェハ溶解プロセスを使用したmemsデバイスに関する厚い活性化層 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090001499A1 (ja) |
EP (1) | EP2008967A2 (ja) |
JP (1) | JP2009039854A (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1632105B1 (en) * | 2003-05-26 | 2010-04-28 | Sensfab Pte Ltd | Fabrication of silicon microphones |
-
2007
- 2007-06-27 US US11/769,543 patent/US20090001499A1/en not_active Abandoned
-
2008
- 2008-06-24 EP EP08158888A patent/EP2008967A2/en not_active Withdrawn
- 2008-06-26 JP JP2008166770A patent/JP2009039854A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20090001499A1 (en) | 2009-01-01 |
EP2008967A2 (en) | 2008-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6610582B1 (en) | Field-assisted fusion bonding | |
US8735199B2 (en) | Methods for fabricating MEMS structures by etching sacrificial features embedded in glass | |
JP6108793B2 (ja) | 少なくとも1つの複数の厚さを有する活性部を備える構造を形成するための方法 | |
JP5874609B2 (ja) | 半導体装置およびその製造方法 | |
TWI634069B (zh) | 混合整合構件及其製造方法 | |
WO2018187486A1 (en) | Method for manufacturing a micro electro-mechanical system | |
JP2006270039A (ja) | 貼り合わせウエーハの製造方法及び貼り合わせウエーハ | |
JP2008030189A (ja) | Memsデバイスに関するシリコン−オン−金属 | |
JP5776232B2 (ja) | 電子デバイスの製造方法 | |
JP2000155030A (ja) | 角速度センサの製造方法 | |
US9034679B2 (en) | Method for fabricating multiple types of MEMS devices | |
JPH10190007A (ja) | 半導体慣性センサの製造方法 | |
TW201447992A (zh) | 用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止 | |
US7300814B2 (en) | Method for fabricating micro-mechanical devices | |
JP2009039854A (ja) | ウェハ溶解プロセスを使用したmemsデバイスに関する厚い活性化層 | |
JP3290047B2 (ja) | 加速度センサ及びその製造方法 | |
JPH10178183A (ja) | 半導体慣性センサ及びその製造方法 | |
JPH11186566A (ja) | 微小装置の製造方法 | |
TWI336900B (en) | Method for forming micromachined structures | |
US9721832B2 (en) | Methods of fabricating silicon-on-insulator (SOI) semiconductor devices using blanket fusion bonding | |
JP2004028912A (ja) | 静電容量型加速度センサおよびその製造方法 | |
JP3725078B2 (ja) | 半導体力学量センサの製造方法 | |
JPH09153626A (ja) | 3軸半導体加速度センサの製造方法 | |
JP4063272B2 (ja) | 半導体力学量センサ | |
JPH10256571A (ja) | 半導体慣性センサの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110906 |