JP2009032807A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009032807A
JP2009032807A JP2007193594A JP2007193594A JP2009032807A JP 2009032807 A JP2009032807 A JP 2009032807A JP 2007193594 A JP2007193594 A JP 2007193594A JP 2007193594 A JP2007193594 A JP 2007193594A JP 2009032807 A JP2009032807 A JP 2009032807A
Authority
JP
Japan
Prior art keywords
copper
metal
layer
water
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007193594A
Other languages
English (en)
Inventor
Makoto Ueki
誠 植木
Yoshihiro Hayashi
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007193594A priority Critical patent/JP2009032807A/ja
Publication of JP2009032807A publication Critical patent/JP2009032807A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】低コストでメタルキャップ膜が形成された半導体装置及びその製造方法を提供する。
【解決手段】絶縁膜1bに配線溝及び配線孔を形成し、バリアメタル2bを成膜した後、銅層3bを配線溝及び配線孔に埋め込むように形成する。次に、CMP法により表面を平坦化して銅配線層を形成する。この際、CMP用のスラリーに異種金属を有する水溶性金属化合物を添加してCMPを行う。次に、不活性ガス又は還元性ガス雰囲気中で熱処理を行うことにより、銅配線層の表面に、異種金属が添加された銅層9bを形成する。その後、異種金属が添加された銅層9bを覆うようにバリア絶縁膜5bを形成する。
【選択図】図1

Description

本発明は、半導体装置及びその製造方法に関し、特に、信頼性の高い銅含有金属配線を有する半導体装置及びその製造方法に関する。
従来、半導体装置の配線材料にはアルミニウム(Al)又はAl合金が広く用いられ、層間絶縁膜材料としてはシリカ(SiO)が広く用いられてきた。しかし、半導体装置の微細化及び高速化の進行に伴い、配線における信号伝達遅延を改善する上で、配線材料としてはより低抵抗な銅(Cu)が、絶縁膜としてはより誘電率の低い低誘電率膜が用いられるようになってきた。銅配線を形成する場合には、ドライエッチングによる加工が困難であるため、一般にダマシン法が用いられている。このダマシン法においては、半導体基板上に形成された絶縁膜上に溝を形成し、その溝に銅層を埋設し、配線溝以外の余剰な銅層を研磨することで銅配線を形成する。また、Cuを配線材として用いるには、Cuの絶縁膜中への拡散及びCuの腐食を防止するために、銅層の周囲にバリア層を設ける必要がある。なお、本明細書において、銅配線層とは、Cu又はCuを含有する合金により形成された層を有する配線層を指し、銅層とは、Cu又はCuを含有する合金により形成された層を指す。銅配線層は、例えばバリアメタル等、銅層又は銅配線層の上面又は側面等に形成されたCu以外の金属による層を含んでいてもよい。
以下に、現在一般に用いられている銅配線の製造法を、図7を参照して説明する。図7(a)は、この上に上層配線が形成される下層配線を示している。なお、この部分も下記に示される上層配線と同様のプロセスを用いて形成できる。
先ず、図7(b)に示すように、下層配線の上に、絶縁膜1bを成膜する。その後、図7(c)に示すように、リソグラフィーと異方性エッチングによって、絶縁膜中に配線溝及び配線孔を形成する。その後、図7(d)に示すように、導体膜であるバリア膜2bを形成し、その後配線溝及び配線孔を含む表面に銅層3bを埋め込むように形成する。次に、図7(e)に示すように、化学機械研磨(Chemical Mechanical Polishing:CMP)によって配線溝及び配線孔以外の余剰な銅層及び導体バリア膜を除去する。そして、図7(f)に示すように、絶縁物であるバリア膜4bを成膜することで、下面及び側面を導体であるバリアメタル層で、上面を絶縁膜であるバリア層で覆われた銅配線構造が形成される。
銅配線層の表面を覆うバリア絶縁膜としては、従来、窒化シリコン(SiN)、炭窒化シリコン(SiCN)等が用いられているが、一般にこれらの膜の比誘電率は5.0以上と高く、このことが配線の実効誘電率の低減、ひいては配線における信号伝達遅延の改善を困難としている。このため、配線の実効誘電率低減を目的として、より比誘電率の低い膜をバリア絶縁膜として適用する検討がなされている。しかし、その場合、Cuの拡散防止効果が不十分であるか、又は銅層との密着性が不十分であるため、エレクトロマイグレーション(EM)耐性が劣化し、断線が生じやすくなるという信頼性上の問題点がある。ここで、バリア絶縁膜/銅層界面は、EMによるCu原子の主要拡散パスとなっており、EM信頼性上最も弱い界面となっている。
そこで、EM信頼性を向上させるために、銅配線層の表面のキャップ膜として、絶縁膜に代えて金属膜を形成するメタルキャップ技術が提案されている。メタルキャップ膜の形成法は、PVD(Physical Vapor Deposition:物理気相成長)法又はCVD(Chemical Vapor Deposition:化学気相成長)法を用いる方法(例えば、特許文献1参照)、及び無電解めっきによる方法(例えば、特許文献2参照)が知られている。
特開2001−319928号公報 特表2003−505882号公報
しかしながら、PVD法を用いてメタルキャップ膜を形成する場合には、銅配線層上にのみ選択的に金属膜を形成することはできないため、全面に金属膜を成膜した後に、何らかの手法により絶縁膜上の金属膜を取り除くための工程が必要である。また、PVD法及び特許文献1に開示されているCVD法では、金属膜を減圧下で成膜するために、真空排気できるチャンバーが必要となる。このため、製造工程及び設備の面で製造コストが高くなるといった問題点がある。また、CVD法を用いて選択的に銅配線層上にのみタングステン(W)を形成する方法では、一般に基板温度を上げる必要があるため、400℃以下での成膜は困難であるという問題点もある。
また、特許文献2に開示されているような無電解めっきによるCoWP及びCoWBの成膜でも、無電解めっき処理を行うためのめっき浴が必要となる。このため、PVD法及びCVD法と同様に製造コストが高くなるという課題がある。また、無電解めっきによる方法では、一般にパラジウム等による触媒化処理が必要とされるため、パラジウムが銅層中に拡散することによる配線抵抗の上昇、及び絶縁膜中に混入することによる絶縁信頼性への影響についての懸念もある。
本発明はかかる問題点に鑑みてなされたものであって、低コストでメタルキャップ膜が形成された半導体装置及びその製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、基板上に形成された絶縁膜に埋め込まれた銅含有金属配線層の表面を水溶性金属化合物を含む研磨液を使用して化学機械研磨することにより、前記銅含有金属配線層の表面に前記水溶性金属化合物を付着させる工程と、不活性ガス又は還元性ガス雰囲気中で熱処理を行うことにより、前記銅含有金属配線層の表面に前記水溶性金属化合物を構成する金属元素を含むメタルキャップ層を形成する工程と、を有することを特徴とする。
本発明に係る他の半導体装置の製造方法は、基板上に形成された絶縁膜に埋め込まれた銅含有金属配線層の表面を、水溶性金属化合物を含む水溶液で処理することにより、前記銅含有金属配線層の表面に前記水溶性金属化合物を付着させる工程と、不活性ガス又は還元性ガス雰囲気中で熱処理を行うことにより、前記銅含有金属配線層の表面に前記水溶性金属化合物を構成する金属元素を含むメタルキャップ層を形成する工程と、を有することを特徴とする。
本発明に係る更に他の半導体装置の製造方法は、基板上に形成された絶縁膜に埋め込まれた銅含有金属配線層の表面を第1の水溶性金属化合物を含む研磨液を使用して化学機械研磨することにより、前記銅含有金属配線層の表面に前記第1の水溶性金属化合物を付着させる工程と、その後、前記銅含有金属配線層の表面を第2の水溶性金属化合物を含む水溶液で処理することにより、前記第1の水溶性金属化合物を付着させた銅含有金属配線層の表面に前記第2の水溶性金属化合物を付着させる工程と、不活性ガス又は還元性ガス雰囲気中で熱処理を行うことにより、前記銅含有金属配線層の表面に前記第1の水溶性金属化合物を構成する第1の金属元素及び前記第2の水溶性金属化合物を構成する第2の金属元素を含むメタルキャップ層を形成する工程と、を有することを特徴とする。
これらの場合に、前記水溶性金属化合物を構成する前記金属元素は、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、錫(Sn)、ニッケル(Ni)、アルミ(Al)及びコバルト(Co)からなる群から選択された少なくとも1種の金属元素とすることができる。この場合に、前記水溶性金属化合物は、ペルオキソ酸チタン、ペルオキソグリコール酸チタン、りんご酸チタン、トリエタノールアミンチタン、酢酸ジルコニル、炭酸ジルコニウムアンモニウム及びジルコニウムアミノカルボン酸からなる群から選択された少なくとも1種の金属化合物とすることができる。
また、前記銅含有金属配線層の表面を前記水溶液で処理する前に、カルボン酸系洗浄液にて前記水溶液処理が行われる表面を洗浄する工程を有することとしてもよい。
更に、前記絶縁膜は、炭素(C)濃度が10原子%以上の疎水性有機シリカ(SiOCH)とすることができる。
更にまた、前記銅含有金属配線層を形成する工程は、前記絶縁膜に開口部を形成する工程と、この開口部を含む前記絶縁膜の表面に銅の拡散を防止するバリアメタル膜を成膜する工程と、前記バリアメタルの上に銅含有金属層を前記開口部内に埋め込むように成膜する工程と、化学機械研磨法によって前記絶縁膜の表面が露出するように研磨して前記開口部以外の余剰な前記銅含有金属層及び前記バリアメタル膜を除去することにより表面を平坦化する工程と、を有することとしてもよい。
本発明に係る半導体装置は、請求項1乃至8のいずれか1項に記載の製造方法により製造されたことを特徴とする。
本発明によれば、銅含有金属配線層の表面における防食及びEM耐性向上等の効果を有するメタルキャップ膜を、新規設備を導入することなく低コストで形成することができる。
本発明においては、銅配線層の防食及びEM耐性向上等の効果を有する異種金属を含有する水溶性金属化合物を添加したスラリーを使用してCMPを実施する。そして、不活性ガス又は還元性ガス雰囲気中で熱処理を行うことにより、銅配線層の表面に異種金属が添加された銅層、即ちメタルキャップ膜を形成する。このような方法とすることで、新規設備を導入する必要が無く、半導体製造プロセスにおいて使用されるCMPの設備を有効利用してメタルキャップ膜を銅配線層の上に形成することができる。その結果、従来のメタルキャッププロセスと比較して、製造コストを削減することができる。
また、水溶性金属化合物を含む水溶液で銅配線層の表面を処理し、その後不活性ガス又は還元性ガス雰囲気中で熱処理を行うことにより、メタルキャップ層を形成することとしてもよい。このような水溶液処理も、その前のCMP及び洗浄と同一の設備を利用して実施することができる。また、本発明によれば水溶性金属化合物を構成する異種金属の膜を形成し易くなるため、バリア絶縁膜を省略することができる。
更に、水溶性金属化合物を添加したスラリーを使用してCMPを実施する方法と、水溶性金属化合物を含む水溶液で銅配線層の表面を処理する方法とを併用することとしてもよい。これにより、メタルキャップ層の被覆性を向上させることができ好ましい。
次に、本願発明を詳細に説明する前に、本願における用語の意味を説明する。
絶縁膜とは、例えば配線材を絶縁分離する膜(層間絶縁膜)であり、低誘電率絶縁膜とは、半導体素子を接続する多層配線間の容量を低減するため、シリコン酸化膜(比誘電率4.5)よりも比誘電率の低い材料を指す。特に、多孔質絶縁膜としては、例えば、シリコン酸化膜を多孔化して比誘電率を小さくした材料、HSQ(Hydrogen Silsesquioxane:ハイドロゲンシルセスキオキサン)膜、及び、SiOCH系又はSiOC系等の材料を多孔化して比誘電率を小さくしたもの等がある。これらの膜の更に一層の低誘電率化が望まれている。
ダマシン配線とは、予め形成された層間絶縁膜の溝に、金属層を埋め込み、溝内以外の余剰な金属層を、例えばCMP等により除去することで形成される埋め込み配線を指す。例えば銅層によりダマシン配線を形成する場合には、銅層の側面及び底面をバリアメタルで覆い、銅層の上面を絶縁性バリア膜で覆う配線構造が一般に用いられる。
CMP法とは、多層配線形成プロセス中に生じたウェハ表面の凹凸を、スラリーをウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。ダマシン法による配線形成においては、特に、配線溝又はビアホール(配線孔)に対し金属を埋設した後に、余剰の金属部分を除去し、平坦な配線表面を得るために用いられる。
バリアメタルとは、配線を構成する金属元素が層間絶縁膜及び下層へ拡散することを防止するために、配線の側面及び底面を被覆する、バリア性を有する導電性膜を示す。例えば、配線がCuを主成分とする金属元素からなる場合には、タンタル(Ta)、窒化タンタル(TaN)、窒化チタン(TiN)、炭窒化タングステン(WCN)のような高融点金属及びその窒化物等、又はそれらの積層膜が使用される。
バリア絶縁膜とは、銅配線層の上面に形成され、Cuの酸化及び絶縁膜中へのCuの拡散を防ぐ機能、並びに加工時にエッチングストップ層としての役割を有する絶縁膜である。従来、SiN膜、SiCN膜及びSiC膜等が用いられている。
メタルキャップ膜とは、銅層の上面に形成され、Cuの酸化及び絶縁膜中へのCuの拡散を防ぐ機能を有する金属膜である。例えば、CoWP及びCoWB等が検討されている。バリア絶縁膜が不要となることによる配線信号伝達遅延の改善、並びにエレクトロマイグレーション(EM)耐性及びストレスマイグレーション(SM)等の配線信頼性の向上が期待されている。
半導体基板とは、半導体装置が構成された基板であり、特に単結晶シリコン基板上に作られたものだけでなく、SOI(Silicon on Insulator)基板、TFT(Thin film transistor)及び液晶製造用基板等の基板も含む。
ハードマスクとは、層間絶縁膜の低誘電率化による強度低下により、直接CMPを行うのが困難な場合に、層間絶縁膜上に積層し、保護する役割の絶縁膜を指す。
プラズマCVD法とは、例えば、気体状の原料を減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応又は基板表面反応等によって基板上に連続膜を形成する手法である。
PVD法としては、通常のスパッタリング法でもよいが、埋め込み特性の向上、膜質の向上及び膜厚のウェハ面内均一性を図る上では、指向性の高いスパッタリング法を使用することもできる。例えば、ロングスロースパッタリング法、コリメートスパッタリング法及びイオナイズドスパッタリング法等である。合金をスパッタする場合には、予め金属ターゲット内に主成分以外の金属元素を固溶限以下で含有させることで、成膜された金属膜を合金膜とすることができる。本発明中では、主にダマシン法により銅配線層を形成する際のCuシード層及びバリアメタル層を形成する際に使用することができる。
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第1の実施形態について説明する。図1(a)乃至(f)は、本第1実施形態に係る半導体装置の製造方法をその工程順に示す断面図である。
図1(a)に示すように、下層配線が形成されている。この下層配線は、絶縁膜1a、バリアメタル2a、銅層3a、異種金属が添加された銅層9a及びバリア絶縁膜5aにより構成されている。なお、この部分も下記に示される上層配線と同様のプロセスを用いて形成できるが、本明細書においては、便宜上上層配線の製造方法について説明する。
先ず、図1(b)に示すように、下層配線の上に、絶縁膜1bを全面に形成する。絶縁膜1bとしては、例えば有機シリカ(SiOCH)を使用することができる。次に、図1(c)に示すように、絶縁膜1bに配線溝及び配線孔(以下、開口部ともいう)を形成する。この工程は、例えば、リソグラフィー及び異方性エッチングによって行うことができる。配線孔を形成する場合には、銅配線層が露出する程度にエッチング等が行われる。
次に、図1(d)に示すように、開口部を含む表面にバリアメタル2bを形成する。バリアメタル2bとしては、例えばTa、TaN、TiN及びWCN等を使用することができる。その後、銅層3bを配線溝及び配線孔に埋め込むように形成する。その後、Cu粒成長のための熱処理を施す。この熱処理の温度は、例えば200℃乃至400℃とし、時間は、例えば30秒乃至1時間に設定する。
次に、図1(e)に示すように、CMPにより表面を研磨する。ここでは、CMP等の研磨技術を用い、配線溝及び配線孔以外の余剰な銅層3b及びバリアメタル2bを除去する。通常、CMP工程は銅層の研磨とバリア研磨とでスラリーを分けて処置を行う。本実施形態においては、バリア研磨時に、水溶性金属化合物を添加したスラリーを用いて本実施形態の銅配線層が形成されたウェハを処理することで、CMP後の銅層の最表面には上記の水溶性金属化合物が付着する。なお、この水溶性金属化合物を構成する金属を、以下の説明において異種金属ともいう。
ここで、水溶性金属化合物は、例えば、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、錫(Sn)、ニッケル(Ni)、アルミ(Al)及びコバルト(Co)からなる群から選択された少なくとも1種の金属元素を含む化合物とすることができる。
また、上記水溶性金属化合物としては、例えば、ペルオキソ酸チタン、ペルオキソグリコール酸チタン、りんご酸チタン若しくはトリエタノールアミンチタン等の水溶性チタン化合物、酢酸ジルコニル、炭酸ジルコニウムアンモニウム若しくはジルコニウムアミノカルボン酸等の水溶性ジルコニウム化合物、水溶性ハフニウム化合物、水溶性錫化合物、水溶性ニッケル化合物、水溶性アルミ化合物又は水溶性コバルト化合物を使用することができる。
次に、銅層3bの表面に異種金属が添加された層を形成するための熱処理を施す。水溶性金属化合物を添加したスラリーを用いてウェハ表面を処理した場合、銅層3bの表面には有機物が残存する。熱処理として、例えば、不活性ガス又は還元性ガス雰囲気中において200℃乃至400℃の温度で30秒乃至1時間処理することで、銅層3bの表面の有機物が気化し、金属間の結合が進行することにより、異種金属が添加された銅層9bが銅層3bの表面に形成される。この際、金属粒子は表面エネルギーが大きいため、バルク金属の融点よりも低温で金属間の結合が可能となる。
ここで、本明細書において、異種金属が添加された銅層とは、例えばTi等の異種金属が銅層に取り込まれて銅層の表面に合金層として形成されたものを指す。本実施形態においては、後述の第2の実施形態の場合と比較して銅層の表面への異種金属の付着量が少ないことが想定されるため、異種金属を含む層を上記のように称することとする。なお、例えば水溶性金属化合物の付着量が多い等の条件によっては、銅層の表面に異種金属の膜が形成されていてもよく、異種金属が添加された銅層と異種金属膜との積層構造となっていてもよい。
次に、図1(f)に示すように、プラズマCVD法によりバリア絶縁膜5bを形成する。バリア絶縁膜5bとしては、例えばSiCNなどを使用することができる。以上により、本実施形態の製造方法による半導体装置が得られる。
次に、本実施形態の動作について説明する。上述したように、銅配線層の表面には異種金属が添加された銅層9bが形成されている。ここで、異種金属を例えばEM耐性などのCuのマイグレーション耐性向上効果やCuの酸化耐性向上等の効果を有する金属元素とすることで、形成された層が所謂メタルキャップ層として銅配線層の防食効果及びEM耐性向上効果を得ることができる。また、メタルキャップ層を形成することで、バリア絶縁膜を低誘電率化もしくは除去することが可能となるため、配線の実効誘電率を低減させることができる。
本実施形態においては、銅配線層の防食及びEM耐性向上等の効果を有する異種金属を含有する水溶性金属化合物を添加したスラリーを使用してCMPを実施する。そして、不活性ガス又は還元性ガス雰囲気中で熱処理を行うことにより、上記異種金属が添加された銅層9bを形成する。このような方法でメタルキャップ層を形成することにより、メタルキャップ層の形成について新規設備の導入が不要なため、従来のメタルキャッププロセスと比較して、製造コストを削減できる。また、CVD法を使用する場合のように例えば400℃以上の高温下でメタルキャップ形成を行う必要が無く、無電解めっき法を使用する場合のようにパラジウムの拡散等により配線抵抗の上昇及び絶縁信頼性の低下等を起こすこともない。なお、CMP後の熱処理については、本実施形態のような熱処理の他に、例えばCVD工程と併せて行うこととしてもよい。
また、本実施形態においては、配線溝及び配線孔が形成される絶縁膜1bとして有機シリカ(SiOCH)膜を使用する。有機シリカ膜は、SiO膜よりも誘電率が低いため、配線遅延を改善するために使用されるが、一般に、有機シリカ膜は疎水性表面を有している。有機シリカ膜は、炭素(C)濃度が高くなるとその疎水性が大きくなる傾向にある。ここで、有機シリカ膜中のC濃度を10原子%以上とすると、疎水性が増すことで、金属化合物を含むスラリーが、有機シリカ膜の表面には付着し難く、銅配線層の表面にのみ付着するため好ましい。このように、本実施形態によれば、銅配線層の表面に選択的に異種金属を添加することができる。なお、このような選択性を、例えば、水溶液中に溶解している金属化合物の構造を調整したり、銅配線層及び絶縁膜の表面の性状を界面活性剤等で調整したりすることによって更に高めることとしてもよい。
なお、図1(b)乃至(f)の工程を繰り返すことで、より多層の配線層を形成することができる。また、図1(a)に示す下層配線も、その構成から本実施形態の製造方法によって形成することができるため、1層の配線層とすることも勿論可能である。
また、本実施形態においては、配線溝と配線孔を同時に形成するデュアルダマシン法を用いて説明したが、シングルダマシン法を用いたときの配線層形成にも同様に本発明を適用することができる。
次に、本発明の第2の実施形態について、図2及び図3を参照して説明する。図2(a)乃至(i)は、本第2実施形態に係る半導体装置の製造方法をその工程順に示す断面図であり、図3は、その製造工程のうち特にCMP工程以降を示すフローチャート図である。本実施形態の製造方法は、CMP後に金属化合物が溶解した水溶液を平坦化された表面に塗布することにより、銅配線層の表面に異種金属を含む層を形成する例である。以下、CMP研磨表面を金属化合物が溶解した水溶液にて処理する場合の製造方法について説明する。なお、以下本実施形態の説明において、図3に示すフローチャート中の対応するステップをS10乃至S22で示す。
図2(a)に示すように、絶縁膜1a、バリアメタル2a、銅層3a、メタルキャップ膜7a及びバリア絶縁膜5aを有する下層配線が形成されている。なお、この部分も下記に示される上層配線と同様のプロセスを用いて形成できるが、本明細書においては、便宜上上層配線の製造方法について説明する。
先ず、図2(b)に示すように、下層配線のバリア絶縁膜5a上に、絶縁膜1bを全面に形成する。次に、図2(c)に示すように、絶縁膜1bに配線溝及び配線孔のような開口部を形成する。次に、図2(d)に示すように、開口部を含む表面にバリアメタル2bを形成し、銅層3bを配線溝及び配線孔に埋め込むように形成する。その後、図2(e)に示すように、Cu粒成長のための熱処理を施した後、表面をCMPにより研磨する(ステップS10)。なお、上記の工程は、図1(b)乃至(e)に示す第1の実施形態と同様であるが、本実施形態では、通常のCMPにより研磨を行うため、CMP工程後の銅層3bの表面には異種金属は付着していない。
次に、CMP後の洗浄を行う(ステップS12)。ここでは、洗浄液としてカルボン酸系洗浄液を使用し、銅配線層の表面に形成された酸化層(CuO、CuO)及びCMP中に付着したスラリーに混入している防食剤の成分を除去する。
次に、図2(f)に示すように、CMPにより研磨された表面に金属化合物11bが溶解した水溶液12bを滴下し、銅層3bの研磨表面を水溶液12bで処理する(ステップS14)。金属化合物11bとしては、第1の実施形態と同様の化合物を使用することができる。本実施形態においては、CMPによって露出する絶縁膜1bとして、表面が疎水性を示す有機シリカ(SiOCH)膜を使用している。上述したように、疎水性表面には、水溶液中の金属化合物が付着し難いため、図2(g)に示すように、銅配線層の表面にのみ選択的に金属化合物が付着する。
次に、乾燥工程を実施する(ステップS16)。ここで、水溶液処理(ステップS14)及び乾燥(ステップS16)を複数回行うことにより、金属化合物の付着量を多くして被覆性を更に向上させることができる。なお、ステップS10乃至S16の工程は、後述のようにCMP/洗浄装置で行うことが可能である。
次に、図2(h)に示すように、銅配線層の表面に異種金属の膜を形成するための熱処理(アニール)を施す(ステップS18)。有機金属水溶液にてウェハ表面を処理することにより、乾燥後の銅配線層の表面には有機物が残存している。熱処理として、例えば、不活性ガス又は還元性ガス雰囲気中において200℃乃至400℃の温度で30秒乃至1時間処理することで、銅配線層の表面の有機物が気化し、金属間の結合が進行することにより、金属膜7bが銅配線層の表面に形成される。この際、金属粒子は表面エネルギーが大きいため、バルク金属の融点よりも低温で金属間の結合が可能となる。
本実施形態においては、水溶性金属化合物の付着量が第1の実施形態よりも多くなる傾向にあるため、異種金属の金属膜が形成され易い。なお、第1の実施形態と同様に銅層との合金層が形成されていてもよく、また、合金層と異種金属膜との積層構造となっていてもよい。
次に、図2(i)に示すように、プラズマCVD法によりバリア絶縁膜5bを形成する(ステップS20)。この工程は、図1(f)に示す第1の実施形態と同様である。以上により、本実施形態の製造方法による半導体装置が得られる。なお、図示しないが、この上に例えば層間絶縁膜等を形成することとしてもよい(ステップS22)。
以上説明したように、異種金属の銅配線層の表面への添加を、CMP後に行うことも可能である。本実施形態においては、CMPにより平坦化した銅配線層及び絶縁膜からなる表面を、水溶性金属化合物が溶解した水溶液にて処理することにより、金属化合物を銅配線層上にのみ選択的に付着させる。そして、不活性ガス又は還元性ガス雰囲気中で熱処理を行うことにより、銅配線層の表面に異種金属のメタルキャップ膜を形成する。このメタルキャップ膜により、銅配線層の防食効果及びEM耐性向上効果を得ることができる。また、銅配線層の表面に異種金属のメタルキャップ膜を形成することで、バリア絶縁膜5bを更に低誘電率化することとしてもよく、バリア絶縁膜を形成しないこととしてもよい。これにより、配線の実効誘電率を低減させることができる。なお、バリア絶縁膜を形成しない場合についても本手法を同様に適用することができる。
また、本実施形態においては、上述のように水溶液処理をCMP工程後に実施する。通常、CMP装置は、CMP後の洗浄用の洗浄機と一体化している。金属化合物が溶解した水溶液の処理法としては、水溶液の供給ユニットと供給ライン及び供給用のノズルがあればよいため、CMP後に洗浄機にて処理することが可能である。このように、本実施形態においても新規に設備を導入する必要がないため、製造コストを削減できる。更に、本実施形態では、CMP後の洗浄として、カルボン酸系洗浄液を使用する。これにより、銅配線層の表面に形成された酸化層(CuO、CuO)及びCMP中に付着したスラリーに混入している防食剤等の成分が除去されるため、表面への金属化合物の被覆性を向上させることができる。
なお、第1の実施形態の製造方法と同様に、図2(b)乃至(i)の工程を繰り返すことでより多層の配線層を形成することもでき、図2(a)のような1層の配線層とすることもできる。また、本実施形態では、配線溝と配線孔を同時に形成するデュアルダマシン法を用いて説明したが、シングルダマシン法を用いたときの配線層形成にも同様に適用することができる。
次に、本発明の第3の実施形態について、図4を参照して説明する。図4(a)乃至(i)は、本第3実施形態に係る半導体装置の製造方法をその工程順に示す断面図である。本実施形態では、CMP用スラリー中に水溶性金属化合物を添加することにより銅配線層の表面に異種金属を添加させる工程、及び、CMP後に金属化合物が溶解した水溶液でCMP研磨表面を処理する工程を併用した場合の製造方法について説明する。
図4(a)に示すように、絶縁膜1a、バリアメタル2a、銅層3a、異種金属が添加された銅層9a、メタルキャップ膜7a及びバリア絶縁膜5aを有する下層配線が形成されている。なお、この部分も下記に示される上層配線と同様のプロセスを用いて形成できるが、本明細書においては、便宜上上層配線の製造方法について説明する。
先ず、図4(b)に示すように、下層配線のバリア絶縁膜5a上に、絶縁膜1bを全面に形成する。次に、図4(c)に示すように、絶縁膜1bに配線溝及び配線孔のような開口部を形成する。次に、図4(d)に示すように、開口部を含む表面にバリアメタル2bを形成し、銅層3bを配線溝及び配線孔に埋め込むように形成する。次に、図4(e)に示すように、Cu粒成長のための熱処理を施した後、CMP等の研磨技術を用い、配線溝及び配線孔以外の余剰な銅層3b及びバリアメタル2bを除去する。ここで、バリア研磨時に、水溶性金属化合物を添加したスラリーを使用してウェハを処理することで、CMP後の銅配線層の最表面には上記の水溶性金属化合物が付着した銅層13bが形成される。金属化合物としては、第1の実施形態と同様の化合物を使用することができる。
次に、図4(f)に示すように、CMPにより研磨された表面に金属化合物11bが溶解した水溶液12bを滴下し、銅配線層の研磨表面を水溶液12bで処理する。金属化合物11bとしては、第1の実施形態と同様の化合物を使用することができる。CMPによって露出する絶縁膜として、表面が疎水性を示す有機シリカ(SiOCH)膜等を用いた場合には、疎水性表面には、水溶液中の金属化合物が付着し難いため、図4(g)に示すように、銅配線層の表面にのみ選択的に金属化合物が付着する(図4g)。
次に、図4(h)に示すように、銅配線層の表面に金属膜を形成するための熱処理を施す。有機金属水溶液にてウェハ表面を処理した場合には、乾燥後の銅配線層の表面には有機物が残存する。熱処理として、例えば、200℃乃至400℃の温度で30秒乃至1時間処理することで、銅配線層の表面の有機物が気化し、金属間の結合が進行することにより、金属膜7b及び異種金属が添加された銅層9bが形成される。この際、金属粒子は表面エネルギーが大きいため、バルク金属の融点よりも低温で金属間の結合が可能となる。
次に、図4(i)に示すように、プラズマCVD法によりバリア絶縁膜5bを形成する。この工程は、図1(f)に示す第1の実施形態と同様である。以上により、本実施形態の製造方法による半導体装置が得られる。
本実施形態は、銅配線層の表面に対し、上述の第1及び第2の実施形態において説明したメタルキャップ膜の形成工程を併用するものである。即ち、CMP用スラリー中に水溶性金属化合物を添加することにより、CMP後の銅配線層の表面に異種金属を添加させる工程と、CMP後に金属化合物が溶解した水溶液でCMP研磨表面を処理する工程とを併用する。これにより、銅配線層の表面への異種金属の付着性が更に向上するため、より良好なメタルキャップ膜を銅配線層の表面に形成することができ好ましい。
なお、第1及び第2の実施形態の製造方法と同様に、図4(b)乃至(i)の工程を繰り返すことでより多層の配線層を形成することもでき、図4(a)のような1層の配線層とすることもできる。また、本実施形態では、配線溝と配線孔を同時に形成するデュアルダマシン法を用いて説明したが、シングルダマシン法を用いたときの配線層形成にも同様に適用することができる。更に、本実施形態では、第2の実施形態と同様に銅配線層の表面に異種金属のメタルキャップ膜を形成するため、バリア絶縁膜5bはなくてもよい。バリア絶縁膜を形成しない場合についても本手法を同様に適用することができる。
また、本実施形態においては、スラリー中に添加する水溶性金属化合物とCMP後の水溶液に含まれる水溶性金属化合物とは、同じ種類の化合物であってもよく、異なる種類の化合物であってもよい。
以下、本発明の第3の実施形態に係る半導体装置の製造方法の変形例について、図5及び図6を参照して具体的に説明する。図5(a)乃至(i)及び図6(a)乃至(g)は、本変形例における半導体装置の製造方法をその工程順に示す断面図である。なお、本変形例においては、第1配線層をシングルダマシン法によって形成した後に、その上部にデュアルダマシン法によって第2配線層及び第1配線層との接続孔を形成する。
先ず、図5(a)に示すように、絶縁膜21、エッチストップ膜22、配線間絶縁膜23、ハードマスク(リジットSiOCH膜)24及びハードマスク(SiO膜)25を順に成膜する。ここでは、先ず、シリコン基板(図示せず)上に厚さが例えば300nmのSiO膜21を成膜する。次に、SiO膜21上に、エッチングストッパーとなるSiCN膜22を例えば30nmの厚さで成膜する。続いて、第1配線層における配線間絶縁膜となる、厚さが例えば80nmで比誘電率が例えば2.55のポーラスSiOCH膜23をプラズマCVD法により成膜する。続いて、ポーラス低誘電率膜の表面を覆うハードマスクとして、厚さが例えば30nmで比誘電率が例えば2.9の膜中に空孔を含まないリジットSiOCH膜24と、厚さが例えば100nmのSiO膜25を同じくプラズマCVD法により積層する。
次に、図5(b)に示すように、リソグラフィーとドライエッチングによって上記の積層絶縁膜中に配線溝を形成する。その後、図5(c)に示すように、基板表面全面にイオン化スパッタ法によって、TaN膜とTa膜のバリアメタル膜26、及び、厚さが例えば40nmのCu薄膜を形成し、このCu膜を電極として電解めっき法によってCu27を埋め込む。
次に、図5(d)に示すように、CMP法により表面を研磨する。ここでは、先ず、Cu粒成長のために、窒素(N)雰囲気中において例えば350℃で30分間の熱処理を行う。その後、余剰なCu、Ta及びTaN各層をCMPにて除去し、加えてSiOハードマスク25を削り取り、表面が疎水性を有するリジットSiOCH膜24が露出するまで削り込みを行う。これにより、第1配線層が形成される。この際、バリア研磨用スラリーとして、ペルオキソ酸チタン水溶液を添加したスラリーを用いてウェハを処理することで、CMP後のCu27の最表面にはペルオキソ酸チタン化合物が付着した銅層61が形成される。
次に、図5(e)に示すように、CMPにより研磨された表面を洗浄した後、ペルオキソ酸チタン水溶液にて処理を行い、Cu27の表面に選択的にペルオキソ酸チタン化合物51を付着させる。その後、図5(f)に示すように、H雰囲気中において例えば300℃で20分間の熱処理を行うことにより、有機成分を除去し、Ti膜28及びTiが添加されたCu71をCu27の表面に形成する。
次に、図5(g)に示すように、バリア絶縁膜としてプラズマCVD法によって厚さが例えば30nmのSiCN膜29を形成する。次に、図5(h)に示すように、ビア配線層間絶縁膜として、比誘電率が例えば2.8のポーラスSiOCH膜30を例えば100nmの厚さでプラズマCVD法によって成膜する。続いて、第2配線層における配線間絶縁膜として、比誘電率が例えば2.55のポーラスSiOCH膜31を例えば110nmの厚さでプラズマCVD法によって成膜する。その上に、ハードマスクとして比誘電率が例えば2.9のリジットSiOCH膜32と、厚さが例えば100nmのSiO膜33を、夫々CVD法によって成膜する。
次に、図5(i)に示すように、リソグラフィーと異方性ドライエッチングによって、SiCN膜29をエッチングストッパーとして、SiO膜33、リジットSiOCH膜32、ポーラスSiOCH膜31及びポーラスSiOCH膜30の一部を順次除去することにより、第1及び第2配線層間のビア孔の主部を形成する。
引き続きリソグラフィーと異方性エッチングにより、図6(a)に示すように、SiO膜33、リジットSiOCH膜32及びポーラスSiOCH膜31の一部を除去する。これにより、第2配線層の配線溝の主部を形成すると同時に、ビア孔底部のSiCN膜29を除去して、第1配線層の上部接続面を露出させる。この際、有機剥離液を用いて、ビア孔内及び溝内のエッチング残渣の除去並びにビア底に露出した配線層の表面のCuO及びCuOの除去を行う。
次に、図6(b)に示すように、第2配線層の配線溝並びに第1及び第2配線層間のビア孔の内面を被覆するように、イオン化スパッタ法によって、TaN膜とTa膜をこの順に積層したバリアメタル膜34、及び厚さが例えば40nmのCu薄膜を形成する。この手順は、図5(c)に示す第1配線層の形成と同様の手順である。その後、これをシード電極として電解めっき法によってCu35を埋め込む。
次に、図6(c)に示すように、CMPにより表面を研磨する。ここでは、先ず、第1配線層形成と同様に、Cu粒成長のために窒素雰囲気中で例えば350℃で30分間の熱処理を行う。その後、余剰なCu、Ta及びTaN各層を除去し、加えてSiOハードマスク33を削り取り、表面が疎水性を有するリジットSiOCH膜32が露出するまで削り込みを行う。これにより、第2配線層が形成される。この際、バリア研磨用スラリーとして、ペルオキソ酸チタン水溶液を添加したスラリーを用いてウェハを処理することで、CMP後のCu35の最表面にはペルオキソ酸チタン化合物が付着した銅層62が形成される。
次に、図6(d)に示すように、第1配線層形成後と同様に、CMP表面を洗浄した後、ペルオキソ酸チタン水溶液にて処理を行い、チタン化合物が付着した銅層62表面に選択的にペルオキソ酸チタン化合物52を付着させる。その後、図6(e)に示すように、H雰囲気中において例えば300℃で20分間の熱処理を行うことにより、有機成分を除去し、Ti膜36及びTiが添加されたCu72をCu35の表面に形成する。
次に、図6(f)に示すように、バリア絶縁膜としてプラズマCVD法によって厚さが例えば30nmのSiCN膜37を形成する。次に、図6(g)に示すように、カバー膜としてSiO膜38を成膜する。以下、図示しないが、カバー膜38にリソグラフィーとエッチングによって第2配線層との接合部を開口した後に、Ti、TiN及びAlを順次スパッタリングによって成膜する。次に、リソグラフィーとエッチングによってAl/TiN/Ti積層膜を電気測定用パッドパターンに加工する。以上により、本変形例の2層配線を形成することができる。
(a)乃至(f)は本発明に係る半導体装置の製造方法の第1実施形態を工程順に示す断面図である。 (a)乃至(i)は本発明に係る半導体装置の製造方法の第2実施形態を工程順に示す断面図である。 本発明の第2実施形態の製造工程を示すフローチャート図である。 (a)乃至(i)は本発明に係る半導体装置の製造方法の第3実施形態を工程順に示す断面図である。 (a)乃至(i)は第3実施形態の変形例の製造方法を工程順に示す断面図である。 (a)乃至(g)は第3実施形態の変形例の製造方法を工程順に示す断面図であって、図5に続く工程を示す図である。 (a)乃至(f)は従来の半導体装置の製造方法を工程順に示す断面図である。
符号の説明
1a、1b;絶縁膜
2a、2b;バリアメタル
3a、3b;銅層
4a、4b;バリア絶縁膜
5a、5b;バリア絶縁膜
7a、7b;メタルキャップ膜
9a、9b;異種金属が添加された銅層
11b;金属化合物
12b;金属化合物を含む水溶液
13b;金属化合物が付着した銅層
21;絶縁膜
22;エッチストップ膜
23;配線間絶縁膜
24;ハードマスク(リジットSiOCH膜)
25;ハードマスク(SiO膜)
26;バリアメタル
27;Cu
28;Ti膜
29;バリア絶縁膜
30;ビア配線層間絶縁膜
31;配線間絶縁膜
32;ハードマスク(リジットSiOCH膜)
33;ハードマスク(SiO膜)
34;バリアメタル
35;Cu
36;Ti膜
37;バリア絶縁膜
38;カバー絶縁膜
51、52;ペルオキソ酸チタン化合物
61、62;チタン化合物が付着したCu
71、72;チタンが添加されたCu

Claims (9)

  1. 基板上に形成された絶縁膜に埋め込まれた銅含有金属配線層の表面を水溶性金属化合物を含む研磨液を使用して化学機械研磨することにより、前記銅含有金属配線層の表面に前記水溶性金属化合物を付着させる工程と、不活性ガス又は還元性ガス雰囲気中で熱処理を行うことにより、前記銅含有金属配線層の表面に前記水溶性金属化合物を構成する金属元素を含むメタルキャップ層を形成する工程と、を有することを特徴とする半導体装置の製造方法。
  2. 基板上に形成された絶縁膜に埋め込まれた銅含有金属配線層の表面を、水溶性金属化合物を含む水溶液で処理することにより、前記銅含有金属配線層の表面に前記水溶性金属化合物を付着させる工程と、不活性ガス又は還元性ガス雰囲気中で熱処理を行うことにより、前記銅含有金属配線層の表面に前記水溶性金属化合物を構成する金属元素を含むメタルキャップ層を形成する工程と、を有することを特徴とする半導体装置の製造方法。
  3. 基板上に形成された絶縁膜に埋め込まれた銅含有金属配線層の表面を第1の水溶性金属化合物を含む研磨液を使用して化学機械研磨することにより、前記銅含有金属配線層の表面に前記第1の水溶性金属化合物を付着させる工程と、その後、前記銅含有金属配線層の表面を第2の水溶性金属化合物を含む水溶液で処理することにより、前記第1の水溶性金属化合物を付着させた銅含有金属配線層の表面に前記第2の水溶性金属化合物を付着させる工程と、不活性ガス又は還元性ガス雰囲気中で熱処理を行うことにより、前記銅含有金属配線層の表面に前記第1の水溶性金属化合物を構成する第1の金属元素及び前記第2の水溶性金属化合物を構成する第2の金属元素を含むメタルキャップ層を形成する工程と、を有することを特徴とする半導体装置の製造方法。
  4. 前記水溶性金属化合物を構成する前記金属元素は、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、錫(Sn)、ニッケル(Ni)、アルミ(Al)及びコバルト(Co)からなる群から選択された少なくとも1種の金属元素であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記水溶性金属化合物は、ペルオキソ酸チタン、ペルオキソグリコール酸チタン、りんご酸チタン、トリエタノールアミンチタン、酢酸ジルコニル、炭酸ジルコニウムアンモニウム及びジルコニウムアミノカルボン酸からなる群から選択された少なくとも1種の金属化合物であることを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 前記銅含有金属配線層の表面を前記水溶液で処理する前に、カルボン酸系洗浄液にて前記水溶液処理が行われる表面を洗浄する工程を有することを特徴とする請求項2又は3に記載の半導体装置の製造方法。
  7. 前記絶縁膜は、炭素(C)濃度が10原子%以上の疎水性有機シリカ(SiOCH)であることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置の製造方法。
  8. 前記銅含有金属配線層を形成する工程は、前記絶縁膜に開口部を形成する工程と、この開口部を含む前記絶縁膜の表面に銅の拡散を防止するバリアメタル膜を成膜する工程と、前記バリアメタルの上に銅含有金属層を前記開口部内に埋め込むように成膜する工程と、化学機械研磨法によって前記絶縁膜の表面が露出するように研磨して前記開口部以外の余剰な前記銅含有金属層及び前記バリアメタル膜を除去することにより表面を平坦化する工程と、を有することを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置の製造方法。
  9. 請求項1乃至8のいずれか1項に記載の製造方法により製造されたことを特徴とする半導体装置。
JP2007193594A 2007-07-25 2007-07-25 半導体装置及びその製造方法 Pending JP2009032807A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007193594A JP2009032807A (ja) 2007-07-25 2007-07-25 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007193594A JP2009032807A (ja) 2007-07-25 2007-07-25 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009032807A true JP2009032807A (ja) 2009-02-12

Family

ID=40403035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007193594A Pending JP2009032807A (ja) 2007-07-25 2007-07-25 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009032807A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005015885A (ja) * 2003-06-27 2005-01-20 Ebara Corp 基板処理方法及び装置
JP2005350653A (ja) * 2004-05-11 2005-12-22 Jsr Corp 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物
JP2006179599A (ja) * 2004-12-21 2006-07-06 Toshiba Corp 半導体装置およびその製造方法
JP2007508692A (ja) * 2003-09-30 2007-04-05 インテル コーポレイション 金属の化学的機械的研磨用の新規なスラリー

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005015885A (ja) * 2003-06-27 2005-01-20 Ebara Corp 基板処理方法及び装置
JP2007508692A (ja) * 2003-09-30 2007-04-05 インテル コーポレイション 金属の化学的機械的研磨用の新規なスラリー
JP2005350653A (ja) * 2004-05-11 2005-12-22 Jsr Corp 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物
JP2006179599A (ja) * 2004-12-21 2006-07-06 Toshiba Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP5267130B2 (ja) 半導体装置およびその製造方法
US8999842B2 (en) Interconnect structure for semiconductor devices
TWI290736B (en) Semiconductor device and method for production thereof
JP2008047719A (ja) 半導体装置の製造方法
JP2003017496A (ja) 半導体装置及びその製造方法
CN107078040B (zh) 阻挡层的去除方法和半导体结构的形成方法
JP2004335998A (ja) 半導体素子の金属配線形成方法
US6348410B1 (en) Low temperature hillock suppression method in integrated circuit interconnects
US20050277292A1 (en) Method for fabricating low resistivity barrier for copper interconnect
JP2006324584A (ja) 半導体装置およびその製造方法
KR20000035543A (ko) 반도체 장치 및 그 제조 방법
JP2006135363A (ja) 半導体装置および半導体装置の製造方法
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
JP2010040771A (ja) 半導体装置の製造方法
US6333263B1 (en) Method of reducing stress corrosion induced voiding of patterned metal layers
JP2006196642A (ja) 半導体装置およびその製造方法
KR100652317B1 (ko) 반도체 소자의 금속 패드 제조 방법
WO2010140279A1 (ja) 半導体装置及びその製造方法
JP2009032807A (ja) 半導体装置及びその製造方法
US6251776B1 (en) Plasma treatment to reduce stress corrosion induced voiding of patterned metal layers
KR100945503B1 (ko) 반도체 소자의 금속배선 형성방법
JP2012009617A (ja) 半導体装置の製造方法、配線用銅合金、及び半導体装置
KR100476707B1 (ko) 반도체 소자의 제조 방법
KR100467495B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2009094274A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100618

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130326