JP2009004608A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009004608A
JP2009004608A JP2007164786A JP2007164786A JP2009004608A JP 2009004608 A JP2009004608 A JP 2009004608A JP 2007164786 A JP2007164786 A JP 2007164786A JP 2007164786 A JP2007164786 A JP 2007164786A JP 2009004608 A JP2009004608 A JP 2009004608A
Authority
JP
Japan
Prior art keywords
gas
chamber
oxide film
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007164786A
Other languages
English (en)
Other versions
JP4863296B2 (ja
Inventor
Hiromi Ito
博巳 伊藤
Yuichi Kamimuta
雄一 上牟田
Yukimune Watanabe
幸宗 渡邉
Shinji Uda
真司 右田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Toshiba Corp
Seiko Epson Corp
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Renesas Technology Corp
Toshiba Corp
Seiko Epson Corp
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Toshiba Corp, Seiko Epson Corp, National Institute of Advanced Industrial Science and Technology AIST filed Critical Renesas Technology Corp
Priority to JP2007164786A priority Critical patent/JP4863296B2/ja
Priority to US12/142,634 priority patent/US7713884B2/en
Publication of JP2009004608A publication Critical patent/JP2009004608A/ja
Application granted granted Critical
Publication of JP4863296B2 publication Critical patent/JP4863296B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/3141Deposition using atomic layer deposition techniques [ALD]
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/405Oxides of refractory metals or yttrium
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45544Atomic layer deposition [ALD] characterized by the apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604Deposition from a gas or vapour
    • H01L21/31616Deposition of Al2O3
    • H01L21/3162Deposition of Al2O3 on a silicon body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604Deposition from a gas or vapour
    • H01L21/31645Deposition of Hafnium oxides, e.g. HfO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

【課題】ALD法で半導体ウエハ上に成膜した金属酸化物膜の膜厚分布を均一にする。
【解決手段】成膜装置11のチャンバ12内に半導体ウエハ1Wを配置し、ガス排気口14からチャンバ12内のガスを排気する。それから、ゲートバルブ15を閉じてガス排気口14からの排気を遮断した状態で、チャンバ12内に不活性ガスを導入してチャンバ内の圧力を133Pa以上、好ましくは667Pa以上で、101325Pa未満としてから、チャンバ12内に不活性ガスと金属酸化物成膜用の原料ガスとの混合ガスを導入する。その後、ゲートバルブ15を開けてガス排気口14からチャンバ12内のガスを排気してから、酸化用ガスをチャンバ12内に導入し、半導体ウエハ1Wに吸着されていた原料ガス分子と反応させて、半導体ウエハ1W上に金属酸化物膜を形成する。これらを繰り返すことで、半導体ウエハ1W上に所望の厚みの金属酸化物膜2が成膜される。
【選択図】図1

Description

本発明は、半導体装置の製造方法に関し、特に、半導体ウエハ上に金属酸化物膜を形成する工程を有する半導体装置の製造方法に適用して有効な技術に関する。
近年、半導体集積回路を構成するMISトランジスタの微細化に伴って、酸化シリコンから構成されるゲート絶縁膜の薄膜化が急速に進んでいる。しかし、ゲート絶縁膜の膜厚が薄くなると、ダイレクトトンネリングと呼ばれる量子効果によって、シリコン基板中の電子がゲート絶縁膜を通り抜けてゲート電極に逃げるゲート・リーク現象が顕著になってくる。
そこで、ゲート絶縁膜材料を酸化シリコン(SiO)よりも比誘電率の高い絶縁材料(高誘電体材料)に置き換える検討が進められている。これは、ゲート絶縁膜を高誘電体膜で構成した場合、酸化シリコン膜厚換算容量が同じであっても、実際の物理膜厚を(高誘電体膜の誘電率/酸化シリコン膜の誘電率)倍だけ厚くできるので、結果としてゲート・リーク電流を低減することができるからである。高誘電体材料としては、酸化ハフニウムや酸化アルミニウムなどが検討されている。
また、ゲート絶縁膜のように膜厚が薄い膜を制御性良く成膜する手法に、ALD(Atomic Layer Deposition)法がある。例えば特開2006−169556号公報(特許文献1)や特開2005−235967号公報(特許文献2)などに、ALD法に関する技術が記載されている。
特開2006−169556号公報 特開2005−235967号公報
本発明者の検討によれば、次のことが分かった。
ALD法を用いて半導体ウエハ上に酸化ハフニウム膜を成膜する場合には、ハフニウム原料ガスとして、例えばテトラキスジメチルアミノハフニウム(化学式はHf[N(CH)などを用いることができ、酸化アルミニウム膜を成膜する場合には、アルミニウム原料ガスとして、例えばトリメチルアルミニウム(化学式はAl(CH)などを用いることができる。
一方、希土類酸化物膜も高誘電体材料であり、ゲート絶縁膜などとして有用である。ゲート絶縁膜に希土類酸化物膜を用いることで、MISFETのしきい値制御なども可能になる。このため、本発明者は、ALD法を用いて半導体ウエハ上に希土類酸化物膜を成膜することについて詳細に検討した。その結果、酸化ハフニウム膜や酸化アルミニウム膜に比べて、希土類酸化物膜は半導体ウエハの主面における膜厚分布が不均一になることが分かった。この原因を調べたところ、半導体ウエハを配置したチャンバ内に原料ガスを導入した際に、断熱膨張によりガスの温度が下がってガスが凝縮しやすい状態になり、半導体ウエハの表面で原料ガスが部分的に凝縮してしまい、凝縮が生じた領域で膜厚が厚くなって膜厚分布が不均一になることが分かった。また、チャンバ内のガスを常時排気しながら原料ガスをチャンバ内に導入すると、チャンバ内において原料ガスがガス導入口からガス排気口に向かって一方向に直線的に流れてしまい、乱流状のガスの流れを生じにくいため、原料ガス分子が、半導体ウエハの表面で、ガスの流れに沿った分布で吸着してしまい、半導体ウエハ上の膜厚分布が不均一になってしまうことも分かった。このような現象は、酸化ハフニウム膜や酸化アルミニウム膜を成膜する場合に比べて、希土類酸化物膜を成膜する場合に顕著に現れる。これは、酸化ハフニウム膜や酸化アルミニウム膜用の上記のような原料ガスは蒸気圧が比較的高いため凝縮の問題は生じにくいが、希土類酸化物膜に用いることができる原料ガスは、蒸気圧が低いため、チャンバ内に原料ガスを導入した際に、断熱膨張による温度の低下で凝縮しやすくなり、膜厚分布が不均一になりやくなるためと考えられる。また、酸化ハフニウム膜や酸化アルミニウム膜用の上記のような原料ガスは、半導体ウエハへの吸着速度が早いため、半導体ウエハに吸着する原料ガス分子の分布が、チャンバ内での原料ガスの流れ方に影響されにくいが、希土類酸化物膜に用いることができる原料ガスは、半導体ウエハへの吸着速度が遅いため、半導体ウエハに吸着する原料ガス分子の分布が、チャンバ内での原料ガスの流れ方に影響されやすいためと考えられる。
半導体ウエハの主面における金属酸化物膜の膜厚分布が不均一であると、半導体ウエハの主面の位置によって金属酸化物膜の膜厚が異なることになり、この金属酸化物膜を用いて半導体素子などを形成すると、その特性が不均一になってしまう。このため、半導体ウエハの主面上に均一な膜厚分布の金属酸化物膜を成膜することが望まれる。
本発明の目的は、半導体ウエハ上に均一な膜厚分布を有する金属酸化物膜を形成できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、半導体ウエハが配置されたチャンバ内に不活性ガスを導入してチャンバ内の圧力を133Pa(1Torr)以上で101325Pa(1気圧)未満の第1の圧力にし、第1の圧力とされかつ排気が行われていない状態のチャンバ内に原料ガスを導入する。それから、チャンバ内の原料ガスをチャンバ外に排気してから、酸化用ガスをチャンバ内に導入して半導体ウエハに吸着されていた原料ガスの分子と反応させて半導体ウエハ上に金属酸化物膜を形成するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
半導体ウエハ上に均一な膜厚分布を有する金属酸化物膜を形成することができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
(実施の形態1)
本実施の形態の半導体装置の製造工程を図面を参照して説明する。
本実施の形態の半導体装置の製造工程は、半導体ウエハ1Wの主面上に金属酸化物膜(酸化金属膜)2を形成(成膜)する工程を有するものである。この半導体ウエハ1Wの主面上に金属酸化物膜2を形成する工程について説明する。
図1は、本発明の一実施の形態の半導体ウエハ1W(の主面)上に金属酸化物膜2を形成する工程で用いられる半導体製造装置(成膜装置11)の概念的な構造を示す説明図(概略断面図)である。
図1に示される半導体製造装置は、半導体ウエハ上に金属酸化物膜を成膜可能な成膜装置11であり、いわゆるALD(Atomic Layer Deposition:原子層堆積、原子層制御成膜)装置である。成膜装置11は、真空気密が可能で半導体ウエハ1Wへの成膜処理を行うためのチャンバ(反応チャンバ、成膜室、反応室、処理室)12と、チャンバ12内に配置され、その上に半導体ウエハ1Wを載置(配置、保持)するためのウエハステージ(載置台、ウエハホルダ)13とを有している。ウエハステージ13は、載置した半導体ウエハ1Wを加熱可能に構成されており、例えばヒータを内蔵している。
チャンバ12は真空気密が可能な成膜室であり、ガス排気口14を介して図示しないガス排気手段(例えば真空ポンプ)に接続され、ガス排気口14からチャンバ12内を所望の排気速度で真空排気することができるように構成されている。ガス排気口14には、ゲートバルブ15が取り付けられている。ゲートバルブ15の開閉により、チャンバ12を排気している状態と排気していない状態とを切り換えることができ、また、ゲートバルブ15の開閉状態の調節により、チャンバ12の排気速度の調整が可能である。
また、チャンバ12はガス経路16,17,18が接続されており、ガス経路16,17,18から所定のガスが所望の流量でチャンバ12内に導入できるように構成されている。ガス経路16,17,18は、ガス用の配管などにより形成されており、そこをガスが流れることが可能なように構成されている。このうち、ガス経路16は、チャンバ12内に不活性ガスを導入可能に構成されている。ガス経路17は、チャンバ12内に酸化用ガスを導入可能に構成されている。
チャンバ12との接続部近傍において、ガス経路16にはバルブ(切換バルブ、切換装置、切換部)19が設けられている。このバルブ19は、ガス経路16からチャンバ12内へのガス(ここでは不活性ガス)の流入を遮断する状態と、ガス経路16からチャンバ12内へのガス(ここでは不活性ガス)の流入を可能にする状態とを切り換え可能に構成されている。また、チャンバ12との接続部近傍において、ガス経路17にはバルブ(切換バルブ、切換装置、切換部)20が設けられている。このバルブ20は、ガス経路17からチャンバ12内へのガス(ここでは酸化用ガス)の流入を遮断する状態と、ガス経路17からチャンバ12内へのガス(ここでは酸化用ガス)の流入を可能にする状態とを切り換え可能に構成されている。
ガス経路18は、チャンバ12に接続されたガス経路(第1ガス経路)18cと、原料ガスと不活性ガス(後述の不活性ガス32)との混合ガス(第1のガス、後述の混合ガス33に対応)をガス経路18cに送るためのガス経路(第2ガス経路)18aと、原料ガスを含まない不活性ガス(第2のガス、後述の不活性ガス34に対応)をガス経路18cに送るためのガス経路(第3ガス経路)18bとを有している。ガス経路18cは、ガス経路18a,18bとチャンバ12との間に設けられている。
ガス経路18a,18b,18cの接続部には、切換バルブ(切換装置、切換部)21が設けられている。この切換バルブ21は、ガス経路18a,18bからガス経路18cへのガスの流入を遮断する状態と、ガス経路18bからガス経路18cへのガスの流入を遮断し、かつガス経路18aからガス経路18cへのガスの流入を可能にする状態と、ガス経路18aからガス経路18cへのガスの流入を遮断し、かつガス経路18bからガス経路18cへのガスの流入を可能にする状態とを、切り換え可能に構成されている。
なお、理解を簡単にするために、図2および後述する図4〜図10では、切換バルブ21の切換状態を、4つのバルブ21a,21b,21c,21dの開閉状態により模式的に示している。バルブ21aが閉状態でバルブ21bが開状態の場合は、ガス経路18aからガス経路18cへのガスの流入が遮断され、かつガス経路18aからのガスが排気経路23aから排気されている状態に対応する。また、バルブ21aが開状態でバルブ21bが閉状態の場合は、ガス経路18aからガス経路18cへガスが流入し、かつガス経路18aから排気経路23aへのガスの排気が遮断されている状態に対応する。バルブ21cが閉状態でバルブ21dが開状態の場合は、ガス経路18bからガス経路18cへのガスの流入が遮断され、かつガス経路18bからのガスが排気経路23bから排気されている状態に対応する。また、バルブ21cが開状態でバルブ21dが閉状態の場合は、ガス経路18bからガス経路18cへガスが流入し、かつガス経路18bから排気経路23bへのガスの排気が遮断されている状態に対応する。
また、バルブ24a,24b,24cの切換により、ガス経路18aに送られたキャリア用の不活性ガスが成膜原料室22を経由するようにガス経路18aが構成されている。このため、ガス経路18aに送られたキャリア用の不活性ガスは、成膜原料室22において、成膜原料液の蒸発(気化)により発生した原料ガスと一緒になって、不活性ガスと原料ガスとの混合ガスとなり、成膜原料室22を出てから更に切換バルブ21の位置までガス経路18aを進むことになる。切換バルブ21の位置まで進んだ不活性ガスと原料ガスとの混合ガスは、切換バルブ21の切換により、ガス経路18cへ進むか、ガス経路18cへは進まずに排気経路23aから排気されるかが選択される。
また、チャンバ12との接続部近傍において、ガス経路18cにはバルブ(切換バルブ、切換装置、切換部)25が設けられている。このバルブ25は、ガス経路18cからチャンバ12内へのガスの流入を遮断する状態と、ガス経路18cからチャンバ12内へのガスの流入を可能にする状態とを切り換え可能に構成されている。
次に、本発明の一実施の形態である半導体ウエハ1W(の主面)上に金属酸化物膜2を形成(成膜)する工程を、工程順に説明する。
図2は、半導体ウエハ1W上に金属酸化物膜2を形成する工程の製造プロセスフロー図である。図3は、半導体ウエハ1W上に金属酸化物膜2を形成する工程のタイミングチャートを示す説明図である。図4〜図10は、半導体ウエハ1W上に金属酸化物膜2を形成する工程の各ステップにおける成膜装置11を示す説明図である。理解を簡単にするために、図4〜図10では、各バルブ19,20,21a,21b,21c,21d,24a,24b,24c,25について、開状態を白丸で、閉状態を黒丸で模式的に示してある。
なお、図3には、「(1)不活性ガス31」として、ガス経路16からチャンバ12内への不活性ガス31導入のタイミングが示されており、OFFはバルブ19が閉じられてガス経路16からチャンバ12内へ不活性ガス31が導入されていない状態、ONはバルブ19が開けられてガス経路16からチャンバ12内へ不活性ガス31が導入されている状態に対応する。また、図3には、「(2)不活性ガス34」)として、ガス経路18bからチャンバ12への不活性ガス34導入のタイミングが示されており、OFFは切換バルブ21によりガス経路18bからチャンバ12内へ不活性ガス34が導入されていない状態、ONは切換バルブ21によりの切換によりガス経路18bからチャンバ12内へ不活性ガス34が導入されている状態に対応する。また、図3には、「(3)混合ガス33」として、ガス経路18aからチャンバ12への不活性ガスおよび原料ガスの混合ガス33導入のタイミングが示されており、OFFは切換バルブ21によりガス経路18aからチャンバ12内へ混合ガス33が導入されていない状態、ONは切換バルブ21の切換によりガス経路18aからチャンバ12内へ混合ガス33が導入されている状態に対応する。また、図3には、「(4)酸化用ガス36」として、ガス経路17からチャンバ12内への酸化用ガス36導入のタイミングが示されており、OFFはバルブ20が閉じられてガス経路17からチャンバ12内へ酸化用ガス36が導入されていない状態、ONはバルブ20が開けられてガス経路17からチャンバ12内へ酸化用ガス36が導入されている状態に対応する。また、図3には、「(5)チャンバ排気」として、チャンバ12内のガスをガス排気口14から排気するタイミングが示されており、OFFはゲートバルブ15が閉じられてガス排気口14からのチャンバ12(内のガス)の排気が行われていない状態、ONはゲートバルブ15が開けられてガス排気口14からのチャンバ12(内のガス)の排気が行われている状態に対応する。また、図3には、「(6)チャンバ内圧力」として、チャンバ12内の圧力が示されている。
半導体ウエハ1W上に金属酸化物膜2を形成する工程では、まず、その上に金属酸化物膜2を形成すべき半導体ウエハ1W(金属酸化物膜2形成前の半導体ウエハ1W)を、チャンバ12内のウエハステージ13上に配置する(ステップS1)。
次に、ゲートバルブ15を開状態にしてガス排気口14からチャンバ12(内のガス)を排気(真空排気)する(ステップS2)。すなわち、ステップS2では、半導体ウエハ1Wが配置されたチャンバ12内のガスを、ガス排気口14からチャンバ12外に排気(排出、除去、パージ)する。図4は、ステップS2の段階の成膜装置11に対応する。ステップS2では、ガス排気口14からチャンバ12の排気が行われるが、図4〜図10では、ガス排気口14からのチャンバ12の排気30を矢印で模式的に示している。なお、本願において、「チャンバの排気」や「チャンバを排気する」などというときは、「チャンバ内のガスをチャンバ外に排気する」ことを意味する。
また、ステップS2では、チャンバ12内のガスをガス排気口14からチャンバ12外に排気しながら、ガス経路17またはガス経路18b,18cの一方または両方から不活性ガスをパージ用としてチャンバ12内に一時的に導入すればより好ましく、これにより、不要なガス(不活性ガス以外のガス)がチャンバ12内に残留するのをより的確に防止できる。なお、図3のタイミングチャートでは、ステップS2で、ガス経路18b,18cから不活性ガス34をパージ用としてチャンバ12内に導入した場合を図示している。
また、ステップS1で半導体ウエハ1Wをウエハステージ13上に配置した後には、半導体ウエハ1Wは、ウエハステージ13に内蔵されたヒータなどで加熱されるが、ステップS2の排気を開始した後に、半導体ウエハ1Wの加熱を開始してもよい。
ステップS2でチャンバ12(内のガス)を排気した後、ガス経路16からチャンバ12内に不活性ガスを導入する(ステップS3)。図5は、ステップS3の段階の成膜装置11に対応する。すなわち、ステップS3では、ガス経路16に送られた不活性ガス31が、バルブ19を開状態とすることでチャンバ12内に導入される。
ステップS3でチャンバ12内に導入する不活性ガス31は、窒素(N)ガス、アルゴン(Ar)ガス、ヘリウム(He)ガスなどを用いることができるが、アルゴン(Ar)ガスであれば、低コストで不要な反応を的確に防止できるので、より好ましい。チャンバ12の容積やガス流量にもよるが、ステップS3でチャンバ12内に不活性ガス31を導入する時間は、例えば5秒程度とすることができる。
ステップS3では、半導体ウエハ1Wが配置されたチャンバ12内に不活性ガス31を導入してチャンバ12内の圧力を、133Pa(1Torr)以上で101325Pa(1気圧、760Torr)未満の圧力P(第1の圧力)にする(すなわち133Pa≦P<101325Pa)。この圧力Pは、667Pa(5Torr)以上(すなわちP≧667Pa)であれば、より好ましい。また、この圧力Pは、2666Pa(20Torr)以下(すなわちP≦2666Pa)であれば好ましく、1333Pa(10Torr)以下(すなわちP≦1333Pa)であれば、更に好ましい。圧力Pをこのような範囲とする理由については、後で詳細に述べるので、ここではその説明は省略する。ステップS3により、チャンバ12内を、実質的に不活性ガス(不活性ガス31)のみが導入された状態にし、チャンバ12への不活性ガス31の導入終了時点でのチャンバ12内の圧力Pが上記の範囲内となるようにする。
また、チャンバ12(内のガス)の排気を行いながら、チャンバ12内の圧力Pを上記のような比較的高圧の状態に制御することは容易ではない。このため、ステップ2でゲートバルブ15を開けてチャンバ12(内のガス)を排気することでチャンバ内12の圧力を所定の低圧状態(例えば13.3Pa(0.1Torr)以下程度)まで低下させた後、ゲートバルブ15を閉じ、ステップS3では、ガスの排気が行われていない状態のチャンバ12内に不活性ガス31を導入する。これにより、ステップS3でガス経路16からチャンバ内12に導入する不活性ガス31の量(ガス流量およびガス導入時間)を調整することで、不活性ガス31導入後のチャンバ12内の圧力Pを、上記の範囲内の所望の値に容易かつ的確に制御できるようになる。
また、本実施の形態では、不活性ガス導入用のガス経路16を設けて、ステップS3においてガス経路16からチャンバ12内へ不活性ガス31を導入しているが、他の形態として、ガス経路16を省略し、ステップS3においてガス経路18b,18cからチャンバ12内に不活性ガス(不活性ガス34)を導入することもでき、これにより、チャンバ12に接続するガス経路の数を低減でき、成膜装置11の構造を簡略化できる。一方、本実施の形態のようにガス経路16を設ければ、ステップS3でチャンバ12内に導入する不活性ガス34の条件(例えば流量など)を、後述するステップS5の不活性ガス34の条件(例えば流量など)と異ならせることができ、各ステップに合わせたチャンバ12内への不活性ガスの導入条件の調整が容易になる。
ステップS3により不活性ガスが導入されて上記の圧力Pとされたチャンバ12内に、金属酸化物膜2成膜用の原料ガス(ソースガス、金属ソースガス、金属原料ガス)を含有するガスを、ガス経路18a,18cから導入する(ステップS4)。図6は、ステップS4の段階の成膜装置11に対応する。
金属酸化物膜2成膜用の原料ガス(以下では、単に「原料ガス」と呼ぶ場合もある)は、金属酸化物膜2を構成する金属元素を含んだ金属化合物(金属化合物分子)からなる。例えば、金属酸化物膜2がランタン酸化物膜(酸化ランタン膜)の場合は、原料ガスはランタン化合物からなる。原料ガスの好ましい種類については、後で詳細に説明する。
ガス経路18aにはキャリア用の不活性ガス32が送られており、この不活性ガス32は成膜原料室22で金属酸化物膜2成膜用の原料ガスと一緒になって、不活性ガスと原料ガスとの混合ガス33となり、この混合ガス33は、成膜原料室22を出てからガス経路18aを進み、ステップS4では、更にガス経路18cを進んでチャンバ12内に導入される。この混合ガス33は、不活性ガス32と金属酸化物膜2成膜用の原料ガスとの混合ガスであるので、金属酸化物膜2成膜用の原料ガスを含有するガスである。なお、ステップS4以外では、この混合ガス33は、ガス経路18cには進まずに、排気経路23aから排気されている。不活性ガス32は、窒素(N)ガス、アルゴン(Ar)ガス、ヘリウム(He)ガスなどを用いることができるが、アルゴン(Ar)ガスであれば、低コストで不要な反応を的確に防止できるので、より好ましい。
ステップS4では、ガス経路18bからガス経路18cへのガス(不活性ガス34)の流入を遮断し、ガス経路18aから排気経路23aへのガス(混合ガス33)の排気を遮断し、かつガス経路18aからガス経路18cへのガス(混合ガス33)の流入が可能な状態に、切換バルブ21が切り換えられている。また、バルブ25も開状態とされてガス経路18cからチャンバ12へのガス(混合ガス33)の流入が可能な状態とされている。また、バルブ19,20は閉状態とされている。このため、ステップS4では、金属酸化物膜2成膜用の原料ガスと不活性ガスとの混合ガス33がガス経路18aおよびガス経路18cを経由してチャンバ12内に導入されるが、それ以外のガスは、チャンバ12内に実質的に導入されない。ステップS4でチャンバ12内に導入される混合ガス33は、不活性ガスと金属酸化物膜2成膜用の原料ガスとからなり、それ以外のガス成分は実質的に含んでいないことが好ましい。
また、キャリア用の不活性ガス32を用いず、ステップS4において、混合ガス33の代わりに金属酸化物膜2成膜用の原料ガスのみをガス経路18a,18cからチャンバ12内へ導入することも可能である。但し、本実施の形態のように、キャリア用の不活性ガス32を用い、ステップS4において、不活性ガス32と金属酸化物膜2成膜用の原料ガスとの混合ガス33をガス経路18a,18cからチャンバ12内へ導入した方が、原料ガスをチャンバ12内に安定して導入できるので、より好ましい。
また、ステップS3と同様に、ステップS4でも、ゲートバルブ15を閉じてチャンバ12(内のガス)が排気されない状態とされている。このため、ステップS4では、上記の圧力Pとされかつガスの排気が行われていない状態のチャンバ12内に、金属酸化物膜2成膜用の原料ガスを含んだガス(ここでは混合ガス33)が導入されることになる。チャンバ12の容積やガス流量にもよるが、ステップS4でチャンバ12内に混合ガス33を導入する時間は、例えば1〜3秒程度とすることができる。
ステップS4の後、ガス経路18aからガス経路18cへのガス(混合ガス33)の流入を遮断し、かつガス経路18bからガス経路18cへのガス(不活性ガス34)の流入が可能な状態に切換バルブ21を切り換え、チャンバ12内に、金属酸化物膜2成膜用の原料ガスを含有するガス35を、ガス経路18b,18cから導入する(ステップS5)。図7は、ステップS5の段階の成膜装置11に対応する。
ガス経路18bにはパージ用の不活性ガス34が送られており、この不活性ガス34は原料ガスを含んでいない。ステップS5では、ガス経路18bに送られた不活性ガス34は、ガス経路18bを進んでから、排気経路23bから排気されずに、更にガス経路18cを進んでチャンバ12内に導入される。この際、ステップS4でガス経路18aからガス経路18cに導入された原料ガスと不活性ガスとの混合ガス33のうち、チャンバ12内に導入されずにガス経路18c内に残存していた部分が、ステップS5で、ガス経路18bからガス経路18cに送られた不活性ガス34と共に、チャンバ12内に導入される。すなわち、ステップS5では、ガス経路18bおよびガス経路18cを経由してチャンバ12内に不活性ガス34を導入するが、ステップS4でガス経路内18cに導入された混合ガス33が、ステップS5で不活性ガス34とともにチャンバ12内に導入される。
従って、ステップS5でチャンバ12内に導入されるガス35は、不活性ガス34と上記混合ガス33とからなる。上述のように混合ガス33は不活性ガスと金属酸化物膜2成膜用の原料ガスとからなるので、ステップS5でチャンバ12内に導入されるガス35は、不活性ガスと金属酸化物膜2成膜用の原料ガスとからなり、それ以外のガス成分は実質的に含んでいない。すなわち、ステップS5でチャンバ12内に導入されるガス35は、金属酸化物膜2成膜用の原料ガスを含有するガスである。また、不活性ガス34は、窒素(N)ガス、アルゴン(Ar)ガス、ヘリウム(He)ガスなどを用いることができるが、アルゴン(Ar)ガスであれば、低コストで不要な反応を的確に防止できるので、より好ましい。
ステップS5では、ガス経路18aからガス経路18cへのガスの流入を遮断し、ガス経路18aからの混合ガス33が排気経路23aから排気され、ガス経路18bから排気経路23cへのガスの排気を遮断し、かつガス経路18bからガス経路18cへのガス(ここでは不活性ガス34)の流入が可能な状態に、切換バルブ21が切り換えられている。また、バルブ25も開状態とされてガス経路18cからチャンバ12へのガス(ここではガス35)の流入が可能な状態とされている。また、バルブ19,20は閉状態とされている。このため、ステップS5では、金属酸化物膜2成膜用の原料ガスを含有するガス35がガス経路18b,18cからチャンバ12内に導入される以外には、チャンバ12内に他のガスは実質的に導入されない。また、ステップS3,S4と同様に、ステップS5でも、ゲートバルブ15を閉じてチャンバ12内のガスがチャンバ12外に排気されない状態とされている。チャンバ12の容積やガス流量にもよるが、ステップS5でチャンバ12内にガス31を導入する時間は、例えば2〜4秒程度とすることができる。
このように、ステップS4とステップS5の両工程で、金属酸化物膜2成膜用の原料ガスがチャンバ12内に導入される。
また、ステップS3からステップS5にかけて、ゲートバルブ15が閉じられチャンバ12の排気は行われていない状態となっているので、ステップS3でのチャンバ12内への不活性ガス31の導入終了時点からステップS4のチャンバ12内への混合ガス33の導入開始時点まで、チャンバ12内の圧力は同じであり、上記の圧力Pとなっている。しかしながら、ステップS4でチャンバ12内への混合ガス33の導入が開始された後は、導入されたガス(混合ガス33やガス35)の分だけチャンバ12内の圧力は上昇する。すなわち、ステップS4,S5でチャンバ12内に混合ガス33およびガス35を導入することで、チャンバ12内の圧力は、圧力Pよりも高くなる。例えば、ステップS4,S5でチャンバ12内に混合ガス33およびガス35を導入することにより、チャンバ12内の圧力は上記の圧力Pよりも133〜2666Pa(1〜20Torr)程度、例えば1333Pa(10Torr)程度、上昇する。
ステップS5の後、切換バルブ21を切り換え、チャンバ12内へのガスの流入が遮断された状態にして、所定の時間経過させ、チャンバ12内に金属酸化物膜2成膜用の原料ガスが存在している(導入されている)状態を維持する(ステップS6)。図8は、ステップS6の段階の成膜装置11に対応する。
ステップS6中は、チャンバ12内に、いずれのガスも導入せず、かつ、ゲートバルブ15を閉じてチャンバ12内のガスがチャンバ12外に排気されない状態とされている。すなわち、ステップS6では、チャンバ12に対するガスの導入および排気を行っていない状態でかつ原料ガスがチャンバ12内に存在している状態を維持しており、チャンバ12内は静止雰囲気とされている。これにより、チャンバ12内のガスが安定し、原料ガス分子が半導体ウエハ1Wの表面に吸着しやすくなる。また、ステップS6は、1〜10秒程度行うことが好ましい。これにより、原料ガス分子が半導体ウエハ1Wの表面に吸着するのを促進できるとともに、成膜に要する時間が長くなってスループットが低減するのを防止できる。
ステップS6の後、ゲートバルブ15を開けてガス排気口14からチャンバ12(内のガス)を排気(真空排気)する(ステップS7)。すなわち、ステップS7では、チャンバ12内のガスを、ガス排気口14からチャンバ12外に排気(排出、除去、パージ)する。図9は、ステップS7の段階の成膜装置11に対応する。
ステップS4,S5でチャンバ12内に金属酸化物膜2成膜用の原料ガス(混合ガス33およびガス35に含まれる原料ガス)が導入されたが、この原料ガスは、ステップS7でガス排気口14からチャンバ12外に除去(排気)される。すなわち、ステップS7では、チャンバ12内の原料ガスをチャンバ12外に排気(排出、除去、パージ)する。但し、ステップS7では、半導体ウエハ1Wの表面に吸着していない原料ガスはガス排気口14からチャンバ12外に排気されるが、ステップS4〜S6で半導体ウエハ1Wの表面に吸着した原料ガス分子は、ステップS7でチャンバ12外に除去されずに半導体ウエハ1Wの表面に吸着されたまま残存する。従って、ステップS7では、吸着した原料ガスの分子が半導体ウエハ1W上に残存する。
また、ステップS7では、ガス排気口14からチャンバ12(内のガス)を排気しながら、ガス経路17またはガス経路18b,18cの一方または両方から不活性ガスをパージ用としてチャンバ12内に一時的に導入すればより好ましく、これにより、不要なガス(不活性ガス以外のガス、例えば半導体ウエハ1Wに吸着されていない原料ガスなど)がチャンバ12内に残留するのをより的確に防止できる。なお、図3のタイミングチャートでは、ステップS2で、ガス経路18b,18cから不活性ガス34をパージ用としてチャンバ内に導入した場合を図示している。
ステップS7の後、酸化用ガス36をガス経路17からチャンバ12内に導入する(ステップS8)。すなわち、ステップS8では、ガス経路17に送られた酸化用ガス36が、バルブ20を開状態とすることでチャンバ12内に導入される。図10は、ステップS8の段階の成膜装置11に対応する。
ステップS8では、半導体ウエハ1Wに吸着していた原料ガス分子(金属酸化物膜2成膜用の原料ガスの分子)がチャンバ12内に導入された酸化用ガス36と反応して、半導体ウエハ1W上に金属酸化物膜2が形成される。半導体ウエハ1Wに吸着していた原料ガス分子が酸化用ガス36と反応して金属酸化物膜2が形成されるが、半導体ウエハ1Wに吸着していた原料ガス分子は単分子層程度であるので、ステップS8で形成されるのは、1原子層程度の金属酸化物膜である。ステップS8でチャンバ12内に導入する酸化用ガス(酸素ソースガス、酸素原料ガス、酸化剤ガス)としては、O(酸素)ガス、O(オゾン)ガスまたはHO(水蒸気)ガスなどを用いることができる。また、ステップ8では、酸化用ガスの単独ガスをガス経路17からチャンバ12内に導入することもできるが、キャリアガス(好ましくは不活性ガス)とともに酸化用ガスをガス経路17からチャンバ12内に導入することもでき、この場合、酸化用ガスと不活性ガスとの混合ガスがガス経路17からチャンバ12内に導入される。また、ステップS8では、ゲートバルブ15を開けてガス排気口14からチャンバ12内のガスをチャンバ12外に排気しながら、チャンバ内12に酸化用ガス36を導入することができる。
その後、ステップS2〜S8を繰り返す(すなわちステップS2〜S8を1サイクルとしてこれを複数サイクル行う)ことで、半導体ウエハ1W上に1原子層程度ずつ金属酸化物膜2を堆積(形成)していく。これにより、所望の膜厚の金属酸化物膜2を半導体ウエハ1W上に形成することができる。
すなわち、ステップS8の後、半導体ウエハ1W上の金属酸化物膜2の膜厚が所望の膜厚に足りなければ、ステップS2に戻り、再度ステップS2、S3,S4,S5,S6,S7、S8を行う。それでも半導体ウエハ1W上の金属酸化物膜2の膜厚が所望の膜厚に足りなければ、またステップS2に戻り、再度ステップS2、S3,S4,S5,S6,S7、S8を行う。これを半導体ウエハ1W上の金属酸化物膜2の膜厚が所望の膜厚になるまで繰り返す。
ステップS2〜S8のサイクルを繰り返して金属酸化物膜2の成膜処理を行っている間は、ウエハステージ13による半導体ウエハ1Wの加熱を継続し、半導体ウエハ1Wを所定の成膜温度に保つようにする。また、ステップS2〜S8のサイクルを繰り返したとき、ステップS8の後に行うステップS2により、チャンバ12内の未反応の酸化用ガス36や副生成物などがガス排気口14からチャンバ12外に排気(排出、除去、パージ)される。
ステップS2〜S8のサイクルを必要回数繰り返して所望の膜厚の金属酸化物膜2が半導体ウエハ1W上に成膜された後、半導体ウエハ1Wがチャンバ12から取り出される。その後、必要に応じて半導体ウエハ1Wの熱処理を行って、金属酸化物膜2の膜質向上を図ることもできる。
また、金属酸化物膜2の最終膜厚が得られるまで(それ以上金属酸化物膜2を堆積させる必要がない段階まで)ステップS2〜S8のサイクルを繰り返して金属酸化物膜2の成膜が終了してから熱処理を行う代わりに、後述する図24のようにステップS2〜S8のサイクルを繰り返す間に熱処理を行うこともできるが、これについては、後で詳細に説明するので、ここではその説明は省略する。
本実施の形態では、ウエハステージ13に内蔵されたヒータなどで半導体ウエハ1Wが所定の成膜温度(例えば200〜400℃程度)に加熱された状態で、ステップS2〜S8のサイクルを繰り返して半導体ウエハ1W上に金属酸化物膜を形成(堆積)している。半導体ウエハ1Wを加熱しながら半導体ウエハ1Wに吸着した原料ガス分子とチャンバ12内に導入した酸化用ガスとをステップS8で反応させて、金属酸化物膜2を形成しているので、金属酸化物膜2の成膜原理は、熱CVD(Chemical Vapor Deposition:化学気相成長)法とほぼ同様である。但し、本実施の形態では、ステップS2〜S8のサイクルを繰り返すごとに、1原子層程度の金属酸化物膜2が順次堆積されるので、金属酸化物膜2はALD(Atomic Layer Deposition:原子層堆積、原子層制御成膜)法により形成されるとみなすことができる。
次に、本実施の形態の効果について、より詳細に説明する。
図11は、半導体ウエハ1W上に金属酸化物膜2を形成する比較例の工程の製造プロセスフロー図であり、本実施の形態の上記図2に対応するものである。また、図12は、半導体ウエハ1W上に金属酸化物膜2を形成する比較例の工程で用いられる成膜装置111の概念的な構造を示す説明図であり、上記図1に対応するものである。
図12に示される成膜装置111のチャンバ112、ウエハステージ113、ガス排気口114およびゲートバルブ115は、それぞれ上記成膜装置11のチャンバ12、ウエハステージ13、ガス排気口14およびゲートバルブ15とほぼ同様の構成と機能を有している。但し、図12では、理解を簡単にするために、成膜装置111には、チャンバ112内にガスを導入するガス経路118が一つだけ接続されたものが図示されているが、実際には、チャンバ112に導入するガスの種類の分だけ、ガス経路118をチャンバ112に接続することができる。
比較例の工程では、まず、上記ステップS1,S2とほぼ同様のステップS101、S102を行う。ステップS101,S102については、上記ステップS1,S2とほぼ同様であるので、ここではその説明を省略する。
ステップS102の後、ガス排気口114からのチャンバ112(内のガス)の排気とガス経路118からチャンバ112への不活性ガスの導入との両方を行いながら、ゲートバルブ115を調節してチャンバ112内の圧力を13.3Pa(0.1Torr)以下程度の低圧に制御する(ステップS103)。
次に、ガス排気口114からのチャンバ112(内のガス)の排気を継続しながら、金属酸化物膜成膜用の原料ガスと不活性ガスとの混合ガスを、ガス経路118からチャンバ112内に継続的(連続的)に導入する(ステップS104)。ステップS4でもガス排気口114からのチャンバ112(内のガス)の排気を継続しているので、原料ガスと不活性ガスとの混合ガスを導入しても、チャンバ112内の圧力はほぼ13.3Pa(0.1Torr)以下程度の低圧に維持される。
次に、原料ガスと不活性ガスとの混合ガスのチャンバ112内への導入を停止し、ガス排気口114からチャンバ112を真空排気する(ステップS105)。ステップS105では、チャンバ112(内のガス)の排気中に、ガス経路118からチャンバ112内へパージ用として不活性ガスを一時的に導入することもできる。ステップS104でチャンバ112内に導入された金属酸化物膜成膜用の原料ガスは、ステップS105でガス排気口114からチャンバ112外に除去されるが、半導体ウエハ1Wに吸着されていた原料ガス分子は、チャンバ112外に除去されずに半導体ウエハ1W表面に吸着されたまま残存する。
次に、ガス排気口114からのチャンバ112(内のガス)の排気を継続しながら、酸化用ガスをガス経路118からチャンバ112内に導入し、半導体ウエハ1Wに吸着していた原料ガス分子を酸化用ガスと反応させて、半導体ウエハ1W上に金属酸化物膜2を形成する(ステップS106)。
その後、ステップS102〜S106のサイクルを繰り返すことで、所望の膜厚の金属酸化物膜2を半導体ウエハ101W上に形成する。
図13および図14は、上記図11のような比較例の工程で半導体ウエハ1W上に金属酸化物膜2を形成した場合の、半導体ウエハ1W上の金属酸化物膜2の膜厚分布を示す説明図(平面図)である。図15は、本実施の形態(図2)に従って半導体ウエハ1W上に金属酸化物膜2を形成した場合の、半導体ウエハ1W上の金属酸化物膜2の膜厚分布を示す説明図(平面図)である。図13〜図15には、半導体ウエハ1Wの上面(金属酸化物膜2形成面)が示され、記載されている数字は、その位置に形成された金属酸化物膜2の膜厚に対応し、数字の単位はオングストロームである。また、チャンバ12,112内に半導体ウエハ1Wを配置した状態において、ガス導入口(ガス経路18,118とチャンバ12,112との接続部)からガス排気口14,114に向かう方向41,141を矢印で示してある。また、図13〜図15には、金属酸化物膜2成膜用の原料ガスに後述の上記La(i−PrCp)ガスを用い、金属酸化物膜2としてランタン酸化物膜を成膜した場合の膜厚分布が示されている。なお、本実施の形態において、半導体ウエハ1W上の金属酸化物膜2の膜厚分布を言うときは、半導体ウエハ1Wの主面(金属酸化物膜2形成側の主面)の面内の金属酸化物膜2の膜厚分布に対応する。
比較例の工程で半導体ウエハ1W上に金属酸化物膜2を形成した場合、図13および図14に示されるように、半導体ウエハ1W上の金属酸化物膜2の膜厚分布が不均一になりやすい。特に、半導体ウエハ1Wの上面において、ガス導入口(ガス経路118とチャンバ112との接続部)に近い側(すなわち図13および図14の点線で囲まれた領域142に対応)で金属酸化物膜2の膜厚が他の領域よりも厚くなりやすい。また、図14は、図13の場合よりも、上記ステップS104においてチャンバ112内に導入する原料ガスの流量を多くした場合に対応する。図13および図14のいずれでも、導体ウエハ1Wの上面において、ガスの流入方向に近い側の領域142で金属酸化物膜2の膜厚が他の領域よりも厚くなっていることから、上記ステップS104においてチャンバ112内に導入する原料ガスの流量にかかわらず、比較例の工程では、半半導体ウエハ1W上の金属酸化物膜2の膜厚分布が不均一になることが分かる。
本発明者は、この金属酸化物膜2の膜厚の不均一を引き起こす原因を検討したところ、次のことが分かった。
第1の原因として、チャンバ内に導入した原料ガスの凝縮の問題がある。上記比較例の工程では、ステップS104で原料ガスと不活性ガスとの混合ガスをチャンバ112に導入するが、低圧(例えば13.3Pa(0.1Torr)程度)の状態のチャンバ112に、原料ガスと不活性ガスとの混合ガスを導入している。混合ガス導入時のチャンバ112の圧力が低いと、ステップS104で原料ガスと不活性ガスとの混合ガスがチャンバ112内に入ったときに、断熱膨張により、その混合ガスの温度が下がってしまい、混合ガスに含まれる原料ガスが凝縮しやすくなる。チャンバ112内に導入された原料ガスが最初に半導体ウエハ1Wに触れるのは、半導体ウエハ1Wのうち、ガス導入口(ガス経路118とチャンバ112との接続部)に近い側(図13および図14の点線で囲まれた領域142)であるため、そこで原料ガスが凝縮してしまい、形成される金属酸化物膜2の膜厚が厚くなりやすい。これは、半導体ウエハ1W上の金属酸化物膜2の膜厚分布を不均一にしてしまう。
第2の原因として、チャンバ内に導入した原料ガスの流れの影響である。上記比較例の工程では、ステップS101〜S106においてガス排気口114からチャンバ112内のガスを常時排気している。このため、ステップS104で原料ガスと不活性ガスとの混合ガスをガス経路118からチャンバ112内に導入したときに、チャンバ112内に導入された原料ガス(混合ガスに含まれる原料ガス)は、ガス排気口114に向かって一方向(方向141に沿った方向)に直線的に流れてしまう。すなわち、ステップ104では、チャンバ112内において、原料ガスが、ガス導入口(ガス経路118とチャンバ112との接続部)からガス排気口114に向かって一方向(方向141に沿った方向)に直線的に流れてしまい、乱流状のガスの流れを生じにくく、チャンバ112全体に原料ガスが拡散されにくい。このため、原料ガス分子が、半導体ウエハ1Wの表面で、ガスの流れに沿った分布で吸着してしまい、半導体ウエハ1W上の金属酸化物膜2の膜厚分布が不均一になってしまう。
それに対して、本実施の形態では、133Pa(1Torr)以上の圧力、より好ましくは667Pa(5Torr)以上の圧力Pとされたチャンバ12内に、ステップS4で金属酸化物膜2成膜用の原料ガスと不活性ガスとの混合ガスを導入する。原料ガスと不活性ガスとの混合ガスの導入時のチャンバ12内の圧力Pを予め133Pa(1Torr)以上、より好ましくは667Pa(5Torr)以上と比較的高圧にしておくことで、ステップS4で原料ガスと不活性ガスとの混合ガス33がチャンバ12内に入ったときの、断熱膨張による混合ガス33の温度の低下を抑制でき、原料ガスの凝縮の発生を抑制または防止することができる。これにより、チャンバ12内に導入された原料ガスが半導体ウエハ1Wに触れても、原料ガスは凝縮しなくなるので、半導体ウエハ1Wの表面に原料ガス分子が均一に吸着するようになり、上記第1の原因を防止でき、半導体ウエハ1W上に均一な膜厚で金属酸化物膜2を形成できるようになる。
更に、本実施の形態では、チャンバ12内に原料ガスを導入するステップS4,S5では、ゲートバルブ15を閉じてチャンバ12内のガスがチャンバ12外に排気されないようにしている。ステップS4,S5において、排気が行われていない状態のチャン12バ内に原料ガスを導入することで、チャンバ12内に導入された原料ガス(混合ガス33およびガス35に含まれる原料ガス)は、チャンバ12内で乱流状の流れを生じることができ、チャンバ12全体に原料ガスが拡散されやすくなる。これにより、原料ガス分子が半導体ウエハ1Wの上面全体に均一に吸着しやすくなり、上記第2の原因を防止でき、半導体ウエハ1W上に均一な膜厚で金属酸化物膜2を形成できるようになる。
また、原料ガスと不活性ガスとの混合ガスの導入時のチャンバ12内の圧力が1気圧(すなわち101325Pa)以上であると、チャンバ12内へのガスの導入が困難になり、また、チャンバ12の気密を保持するための構造が複雑になるため、上記の圧力Pは1気圧未満、すなわち101325Pa(760Torr)未満とすることが必要である(P<101325Pa)。これにより、ステップS4でのチャンバ12内へのガスの導入を可能にすることができる。また、ステップS4,S5でチャンバ12内に混合ガス33およびガス35を導入することで、チャンバ12内の圧力は、圧力Pよりも高くなる。このため、ステップS4,S5でチャンバ12内に混合ガス33およびガス35を導入した後のチャンバ12内の圧力Pが1気圧未満、すなわち101325Pa(760Torr)未満であれば好ましく、これにより、チャンバ12内の圧力が1気圧(101325Pa)以上となることがなくなるので、チャンバ12の気密保持が容易となる。
但し、1気圧(101325Pa、760Torr)未満であっても、チャンバ12内の圧力Pが高すぎる状態で、ステップS4でチャンバ12内に原料ガスと不活性ガスとの混合ガス33を導入すると、チャンバ12内部の奥まで原料ガスが行き渡らず、チャンバ12内でガスが混ざりにくくなるので、導入した原料ガスがチャンバ12内で不均一に存在するようになってしまう。これは、半導体ウエハ1Wの表面に原料ガス分子が不均一に吸着することを招き、半導体ウエハ1W上に形成される金属酸化物膜2の膜厚が不均一になる可能性がある。このため、本実施の形態では、ステップS4の原料ガスと不活性ガスとの混合ガスの導入時のチャンバ12の圧力Pを、好ましくは2666Pa(20Torr)以下(すなわちP≦2666Pa)、より好ましくは1333Pa(10Torr)以下(すなわちP≦1333Pa)にする。圧力Pを、好ましくは2666Pa(20Torr)以下、より好ましくは1333Pa(10Torr)以下にすることで、チャンバ12内でガスが混ざりやすくなり、原料ガスがチャンバ12内で均一に存在できるようになるので、半導体ウエハ1Wの表面に原料ガス分子を均一に吸着させ、半導体ウエハ1W上に形成される金属酸化物膜2の膜厚分布をより均一にすることができる。従って、圧力Pは、133Pa(1Torr)以上で101325Pa(1気圧、760Torr)未満であることが必須であるが、圧力Pが133〜2666Pa(1〜20Torr)の範囲内であれば好ましく、圧力Pが667〜1333Pa(5〜10Torr)の範囲内であれば最も好ましい。
また、ステップS4,S5でチャンバ12内に混合ガス33およびガス35を導入した後で、かつステップS7でチャンバ12内のガスをチャンバ12外に排気する前のチャンバ12内の圧力Pは、5333Pa(40Torr)以下(すなわちP≦5333Pa)であることが好ましく、2666Pa(20Torr)以下(すなわちP≦2666Pa)であればより好ましい。これにより、ステップS4,S5,S6で、更にチャンバ12内でガスが混ざりやすくなり、原料ガスがチャンバ12内で的確に均一に存在できるようになるので、半導体ウエハ1Wの表面に原料ガス分子を均一に吸着させ、半導体ウエハ1W上に形成される金属酸化物膜2の膜厚分布をより的確に均一化することができる。
従って、本実施の形態では、不活性ガスを導入して予め圧力Pとされ、かつ排気が行われていない状態のチャンバ12内に、ステップS4,S5で原料ガス(混合ガス33およびガス35に含まれる原料ガス)を導入する。そして、この圧力Pの下限を133Pa(1Torr)以上、より好ましくは667Pa(5Torr)以上とし、上限を101325Pa(1気圧、760Torr)未満、好ましくは2666Pa(20Torr)以下、更に好ましくは1333Pa(10Torr)以下とする。これにより、半導体ウエハ1Wの主面上に均一な膜厚分布を有する金属酸化物膜2を形成することができる。図13および図14の比較例の場合に比べて、図15の本実施の形態の場合は、半導体ウエハ1W上の金属酸化物膜2の膜厚分布が均一化されていることが分かる(特に、領域142に相当する領域で膜厚が厚くなる現象が抑制されている)。
また、本実施の形態では、ステップS4の原料ガスと不活性ガスとの混合ガス33の導入開始時のチャンバ12の圧力Pを予め上記のような範囲内としておくが、チャンバ12内には不活性ガスが導入され、不活性ガス以外のガスは実質的に導入されていない状態にしておくことが好ましい。不活性ガスのみにより上記の圧力Pとされたチャンバ12に、ステップS4で原料ガスと不活性ガスとの混合ガス33を導入することにより、チャンバ12内に入った原料ガスの凝縮の発生を抑制または防止できるとともに、不要なガスによる不要な反応が生じるのを防止できる。
上記のように、本実施の形態は、原料ガスがチャンバ12内へ入ったときの原料ガスの凝縮を防止するために、予めチャンバ12内の圧力を高めている(133Pa以上、より好ましくは667Pa以上にしている)ので、チャンバ12内の圧力を低くしていた場合に比べると、チャンバ12内に導入した原料ガスがチャンバ12内全体に行き渡りにくい。このため、本実施の形態では、チャンバ12内への原料ガスの導入はステップS4とステップS5とで行い、ステップS4でガス経路18aからガス経路18cに送られるガス(不活性ガスと原料ガスとの混合ガス33)の流量よりも、ステップS5でガス経路18bからガス経路18cに送られるガス(不活性ガス34)の流量の方が大きいようにすることが、より好ましい。
すなわち、ステップS4で原料ガスと不活性ガスとの混合ガス33をチャンバ12内に導入するが、チャンバ12に入らずにガス経路18cに残存したガス(原料ガスと不活性ガスとの混合ガス33)を、ステップS5で、ガス経路18bから送った不活性ガスにより、チャンバ12内に短時間で一気に注入する(押し込む)ようにする。このため、ステップS5でガス経路18bからガス経路18cに送られるガス(不活性ガス34)の流量を大きくし、それによって、ガス経路18cに残存するガス(原料ガスと不活性ガスとの混合ガス)がステップS5でチャンバ12内に短時間で一気に注入されるようにする。これにより、ガス35がパフ(puff)状にチャンバ12内に導入される。ステップS5で原料ガスを含むガスがチャンバ12内に短時間で一気に注入されることで、チャンバ12内全体に原料ガスが行き渡り、原料ガスがチャンバ12内で不均一になるのをより的確に防止できるようになる。従って、半導体ウエハ1Wの表面に原料ガス分子がより均一に吸着するようになり、半導体ウエハ1W上に形成される金属酸化物膜2の膜厚を、より均一化することができる。
一方、ガス経路18aから送られるガスの流量を大きくしすぎるのは、成膜原料室22からの原料ガスの供給量を安定化させる上で、好ましくない。このため、ステップS4でガス経路18aからガス経路18cに送られるガス(不活性ガスと原料ガスとの混合ガス33)の流量を相対的に低くし、それよりも、ステップS5でガス経路18bからガス経路18cに送られるガス(不活性ガス34)の流量を相対的に大きくする。ステップS5でガス経路18bからガス経路18cに送られるガス(不活性ガス34)の流量が、ステップS4でガス経路18aからガス経路18cに送られるガス(不活性ガスと原料ガスとの混合ガス33)の流量の2倍以上であれば、より好ましく、3倍以上であれば、更に好ましい。例えば、ステップS5でガス経路18bからガス経路18cに送られるガス(不活性ガス34)の流量を300sccm程度とし、ステップS4でガス経路18aからガス経路18cに送られるガス(不活性ガスと原料ガスとの混合ガス33)の流量を100sccm程度とすることができる。ステップS4とステップS5の流量の関係をこのようにすることで、原料ガスの供給量の安定化と、チャンバ12内での原料ガスの均一化を両立することができる。なお、ステップS4でガス経路18aからガス経路18cに送られるガス(不活性ガスと原料ガスとの混合ガス33)の流量は、ガス経路18aから成膜原料室22に送られる不活性ガス32の流量と、ほぼ一致する。
また、原料ガスはステップS4とステップS5との両方でチャンバ12内に導入されるが、チャンバ12内に導入される原料ガスの量(mol数)は、ステップS4よりもステップS5の方が多ければ、より好ましい。これにより、チャンバ12内に低流量でガスが導入されるステップS4よりも、チャンバ12内にガスが高流量で導入されるステップS5で、より多くの原料ガス分子がチャンバ12内に入るので、チャンバ12内に導入された原料ガス分子がチャンバ12内に、より均一に拡散するようになる。このため、半導体ウエハ1Wの表面に原料ガス分子が更に均一に吸着するようになり、半導体ウエハ1W上に形成される金属酸化物膜2の膜厚を、更に均一化することができる。
また、本実施の形態では、ステップS4,S5でチャンバ12内に原料ガスを導入した後、ステップS6でチャンバ12内を、チャンバ12に対するガスの導入および排気が行われていない静止雰囲気でかつ原料ガスが存在する状態に維持して所定の時間経過させてから、ステップS7でチャンバ12内の原料ガスを排気する。ステップS6を設けたことにより、半導体ウエハ1Wの表面に原料ガス分子を十分に吸着させることができ、半導体ウエハ1Wの表面に原料ガス分子が均一に吸着した状態を得ることができる。
ステップS6は、1〜10秒程度行うことが好ましい。ステップS6が短すぎると、半導体ウエハ1Wの表面への原料ガス分子の吸着時間が不足する可能性があり、ステップS6が長すぎると、スループットが低下する可能性があるが、ステップS6を1〜10秒程度とすることで、半導体ウエハ1Wの表面へ原料ガス分子を十分に吸着させることができるとともに、スループットの低下を抑制できる。
また、上述した第1の原因および第2の原因による金属酸化物膜2の膜厚分布の不均一性は、比較例の工程でステップS101〜S106においてガス排気口114からチャンバ112内のガスを常時排気することとチャンバ112内の圧力を低圧に維持していることに由来している。このため、本実施の形態では、ステップS2〜S8においてチャンバ12内のガスをチャンバ12外に常時排気するのではなく、ステップS2,S7,S8ではチャンバ12内のガスをガス排気口14からチャンバ12外に排気するが、ステップS3〜S6ではゲートバルブ15を閉じてチャンバ12(内のガス)の排気を行わないようにしている。これにより、チャンバ12内の圧力やガスを上記のように的確に制御でき、金属酸化物膜2の膜厚分布の均一化を的確に実現することができる。
また、金属酸化物膜2は、種々の金属酸化物を適用することができるが、好ましくは酸化シリコン(SiO)よりも高い比誘電率を有する高誘電体材料(高誘電体膜、いわゆるHigh−k膜)からなる。高誘電体膜は、酸化シリコン膜厚換算容量が同じであっても、実際の物理膜厚を(高誘電体膜の誘電率/酸化シリコン膜の誘電率)倍だけ厚くできるので、半導体装置を製造する上で、極めて有用な膜である。高誘電体材料としては、酸化ハフニウム、酸化アルミニウムや希土類酸化物などがある。
酸化ハフニウムや酸化アルミニウム成膜用の原料ガスは、蒸気圧が比較的高いのに対して、希土類酸化物成膜用の原料ガスは、蒸気圧が低い傾向にある。蒸気圧が低い原料ガスほど、チャンバ12内に原料ガスを導入した際に、断熱膨張による温度の低下で凝縮しやすくなる(すなわち上記第1の原因が生じやすくなる)。本実施の形態は、チャンバ12内に原料ガスを導入した際の原料ガスの凝縮を抑制または防止して膜厚分布を均一化できるので、蒸気圧が低い原料ガスを用いる場合に本実施の形態を適用すれば、効果が大きい。このため、金属酸化物膜2が希土類酸化物膜である場合に本実施の形態を適用すれば、効果が大きい。
金属酸化物膜2としてハフニウム(Hf)酸化物膜を成膜するのにふさわしい原料ガスには、例えばテトラキスジメチルアミノハフニウム(TDMAH:化学式はHf[N(CH)などがある。また、金属酸化物膜2としてアルミニウム(Al)酸化物膜を成膜するのにふさわしい原料ガスには、例えばトリメチルアルミニウム(TMA:化学式はAl(CH)などがある。
また、金属酸化物膜2として希土類酸化物膜を成膜するのにふさわしい原料ガス(ステップS4,S5でチャンバ12内に導入する原料ガス)には、化学式Ln(RCp)で表されるものがある。この化学式Ln(RCp)におけるLnは希土類元素、Rはアルキル其(R:C2n+1)、Cpはシクロペンタジエニル其である。
図16は、上記Ln(RCp)の化学構造式を示す説明図である。図16の構造のLnの位置に希土類元素が入り、Rの位置にアルキル其が入る。
原料ガスにLn(RCp)ガスを用いた場合、化学式Ln(RCp)におけるLnを構成する希土類元素の酸化物が金属酸化物膜2として成膜される。このため、例えば、金属酸化物膜2としてイットリウム酸化物膜(酸化イットリウム膜)を形成する場合は、Ln(RCp)ガスはY(RCp)ガスであり、金属酸化物膜2としてランタン酸化物膜(酸化ランタン膜)を形成する場合は、Ln(RCp)ガスはLa(RCp)ガスである。
例えば、金属酸化物膜2としてランタン酸化物(酸化ランタン)を成膜する場合は、トリスイソプロピルシクロペンタジエニルランタン(化学式:La(i−C)やトリスエチルシクロペンタジエニルランタン(化学式:La(C)などを用いることができる。トリスイソプロピルシクロペンタジエニルランタン(化学式:La(i−C)は、化学式Ln(RCp)におけるLnをLa(ランタン)にし、かつRをi−Cにしたものである。トリスエチルシクロペンタジエニルランタン(化学式:La(C)は、化学式Ln(RCp)におけるLnをLa(ランタン)にし、かつRをCにしたものである。
また、例えば、金属酸化物膜2としてイットリウム酸化物(酸化イットリウム)を成膜する場合は、トリスn−ブチルシクロペンタジエニルイットリウム(化学式:Y(n−C)やトリスメチルシクロペンタジエニルイットリウム(化学式:Y(CH)などを用いることができる。トリスn−ブチルシクロペンタジエニルイットリウム(化学式:Y(n−C)は、化学式Ln(RCp)におけるLnをY(イットリウム)にし、かつRをn−Cにしたものである。トリスメチルシクロペンタジエニルイットリウム(化学式:Y(CH)は、化学式Ln(RCp)におけるLnをY(イットリウム)にし、かつRをCHにしたものである。
なお、簡略化のために、以下では、化学式Ln(RCp)におけるLnをLaにし、かつRをi−Cにした上記トリスイソプロピルシクロペンタジエニルランタン(化学式:La(i−C)を、La(i−PrCp)と略すものとする。従って、化学式La(i−PrCp)におけるPrはCに対応し、Cpはシクロペンタジエニル其に対応する。また、簡略化のために、以下では、化学式Ln(RCp)におけるLnをLaにし、かつRをCにしたトリスエチルシクロペンタジエニルランタン(化学式:La(C)を、La(EtCp)と略すものとする。従って、化学式La(EtCp)におけるEtはCに対応し、Cpはシクロペンタジエニル其に対応する。
金属酸化物膜2として希土類酸化物膜を成膜する場合、原料ガス(希土類原料ガス)として上記Ln(RCp)ガスを用いれば、熱的安定性が高くガスが変質しにくいため、チャンバ12内に良質な原料ガスを安定して供給することができるとともに、原料ガスが窒素を含有しないことから形成された膜中に窒素が取り込まれるのを防止できるので好ましい。しかしながら、上記Ln(RCp)は、蒸気圧が低く、Ln(RCp)ガスをチャンバ12内に導入した際に、断熱膨張による温度の低下で凝縮しやすい(すなわち上記第1の原因が生じやすい)という欠点を有している。逆に、上記Ln(RCp)ではなく、蒸気圧が高いガスを選択すると、熱的安定性が低くガスが変質しやすいという欠点が生じてしまう。
それに対して、本実施の形態では、上述のようにチャンバ12内に原料ガスを導入した際の原料ガスの凝縮を抑制または防止できるので、蒸気圧が低いLn(RCp)ガスを用いても、Ln(RCp)ガスをチャンバ12内に導入した際のLn(RCp)ガスの凝縮を防止することができる。このため、原料ガスにLn(RCp)ガスを用いた場合に本実施の形態を適用することで、Ln(RCp)ガスを用いた上記の利点(良質なガスの安定供給が容易なことと膜中に窒素が取り込まれないこと)と、チャンバ12内に導入した際のLn(RCp)ガスの凝縮防止による膜厚分布の均一化とを、両立させることができる。従って、原料ガス(希土類原料ガス)にLn(RCp)ガスを用いて、金属酸化物膜2として希土類酸化物膜を成膜する場合に本実施の形態を適用すれば、効果が大きい。
金属酸化物膜2としてランタン酸化物膜(酸化ランタン膜)を成膜する場合、La原料ガスとしては、上記Ln(RCp)ガスのうち、上記La(i−PrCp)ガスまたは上記La(EtCp)ガスを用いれば好ましく、上記La(i−PrCp)ガスであれば、より好ましい。上記La(i−PrCp)ガスまたは上記La(EtCp)ガス、特に上記La(i−PrCp)ガスは、熱的安定性が高くガスが変質しにくいという特性に優れ、チャンバ12内への良質な原料ガスの安定供給が容易である。また、原料ガスが窒素を含有しないことから、形成された膜中に窒素が取り込まれるのを防止できる。しかしながら、Ln(RCp)ガスの中でも、上記La(i−PrCp)ガスおよび上記La(EtCp)ガス、特に上記La(i−PrCp)ガスは、蒸気圧が非常に低く、原料ガスをチャンバ12内に導入した際に断熱膨張による温度の低下で凝縮する虞が高い(すなわち上記第1の原因が生じやすい)。このため、原料ガス(希土類原料ガス)に上記La(i−PrCp)ガスまたは上記La(EtCp)ガス、特に上記La(i−PrCp)ガスを用いて、金属酸化物膜2としてランタン酸化物膜(酸化ランタン膜)を成膜する場合に本実施の形態を適用すれば、極めて効果が大きい。本実施の形態を適用することで、チャンバ12内に導入した際の原料ガスの凝縮防止によるランタン酸化物膜の膜厚分布の均一化を図ることができる。
また、上記第2の原因は、半導体ウエハへの吸着速度が遅い(すなわち半導体ウエハに吸着しにくい)原料ガスにおいて特に生じやすく、吸着速度が遅い原料ガスを用いた場合には、半導体ウエハ1Wの上面に吸着する原料ガス分子の分布が、チャンバ12内での原料ガスの流れ方に影響されやすい。そして、Ln(RCp)ガスは、半導体ウエハ1Wへの吸着速度が遅い傾向にあり、これは特に上記La(i−PrCp)ガスで顕著である。本実施の形態では、上述のように、ステップS4,S5で、チャンバ12内のガスがチャンバ12外に排気されない状態で、チャンバ12内に原料ガスを導入することで、上記第2の原因を防止している。このため、原料ガスにLn(RCp)ガスを用いて金属酸化物膜2として希土類酸化物膜を成膜する場合、特に原料ガスに上記La(i−PrCp)ガスを用いて金属酸化物膜2としてランタン酸化物膜を成膜する場合に本実施の形態を適用すれば、極めて効果が大きい。本実施の形態を適用することで、上記第2の原因を防止して、原料ガス分子を半導体ウエハ1Wの上面全体に均一に吸着させることができ、半導体ウエハ1W上に均一な膜厚で金属酸化物膜2を形成することができる。
また、Ln(RCp)ガス、特に上記La(i−PrCp)ガスは、半導体ウエハ1Wへの吸着速度が遅いため、原料ガスにLn(RCp)ガスを用いて金属酸化物膜2として希土類酸化物膜を成膜する場合、特に原料ガスに上記La(i−PrCp)ガスを用いて金属酸化物膜2としてランタン酸化物膜を成膜する場合には、上記ステップS4,S5とステップS7との間に上記ステップS6を行うことが、極めて有効である。ステップS6を設けたことにより、吸着速度が遅い原料ガス(Ln(RCp)ガス、特にLa(i−PrCp)ガス)であっても、半導体ウエハ1Wの表面へ原料ガス分子を十分に吸着させることができ、半導体ウエハ1W上に形成される金属酸化物膜2の膜厚分布をより均一にすることができる。また、ステップS6は、1〜10秒程度行うことで、原料ガス分子が半導体ウエハ1Wの表面に吸着するのを促進できるとともに、成膜に要する時間が長くなってスループットが低減するのを防止できる。
図17〜図19は、半導体ウエハ1W上に成膜した金属酸化物膜2をXPS(X-ray Photoelectron spectroscopy:X線光電子分光)法で測定したスペクトルを示すグラフ(説明図)である。図17〜図19のグラフの横軸はエネルギー(結合エネルギー)に対応し、図17〜図19のグラフの縦軸はスペクトルの強度(arbitrary unit:任意単位)に対応する。図17〜図19は、同じ試料の異なるエネルギー範囲のスペクトルを示したものである。なお、図17〜図19は、金属酸化物膜2成膜用の原料ガスに上記La(i−PrCp)ガスを用いて金属酸化物膜2としてランタン酸化物膜を成膜するが、酸化用ガス36としてHOガスを用いた場合(図17〜図19のグラフでは黒丸で示されている)とO(オゾン)ガスを用いた場合(図17〜図19のグラフでは白丸で示されている)の2種類の試料についてXPS測定を行った結果を示してある。
図17のグラフで151eV付近に示される大きなピークは、半導体ウエハ1W自体のSiに対応するスペクトルであり、153eV付近に生じている肩部(ショルダー部)は、SiOに対応するスペクトルである。このため、図17のグラフの153eV付近に生じているショルダー(肩部)状のスペクトルの強度が高いほど、半導体ウエハ1Wと金属酸化物膜2との界面にSiOが形成されやすいこと示唆している。図17のグラフからも分かるように、酸化用ガス36にOガスを用いた場合よりも、酸化用ガス36にHOガスを用いた場合の方が、SiOに対応するスペクトルの強度が低く、半導体ウエハ1Wと金属酸化物膜2との界面にSiOが形成されにくいことが分かる。
図18のグラフで285eV付近に示されるピークは、C−C結合またはC−H結合に対応するスペクトルであり、290eV付近に生じているピークは、COに対応するスペクトルである。図18のグラフからも分かるように、酸化用ガスにOガスを用いた場合よりも、酸化用ガス36にHOガスを用いた場合の方が、COに対応するスペクトルの強度が低く、膜中にCOが生成されにくいことを示唆している。
このような酸化用ガス36にOガスを用いた場合よりもHOガスを用いた場合の方が半導体ウエハ1Wと金属酸化物膜2との界面でのSiOの形成と金属酸化物膜2中でのCOの生成とが抑制されるという傾向は、金属酸化物膜2成膜用の原料ガスに、上記Ln(RCp)ガスを用いた場合全般にみられるが、特に上記La(i−PrCp)ガスを用いた場合に顕著である。酸化用ガス36にOガスを用いた場合よりもHOガスを用いた場合の方が半導体ウエハ1Wと金属酸化物膜2との界面でのSiOの形成と金属酸化物膜2中でのCOの生成とを抑制できるのは、OよりもHOの方が酸化力が弱く、過剰な酸化を防止できるためと考えられる。
従って、金属酸化物膜2成膜用の原料ガスに、上記Ln(RCp)ガスを用いる場合、特に上記La(i−PrCp)ガスを用いる場合には、上記酸化用ガス36には、HOガス(水蒸気ガス)を用いればより好ましく、これにより、半導体ウエハ1Wと金属酸化物膜2との界面にSiOが形成されるのを抑制または防止でき、かつ金属酸化物膜2中にCOが生成されるのを抑制または防止できる。
図19のグラフで532〜533eV付近に示されるピークはLa(OH)に対応するスペクトルであり、529〜530eV付近に生じている肩部(ショルダー部)は、Laに対応するスペクトルである。図19のグラフからも分かるように、形成された金属酸化物膜2中には、LaよりもLa(OH)の方が多く生成されているが、酸化用ガスにOガスを用いた場合よりもHOガスを用いた場合の方がLaの生成割合が低いことが分かる。これは、OよりもHOの方が、酸化力が弱く、Laが生成されにくくなるためと考えられる。
しかしながら、膜の主成分は、La(OH)ではなく、Laとする必要がある。このため、熱処理(アニール)を行うことが好ましい。
図20および図21は、半導体ウエハ1W上に成膜した金属酸化物膜2をXPS法で測定したスペクトルを示すグラフ(説明図)である。図20および図21のグラフの横軸はエネルギー(結合エネルギー)に対応し、図20および図21のグラフの縦軸はスペクトルの強度(arbitrary unit:任意単位)に対応する。図20と図21とは、同じ試料の異なるエネルギー範囲のスペクトルを示したものである。なお、図20および図21には、原料ガスに上記La(i−PrCp)ガスを用いかつ酸化用ガスにHOガスを用いて金属酸化物膜2としてランタン酸化物膜を成膜するが、成膜後に熱処理を行わなかった場合と、成膜後にRTA(Rapid Thermal Annealing)処理を行った場合と、成膜後にスパイクアニール(スパイクRTA)処理を行った場合の3種類の試料についてXPS測定を行った結果を示してある。図20および図21において、行ったRTA処理およびスパイクアニール処理は、窒素(N)ガス雰囲気中の800℃の熱処理である。
図20のグラフに示されるように、熱処理を行わなかった場合は、Laに対応するスペクトル強度よりもLa(OH)に対応するスペクトル強度が高かったが、成膜後にRTA処理を行った場合とスパイクアニール処理を行った場合とでは、La(OH)に対応するスペクトル強度が低下し、Laに対応するスペクトル強度が高くなっている。これは、熱処理を行わなかった場合は、形成された金属酸化物膜2中には、LaよりもLa(OH)の方が多く生成されていたが、RTA処理を行った場合とスパイクアニール処理を行った場合とでは、金属酸化物膜2中の主成分がLaになったことを示唆している。
従って、例えばRTA処理またはスパイクアニール処理のような熱処理を行うことで、金属酸化物膜2を、Laが主成分の膜とすることができる。
また、図21のグラフで151eV付近に示される大きなピークは、半導体ウエハ1W自体のSiに対応するスペクトルである。また、熱処理を行わなかった場合に比べてRTA処理を行った場合とスパイクアニール処理を行った場合とで、153eV付近でスペクトル強度が増加して肩部またはピークを生じているのは、ランタンシリケートに対応するスペクトルの強度が増加しているためと考えられる。これは、RTA処理やスパイクアニール処理のような熱処理を行うことで、金属酸化物膜2と半導体ウエハ1Wとが反応してランタンシリケートが形成されたことを示唆している。
しかしながら、図21のグラフから分かるように、RTA処理を行った場合に比べてスパイクアニール処理を行った場合の方が、ランタンシリケートに対応するスペクトルの強度を低くすることができる。すなわち、RTA処理を行った場合に比べてスパイクアニール処理を行った場合の方が、金属酸化物膜2と半導体ウエハ1Wとが反応してランタンシリケートが形成さるのを抑制することができる。
従って、熱処理としては、スパイクアニール(スパイクRTA)処理を行うことがより好ましく、これにより、熱処理による金属酸化物膜2と半導体ウエハ1Wとの反応を抑制または防止でき、金属酸化物膜2と半導体ウエハ1Wとの界面に不要な生成物が生成されるのを抑制または防止することができる。
図22は、RTA処理の際の半導体ウエハ1Wの表面温度の一例を示すグラフであり、図23は、スパイクアニール処理の際の半導体ウエハ1Wの表面温度の一例を示すグラフである。図22および図23のグラフの横軸は時間に対応し、縦軸は半導体ウエハ1Wの表面温度に対応する。
図22および図23に示されるように、スパイクアニール処理(図23)は、一般的なRTA処理(図22)に比べ、昇降温速度が速く、短時間の熱処理である。熱処理中の半導体ウエハ1Wの最高温度(最高到達温度)が熱処理温度Tに対応する。図22および図23の場合、熱処理温度Tは約780℃である。
本願では、熱処理の際に半導体ウエハ1Wの表面が高温(ここでいう高温は、熱処理温度をT℃としたときに概ね0.9T℃以上の温度、例えば熱処理温度Tが800℃の場合は720℃以上の温度)となっている時間tが概ね5秒以下(すなわちt≦5秒)の熱処理を、スパイクアニール(スパイクRTA)と呼ぶものとする。
熱処理として、このような半導体ウエハ1Wが高温になる時間tが短いスパイクアニール(スパイクRTA)処理を行うことで、金属酸化物膜2中の主成分を所望の金属酸化物(例えばLa)にできるとともに、熱処理による金属酸化物膜2と半導体ウエハ1Wとの不要な反応を防止できる。
次に、このような熱処理を行うタイミングについて説明する。
上述したように、ステップS2〜S8を1サイクルとしてこれを複数サイクル行うことで、半導体ウエハ1W上に1原子層程度ずつ金属酸化物膜を形成(堆積)していくことにより、所望の膜厚の金属酸化物膜2を半導体ウエハ1W上に形成する。熱処理は、金属酸化物膜2を所望の厚みまで成膜した後に行うこともできるが、上記ステップS2〜S8のサイクルの間に熱処理を行えば、より好ましい。
図24は、本発明の他の実施の形態の半導体ウエハ1W上に金属酸化物膜2を形成する工程の製造プロセスフロー図であり、上記ステップS2〜S8のサイクルの間に熱処理を行う場合に対応する。図25は、図24の工程で場合に用いられる半導体製造装置51の概念的な構造を示す説明図(概略断面図)である。
図25に示される半導体製造装置51は、ロード・ロックチャンバ52と、ALDモジュール(成膜モジュール、成膜装置、成膜室)53と、アニールモジュール(熱処理モジュール、熱処理装置、熱処理室)54と、それらの間に設けられた搬送室55とを有している。搬送室55には搬送装置56が設けられており、搬送装置56は、半導体ウエハ1Wを、ロード・ロックチャンバ52とALDモジュール53とアニールモジュール54との間で移動可能に構成されている。ALDモジュール53は、半導体ウエハ1Wの主面上に金属酸化物膜2を成膜するためのモジュール(装置)である。アニールモジュール54は、半導体ウエハ1Wを熱処理するためのモジュール(装置)である。また、ロード・ロックチャンバ52、ALDモジュール53、アニールモジュール54および搬送室55は真空機密が可能であり、ロード・ロックチャンバ52に半導体ウエハ1Wを受け入れた後、ALDモジュール53での成膜処理、アニールモジュール54での熱処理、および搬送56装置による半導体ウエハ1Wの移動処理を、半導体ウエハ1Wを大気中に晒すことなく行うことができるようになっている。
次に、半導体製造装置51を用いて半導体ウエハ1W上に金属酸化物膜2を形成する工程を具体的に説明する。
まず、金属酸化物膜2を成膜すべき半導体ウエハ1Wを半導体製造装置51のロード・ロックチャンバ52内に受け入れる。
次に、半導体ウエハ1WをALDモジュール53に移動させる(ステップS11)。ロード・ロックチャンバ52からALDモジュール53へは、搬送室55の搬送装置56を介して移動させることができる。ALDモジュール53は、上記成膜装置11とほぼ同様の構成を有しており、ステップS11でALDモジュール53に移動された半導体ウエハ1Wは、上記チャンバ12内(ウエハステージ13上)に配置される。
次に、ALDモジュール53において、上記ステップS2〜S8のサイクルを1サイクル以上行う(ステップS12)。これにより、行ったサイクル数に応じた厚みの上記金属酸化物2が、半導体ウエハ1W上に形成される。
次に、半導体ウエハ1Wをアニールモジュール54に移動させる(ステップS13)。ALDモジュール53からアニールモジュール54へは、搬送室55の搬送装置56を介して移動させることができる。
次に、アニールモジュール54において、半導体ウエハ1Wを熱処理する(ステップS14)。ステップS12で半導体ウエハ1W上に形成した膜(金属酸化物膜2)を、ステップS14の熱処理により、主成分が所望の金属酸化物(例えば金属酸化物膜2としてランタン酸化物膜を形成する場合はLa)の膜とすることができる。例えば、ステップS12で半導体ウエハ1W上に形成した膜(金属酸化物膜2)に含まれていた金属水酸化物(例えばLa(OH))を、ステップS14の熱処理で金属酸化物(例えばLa)に変えることができる。ステップS14の熱処理は、上記のように、スパイクアニール処理であれば、より好ましく、これにより、金属酸化物膜2中の主成分を所望の金属酸化物とすることができるとともに、熱処理による金属酸化物膜2と半導体ウエハ1Wとの不要な反応を防止できる。また、ステップS14の熱処理温度(熱処理温度T)は、700〜900℃であれば更に好ましく、これにより、金属酸化物膜2中の主成分を所望の金属酸化物とすることが的確にできるとともに、熱処理による金属酸化物膜2と半導体ウエハ1Wとの不要な反応を的確に防止できる。また、ステップS12の熱処理は、窒素(N)ガス中で行うことができるが、他の不活性ガス、例えばアルゴン(Ar)ガスまたはヘリウム(He)ガス中で行うこともできる。
その後、半導体ウエハ1W上に形成される上記金属酸化物膜2の膜厚が所望の膜厚になるまで、ステップS11〜S14のサイクルを繰り返す。
すなわち、ステップS14の熱処理を行った後、次のサイクルのステップS11として半導体ウエハ1WをALDモジュール53に移動させ、ステップ12としてALDモジュール53で上記ステップS2〜S8のサイクルを1サイクル以上行い、ステップS13として半導体ウエハ1Wをアニールモジュール54に移動させ、ステップS14として半導体ウエハ1Wを熱処理する。この段階で、半導体ウエハ1W上の金属酸化物膜2の膜厚が所望の膜厚に足りなければ、この熱処理後、また次のサイクルのステップS11〜S14を行い、これを半導体ウエハ1W上の金属酸化物膜2の膜厚が所望の膜厚になるまで繰り返す。これにより、所望の膜厚の上記金属酸化物膜2を半導体ウエハ1W上に形成することができる。
半導体ウエハ1W上に形成される上記金属酸化物膜2の膜厚が所望の膜厚になるまでステップS11〜S14のサイクルを繰り返した後、搬送室55の搬送装置56を介してロード・ロックチャンバ52に半導体ウエハ1Wを移動させ、ロード・ロックチャンバ52から次の工程に半導体ウエハ1Wが送られる。
図26は、上記図24のようにして半導体ウエハ1W上に金属酸化物膜2を成膜した場合の、半導体ウエハ1W上の金属酸化物膜2の膜厚分布を示す説明図(平面図)であり、上記図13〜図15に対応するものである。図26には、半導体ウエハ1Wの上面(金属酸化物膜2形成面)が示され、記載されている数字は、その位置に形成された金属酸化物膜2の膜厚に対応し、数字の単位はオングストロームである。なお、上記図13〜図15と同様に、図26の場合も、金属酸化物膜2成膜用の原料ガスに後述の上記La(i−PrCp)ガスを用い、金属酸化物膜2としてランタン酸化物膜を成膜した場合の膜厚分布が示されている。但し、上記図15は、上記ステップS2〜S8のサイクルを20サイクル行って金属酸化物膜2を成膜するが、サイクル間には熱処理を行わずに最終膜厚まで成膜した後に熱処理を行っているのに対して、図26の場合は、ステップS2〜S8のサイクルを3サイクル行うごとにスパイクアニール処理を行い、これを6回繰り返して金属酸化物膜2を成膜した場合である。すなわち、図26の場合は、上記ステップS12でステップS2〜S8のサイクルを3サイクル行いかつ上記ステップS11〜S14を6回繰り返すことで金属酸化物2を成膜している。
上記図15に比べて、図26では、半導体ウエハ1W上に形成された金属酸化物膜2の膜厚の均一性が更に向上している。その原因は、次のように考えられる。
すなわち、半導体ウエハ1W上に水酸化物(例えばLa(OH))が主成分の層が形成されていると、この層の上には原料ガス分子が吸着しにくくなり、吸着された原料ガス分子が半導体ウエハ1Wの面内で不均一となる可能性がある。一方、半導体ウエハ1W上に酸化物(例えばLa)が主成分の層が形成されていると、この層の上には原料ガス分子が吸着しやすく、吸着された原料ガス分子が半導体ウエハ1Wの面内で均一(単層)になりやすい。このため、ステップS12で半導体ウエハ1W上に形成された層(La(OH)が主成分の層)を、ステップS14の熱処理により金属酸化物(La)が主成分の層に変えておけば、そこに吸着する原料ガス分子の分布をより均一化でき、形成される金属酸化物膜2の膜厚分布をより均一にすることができる。
従って、熱処理は、金属酸化物膜2を最終膜厚(それ以上金属酸化物膜2を堆積させない段階)まで成膜した後に行うよりも、図24のように上記ステップS2〜S8のサイクルの間に行う方が、より好ましく、これにより、半導体ウエハ1Wの主面上の金属酸化物膜2の膜厚分布をより均一にすることができる。
また、半導体ウエハ1Wの主面上の金属酸化物膜2の膜厚分布の均一化の面では、ステップS14の熱処理はスパイクアニールではなくとも(例えば一般的なRTA処理であっても)効果があるが、上述のように、熱処理による金属酸化物膜2と半導体ウエハ1Wとの不要な反応を防止できるという点で、ステップS14の熱処理はスパイクアニールであれば、より好ましい。
また、成膜直後(熱処理前)の段階で、上記のように水酸化物が主成分の膜となっているのは、金属酸化物膜2成膜用の原料ガスに、上記Ln(RCp)ガスを用いた場合全般にみられる傾向であり、特に上記La(i−PrCp)ガスを用いた場合に顕著である。これは、上記Ln(RCp)ガス、特に上記La(i−PrCp)ガスの加水分解性の低さが原因であると考えられる。従って、金属酸化物膜2成膜用の原料ガスに、上記Ln(RCp)ガスを用いる場合、特に上記La(i−PrCp)ガスを用いる場合には、図24のようにして金属酸化物膜2の成膜を行うことが極めて有効であり、これにより、半導体ウエハ1W上に形成される金属酸化物膜2の膜厚分布をより均一にすることができる。
また、上記ステップS12で行うステップS2〜S8のサイクルは、1サイクル以上であることが必要であるが、1サイクルではなく2サイクル以上であれば、より好ましい。これにより、金属酸化物膜2の所望の膜厚を得るまでに要する時間を短縮でき、半導体装置のスループットを向上できる。
また、上記ステップS12で行うステップS2〜S8のサイクル数が多すぎると、ステップS12で、ステップS2〜S8のサイクルを繰り返したときに、徐々に原料ガス分子が吸着しにくくなって半導体ウエハ1Wに原料ガス分子が不均一に吸着する状態が発生し、金属酸化物膜2の膜厚分布の均一化の効果が少なくなってしまう。このため、ステップS12で行うステップS2〜S8のサイクル数は、4サイクル以下がより好ましい。これにより、ステップS12で、原料ガス分子の吸着不良が生じる前にステップS14の熱処理が行われ、金属酸化物膜2の膜厚分布の均一化の効果をより的確に得ることができるようになる。
次に、上述した金属酸化物膜2の成膜法を半導体装置の製造工程に適用した一例について説明する。
図27〜図32は、本発明の一実施の形態である半導体装置、例えばMISFET(Metal Insulator Semiconductor Field Effect Transistor)を有する半導体装置の製造工程中の要部断面図である。
まず、図1に示されるように、例えば1〜10Ωcm程度の比抵抗を有するp型の単結晶シリコンなどからなる半導体基板(半導体ウエハ)61を準備する。半導体基板61は、上記半導体ウエハ1Wに対応するものである。
次に、半導体基板61の主面に素子分離領域62を形成する。素子分離領域62は酸化シリコンなどからなり、例えばSTI(Shallow Trench Isolation)法またはLOCOS(Local Oxidization of Silicon )法などにより形成することができる。
次に、半導体基板61のnチャネル型MISFETを形成する領域にp型ウエル63を形成する。p型ウエル63は、例えばホウ素(B)などのp型の不純物を半導体基板61にイオン注入することなどによって形成することができる。
次に、図28に示されるように、半導体基板61の主面上に金属酸化物膜64を形成する。この金属酸化物膜64は、ゲート絶縁膜用の膜である。金属酸化物膜64は、酸化シリコン(SiO)膜よりも比誘電率が高く、いわゆるHigh−k膜(高誘電率膜)である。High−k膜である金属酸化物膜64をゲート絶縁膜として用いることで、MISFETのON状態時のリーク電流を低減することができる。金属酸化物膜64は、上記金属酸化物膜2に対応するものであり、上述したような半導体ウエハ1W上に金属酸化物膜2を形成する工程に従って、金属酸化物膜64が形成される。
次に、図29に示されるように、p型ウエル63の金属酸化物膜64上にゲート電極65を形成する。例えば、半導体基板61上に多結晶シリコン膜(またはアモルファス膜)を形成し、その多結晶シリコン膜にリン(P)などのn型不純物をイオン注入して低抵抗のn型半導体膜とし、その多結晶シリコン膜をドライエッチングによってパターニングすることにより、多結晶シリコン膜からなるゲート電極65を形成することができる。ゲート電極65の下の金属酸化物膜64が、ゲート絶縁膜となる。また、ゲート電極65を、金属的な電導を示す導体膜により形成し、いわゆるメタルゲート電極とすることもできる。また、半導体基板61上に導体膜(ゲート電極用導体膜)とその上の絶縁膜(キャップ絶縁膜用絶縁膜)との積層膜を形成してから、この積層膜をドライエッチングで加工してゲート電極65を形成することもでき、この場合、ゲート電極65上に絶縁膜(キャップ絶縁膜)が形成された構造となる。また、図29では、ゲート電極65の加工のためのドライエッチングの際に、ゲート電極65の下に位置する金属酸化物膜64は残すが、ゲート電極65で覆われていない領域の金属酸化物膜64は除去する場合について図示しているが、他の形態として、ゲート電極65で覆われた領域だけでなくゲート電極65で覆われていない領域でも金属酸化物膜64を残存させることもできる。
次に、図30に示されるように、p型ウエル63のゲート電極65の両側の領域にリン(P)またはヒ素(As)などのn型の不純物をイオン注入することにより、(一対の)n型半導体領域66を形成する。
次に、ゲート電極65の側壁上に、絶縁膜からなる側壁スペーサまたはサイドウォール(側壁絶縁膜)67を形成する。サイドウォール67は、例えば、半導体基板61上に酸化シリコン膜または窒化シリコン膜あるいはそれらの積層膜を堆積し、この酸化シリコン膜または窒化シリコン膜あるいはそれらの積層膜をRIE(Reactive Ion Etching)法などにより異方性エッチングすることによって形成することができる。
サイドウォール67の形成後、(一対の)n型半導体領域68(ソース、ドレイン)を、例えば、p型ウエル63のゲート電極65およびサイドウォール67の両側の領域にリン(P)またはヒ素(As)などのn型の不純物をイオン注入することにより形成する。
型半導体領域68は、n型半導体領域66よりも不純物濃度が高い。これにより、nチャネル型MISFETのソースまたはドレインとして機能するn型の半導体領域(不純物拡散層)が、n型半導体領域(不純物拡散層)66およびn型半導体領域68により形成される。このようにして、p型ウエル63にnチャネル型MISFET(Metal Insulator Semiconductor Field Effect Transistor)Qnが形成される。nチャネル型MISFETQnのソース・ドレイン領域は、LDD(Lightly doped Drain)構造を有している。
次に、図31に示されるように、サリサイド(Salicide:Self Aligned Silicide)技術により、ゲート電極65およびn型半導体領域68の表面に、低抵抗の金属シリサイド層71を形成する。金属シリサイド層71を形成するには、例えば、ゲート電極65およびn型半導体領域68の表面を露出させ、金属膜を堆積して熱処理することによって、ゲート電極65とn型半導体領域68との表面にそれぞれ金属シリサイド層71を形成し、その後、未反応の金属膜を除去すればよい。金属シリサイド層71を形成したことで、拡散抵抗やコンタクト抵抗を低抵抗化することができる。また、ゲート電極65がメタルゲート電極であった場合には、金属シリサイド層71は、n型半導体領域68の表面に形成される。また、不要であれば金属シリサイド層71の形成を省略することもできる。
次に、半導体基板61の主面上に、ゲート電極65を覆うように、絶縁膜72を形成する。絶縁膜72は、酸化シリコン膜の単体膜、または窒化シリコン膜とそれよりも厚い酸化シリコン膜との積層膜などからなる。
次に、図32に示されるように、絶縁膜72上に形成したフォトレジストパターン(図示せず)をエッチングマスクとして用いて、絶縁膜72をドライエッチングすることにより、絶縁膜72にコンタクトホール(貫通孔、孔)73を形成する。コンタクトホール73の底部では、半導体基板61の主面の一部、例えばn型半導体領域68の表面上の金属シリサイド層71の一部、やゲート電極65の表面上の金属シリサイド層71の一部などが露出される。
次に、コンタクトホール73内に、タングステン(W)などからなるプラグ74を形成する。プラグ74を形成するには、例えば、コンタクトホール73の内部(底部および側壁上)を含む絶縁膜72上にバリア導体膜74a(例えば窒化チタン膜またはチタン膜と窒化チタン膜との積層膜)を形成する。それから、タングステン膜などからなる主導体膜74bをCVD法などによってバリア導体膜74a上にコンタクトホール73を埋めるように形成し、絶縁膜72上の不要な主導体膜74bおよびバリア導体膜74aをCMP法またはエッチバック法などによって除去することにより、プラグ74を形成することができる。
次に、プラグ74が埋め込まれた絶縁膜72上に、第1層配線として例えばタングステンなどからなる配線75を形成する。配線75は、絶縁膜72上にタングステン膜などの導体膜を形成し、この導体膜をフォトリソグラフィ法およびドライエッチング法によってパターン化することにより形成することができる。配線75は、プラグ74を介してnチャネル型MISFETQnのソースまたはドレイン用のn型半導体領域68やゲート電極65などと電気的に接続されている。配線75は、タングステンに限定されず種々変更可能であり、例えばアルミニウム(Al)またはアルミニウム合金などの単体膜あるいはこれらの単体膜の上下層の少なくとも一方にチタン(Ti)や窒化チタン(TiN)などのような金属膜を形成した積層金属膜により形成しても良い。また、配線75をダマシン法により形成した埋込配線(例えば埋込銅配線)とすることもできる。
次に、絶縁膜72上に、配線75を覆うように、絶縁膜76が形成される。その後、コンタクトホール73と同様にして、絶縁膜76に配線75の一部を露出するビアまたはスルーホールが形成され、プラグ74や配線75と同様にして、スルーホールを埋めるプラグや、プラグを介して配線75に電気的に接続する第2層配線が形成されるが、ここでは図示およびその説明は省略する。第2層配線以降はダマシン法により形成した埋込配線(例えば埋込銅配線)とすることもできる。
また、他の形態として、ゲート電極65を多結晶シリコン膜で形成しておき、上記絶縁膜72の形成後に絶縁膜72をCMP処理するなどしてゲート電極65の上面を露出させてから、ゲート電極65上を含む絶縁膜72上に金属膜を形成し、この金属膜とゲート電極65とを反応させることで、ゲート電極65を、金属シリサイドからなるメタルゲート電極とすることもできる。この場合、未反応の金属膜を除去した後、ゲート電極65上を含む絶縁膜72上に絶縁膜を形成してから、コンタクトホール73、プラグ74、配線75および絶縁膜76を形成する。その後、更に上層の配線層や絶縁膜などを形成し、最終に水素雰囲気下で400℃程度の熱処理(FGA:Forming Gas Annealing)を行い、nチャネル型MISFETを備えた半導体装置が完成する。
なお、nチャネル型MISFETを形成する場合について説明したが、導電型を逆にするなどしてpチャネル型MISFETを形成することもでき、またnチャネル型MISFETおよびpチャネル型MISFETの両方を形成してCMISFET(Complementary Metal Insulator Semiconductor Field Effect Transistor)を形成することもできる。
金属酸化物膜2としてゲート絶縁膜用の金属酸化物膜64を形成する場合について説明したが、これに限定されず、ゲート絶縁膜用以外の膜として金属酸化物膜2を半導体ウエハ1Wの主面上に形成する場合にも、本実施の形態の金属酸化物膜2の成膜方法を適用することができる。但し、本実施の形態の金属酸化物膜2の成膜法は、ALD法を用いているので、金属酸化物膜2の膜厚が薄い場合に適している。このため、金属酸化物膜2としてゲート絶縁膜用の金属酸化物膜64を形成する場合に本実施の形態の成膜法を適用すれば、効果が大きい。また、ゲート絶縁膜は、膜厚が変動するとMISFETの特性が変動してしまうため、半導体ウエハの主面上の膜厚分布の均一化が重要であり、この点からも、金属酸化物膜2としてゲート絶縁膜用の金属酸化物膜64を形成する場合に本実施の形態の成膜法を適用すれば、効果が大きい。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明は、半導体ウエハ上に金属酸化物膜を形成する工程を有する半導体装置の製造方法に適用して有効である。
本発明の一実施の形態の半導体ウエハ上に金属酸化物膜を形成する工程で用いられる半導体製造装置の構造を示す説明図である。 本発明の一実施の形態の半導体ウエハ上に金属酸化物膜を形成する工程の製造プロセスフロー図である。 本発明の一実施の形態の半導体ウエハ上に金属酸化物膜を形成する工程のタイミングチャートを示す説明図である。 本発明の一実施の形態の半導体ウエハ上に金属酸化物膜を形成する工程のステップS2における成膜装置を示す説明図である。 図4に続くステップS3における成膜装置を示す説明図である。 図5に続くステップS4における成膜装置を示す説明図である。 図6に続くステップS5における成膜装置を示す説明図である。 図7に続くステップS6における成膜装置を示す説明図である。 図8に続くステップS7における成膜装置を示す説明図である。 図9に続くステップS8における成膜装置を示す説明図である。 半導体ウエハ上に金属酸化物膜を形成する比較例の工程の製造プロセスフロー図である。 半導体ウエハ上に金属酸化物膜を形成する比較例の工程で用いられる成膜装置の概念的な構造を示す説明図である。 図11の比較例の工程で半導体ウエハ上に形成した金属酸化物膜の膜厚分布を示す説明図である。 図11の比較例の工程で半導体ウエハ上に形成した金属酸化物膜の膜厚分布を示す説明図である。 本発明の一実施の形態の半導体ウエハ上に金属酸化物膜を形成する工程により形成した金属酸化物膜の膜厚分布を示す説明図(平面図)である。 Ln(RCp)の化学構造式を示す説明図である。 半導体ウエハ上に成膜した金属酸化物膜をXPS法で測定したスペクトルを示すグラフである。 半導体ウエハ上に成膜した金属酸化物膜をXPS法で測定したスペクトルを示すグラフである。 半導体ウエハ上に成膜した金属酸化物膜をXPS法で測定したスペクトルを示すグラフである。 半導体ウエハ上に成膜した金属酸化物膜をXPS法で測定したスペクトルを示すグラフである。 半導体ウエハ上に成膜した金属酸化物膜をXPS法で測定したスペクトルを示すグラフである。 RTA処理の際の半導体ウエハの表面温度の一例を示すグラフである。 スパイクアニール処理の際の半導体ウエハの表面温度の一例を示すグラフである。 本発明の他の実施の形態の半導体ウエハ上に金属酸化物膜を形成する工程の製造プロセスフロー図である。 図24の工程で用いられる半導体製造装置の概念的な構造を示す説明図である。 本発明の他の実施の形態の半導体ウエハ上に金属酸化物膜を形成する工程により形成した金属酸化物膜の膜厚分布を示す説明図である。 本発明の他の実施の形態の半導体装置の製造工程中の要部断面図である。 図27に続く半導体装置の製造工程中の要部断面図である。 図28に続く半導体装置の製造工程中の要部断面図である。 図29に続く半導体装置の製造工程中の要部断面図である。 図30に続く半導体装置の製造工程中の要部断面図である。 図31に続く半導体装置の製造工程中の要部断面図である。
符号の説明
1W 半導体ウエハ
2 金属酸化物膜
11 成膜装置
12 チャンバ
13 ウエハステージ
14 ガス排気口
15 ゲートバルブ
16,17,18,18a,18b,18c ガス経路
19,20,21a,21b,21c,21d,24a,24b,24c,25 バルブ
21 切換バルブ
22 成膜原料室
23a,23b 排気経路
30 排気
31 不活性ガス
32 不活性ガス
33 混合ガス
34 不活性ガス
35 ガス
36 酸化用ガス
41,141 方向
51 半導体製造装置
52 ロード・ロックチャンバ
53 ALDモジュール
54 アニールモジュール
55 搬送室
56 搬送装置
61 半導体基板
62 素子分離領域
63 p型ウエル
64 金属酸化物膜
65 ゲート電極
66 n型半導体領域
67 サイドウォール
68 n型半導体領域
71 金属シリサイド層
72 絶縁膜
73 コンタクトホール
74 プラグ
74a バリア導体膜
74b 主導体膜
75 配線
76 絶縁膜
111 成膜装置
112 チャンバ
113 ウエハステージ
114 ガス排気口
115 ゲートバルブ
118 ガス経路
142 領域

Claims (20)

  1. 以下の工程を有することを特徴とする半導体装置の製造方法;
    (a)半導体ウエハが配置されたチャンバ内に不活性ガスを導入して前記チャンバ内の圧力を133Pa以上で101325Pa未満の第1の圧力にする工程、
    (b)前記第1の圧力とされ、かつ排気が行われていない状態の前記チャンバ内に、原料ガスを導入する工程、
    (c)前記チャンバ内の前記原料ガスを前記チャンバ外に排気する工程、
    (d)前記(c)工程の後、酸化用ガスを前記チャンバ内に導入し、前記半導体ウエハに吸着していた前記原料ガスの分子と反応させて、前記半導体ウエハ上に金属酸化物膜を形成する工程。
  2. 請求項1記載の半導体装置の製造方法において、
    前記(c)工程では、吸着した前記原料ガスの分子が前記半導体ウエハ上に残存することを特徴とする半導体装置の製造方法。
  3. 請求項1記載の半導体装置の製造方法において、
    前記(a)工程は、
    (a1)前記半導体ウエハが配置された前記チャンバ内のガスを前記チャンバ外に排気する工程、
    (a2)前記(a1)工程後、排気が行われていない状態の前記チャンバ内に不活性ガスを導入して前記チャンバ内の圧力を前記第1の圧力にする工程、
    を有することを特徴とする半導体装置の製造方法。
  4. 請求項1記載の半導体装置の製造方法において、
    前記第1の圧力が667Pa以上であることを特徴とする半導体装置の製造方法。
  5. 請求項1記載の半導体装置の製造方法において、
    前記第1の圧力が2666Pa以下であることを特徴とする半導体装置の製造方法。
  6. 請求項1記載の半導体装置の製造方法において、
    前記(a)、(b)、(c)および(d)工程を繰り返すことで、前記半導体ウエハ上に所望の厚みの前記金属酸化物膜を形成することを特徴とする半導体装置の製造方法。
  7. 請求項1記載の半導体装置の製造方法において、
    前記(a)、(b)、(c)および(d)工程のサイクルを1サイクル以上行った後に、
    (e)前記半導体ウエハを熱処理する工程、
    を行い、
    その後、前記(a)、(b)、(c)および(d)工程のサイクルを1サイクル以上行うことを特徴とする半導体装置の製造方法。
  8. 請求項7記載の半導体装置の製造方法において、
    前記(e)工程の前記熱処理は、スパイクアニール処理であることを特徴とする半導体装置の製造方法。
  9. 請求項7記載の半導体装置の製造方法において、
    前記(e)工程の前記熱処理の熱処理温度は、700〜900℃であることを特徴とする半導体装置の製造方法。
  10. 請求項1記載の半導体装置の製造方法において、
    前記(b)工程後で前記(c)工程前に、
    (c1)前記チャンバに対するガスの導入および排気を行っていない状態でかつ前記原料ガスが前記チャンバ内に存在している状態を維持する工程、
    を更に有することを特徴とする半導体装置の製造方法。
  11. 請求項10記載の半導体装置の製造方法において、
    前記(c1)工程は、1〜10秒行われることを特徴とする半導体装置の製造方法。
  12. 請求項1記載の半導体装置の製造方法において、
    前記(b)工程では、前記原料ガスおよび不活性ガスが前記チャンバ内に導入されることを特徴とする半導体装置の製造方法。
  13. 請求項12記載の半導体装置の製造方法において、
    前記チャンバを備えた成膜装置が、
    前記チャンバに接続された第1ガス経路と、
    前記原料ガスと不活性ガスとの混合ガスからなる第1のガスを前記第1ガス経路に送るための第2ガス経路と、
    前記原料ガスを含まない不活性ガスからなる第2のガスを前記第1ガス経路に送るための第3ガス経路と、
    を有し、
    前記(b)工程は、
    (b1)前記第3ガス経路から前記第1ガス経路への前記第2のガスの流入を遮断しかつ前記第2ガス経路から前記第1ガス経路への前記第1のガスの流入が可能な状態で、前記第2ガス経路および前記第1ガス経路を経由して前記チャンバ内に前記第1のガスを導入する工程と、
    (b2)前記(b1)工程後、前記第2ガス経路から前記第1ガス経路への前記第1のガスの流入を遮断しかつ前記第3ガス経路から前記第1ガス経路への前記第2のガスの流入が可能な状態で、前記第3ガス経路および前記第1ガス経路を経由して前記チャンバ内に前記第2のガスを導入する工程と、
    を有し、
    前記(b1)工程で前記第1ガス経路内に導入された前記第1のガスが、前記(b2)工程で、前記第2のガスとともに前記チャンバ内に導入されることを特徴とする半導体装置の製造方法。
  14. 請求項13記載の半導体装置の製造方法において、
    前記成膜装置は、
    前記(b1)工程で前記第2ガス経路から前記第1ガス経路に送られる前記第1のガスの流量よりも、前記(b2)工程で前記第3ガス経路から前記第1ガス経路に送られる前記第2のガスの流量の方が大きいことを特徴とする半導体装置の製造方法。
  15. 請求項1記載の半導体装置の製造方法において、
    前記金属酸化物膜は、希土類酸化物膜であることを特徴とする半導体装置の製造方法。
  16. 請求項15記載の半導体装置の製造方法において、
    前記原料ガスはLn(RCp)の化学式で表され、前記化学式中のLnは希土類元素、Rはアルキル其、Cpはシクロペンタジエニル其であることを特徴とする半導体装置の製造方法。
  17. 請求項16記載の半導体装置の製造方法において、
    前記酸化用ガスは、HOガスであることを特徴とする半導体装置の製造方法。
  18. 請求項1記載の半導体装置の製造方法において、
    前記金属酸化物膜は、酸化ランタン膜であることを特徴とする半導体装置の製造方法。
  19. 請求項18記載の半導体装置の製造方法において、
    前記原料ガスはLa(RCp)の化学式で表され、前記化学式中のRはアルキル其、Cpはシクロペンタジエニル其であることを特徴とする半導体装置の製造方法。
  20. 請求項19記載の半導体装置の製造方法において、
    前記原料ガスは、La(i−Cの化学式で表されることを特徴とする半導体装置の製造方法。
JP2007164786A 2007-06-22 2007-06-22 半導体装置の製造方法 Expired - Fee Related JP4863296B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007164786A JP4863296B2 (ja) 2007-06-22 2007-06-22 半導体装置の製造方法
US12/142,634 US7713884B2 (en) 2007-06-22 2008-06-19 Method of manufacturing semiconductor device that includes forming metal oxide film on semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007164786A JP4863296B2 (ja) 2007-06-22 2007-06-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009004608A true JP2009004608A (ja) 2009-01-08
JP4863296B2 JP4863296B2 (ja) 2012-01-25

Family

ID=40136946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007164786A Expired - Fee Related JP4863296B2 (ja) 2007-06-22 2007-06-22 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7713884B2 (ja)
JP (1) JP4863296B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011514433A (ja) * 2007-11-06 2011-05-06 リンデ アクチエンゲゼルシヤフト 原子層堆積法のための溶液系ランタン前駆体
JP2011192768A (ja) * 2010-03-15 2011-09-29 Mitsui Eng & Shipbuild Co Ltd 原子層堆積装置及び原子層堆積方法
JP2012175057A (ja) * 2011-02-24 2012-09-10 Tokyo Electron Ltd 成膜方法および成膜装置
JP2014007378A (ja) * 2012-06-02 2014-01-16 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2015046588A (ja) * 2013-07-31 2015-03-12 京セラ株式会社 薄膜形成方法および太陽電池素子の製造方法
US8987146B2 (en) 2012-03-09 2015-03-24 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
JP5223804B2 (ja) * 2009-07-22 2013-06-26 東京エレクトロン株式会社 成膜方法及び成膜装置
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
JP5869899B2 (ja) * 2011-04-01 2016-02-24 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、基板処理方法及びサセプタカバー
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US9881998B1 (en) * 2017-02-02 2018-01-30 International Business Machines Corporation Stacked nanosheet field effect transistor device with substrate isolation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245089A (ja) * 2005-03-01 2006-09-14 Mitsui Eng & Shipbuild Co Ltd 薄膜形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192824B2 (en) * 2003-06-24 2007-03-20 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectric layers
US20050045092A1 (en) * 2003-09-03 2005-03-03 Taiwan Semiconductor Manufacturing Co. Method of multi-element compound deposition by atomic layer deposition for IC barrier layer applications
JP4356882B2 (ja) 2004-02-19 2009-11-04 シャープ株式会社 原子層制御薄膜の形成方法
JP2006169556A (ja) * 2004-12-13 2006-06-29 Horiba Ltd 金属酸化物薄膜の成膜方法
WO2006088463A1 (en) * 2005-02-17 2006-08-24 Selitser Simon I Atmospheric pressure molecular layer cvd
JP4228008B2 (ja) * 2006-08-23 2009-02-25 エルピーダメモリ株式会社 半導体装置の製造方法
US20080274615A1 (en) * 2007-05-02 2008-11-06 Vaartstra Brian A Atomic Layer Deposition Methods, Methods of Forming Dielectric Materials, Methods of Forming Capacitors, And Methods of Forming DRAM Unit Cells

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245089A (ja) * 2005-03-01 2006-09-14 Mitsui Eng & Shipbuild Co Ltd 薄膜形成方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011514433A (ja) * 2007-11-06 2011-05-06 リンデ アクチエンゲゼルシヤフト 原子層堆積法のための溶液系ランタン前駆体
JP2011192768A (ja) * 2010-03-15 2011-09-29 Mitsui Eng & Shipbuild Co Ltd 原子層堆積装置及び原子層堆積方法
JP2012175057A (ja) * 2011-02-24 2012-09-10 Tokyo Electron Ltd 成膜方法および成膜装置
US8734901B2 (en) 2011-02-24 2014-05-27 Tokyo Electron Limited Film deposition method and apparatus
KR101555572B1 (ko) 2011-02-24 2015-09-24 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US8987146B2 (en) 2012-03-09 2015-03-24 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium
US9899211B2 (en) 2012-03-09 2018-02-20 Hitachi Kokusai Electric, Inc. Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
JP2014007378A (ja) * 2012-06-02 2014-01-16 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2015046588A (ja) * 2013-07-31 2015-03-12 京セラ株式会社 薄膜形成方法および太陽電池素子の製造方法

Also Published As

Publication number Publication date
US7713884B2 (en) 2010-05-11
JP4863296B2 (ja) 2012-01-25
US20080318439A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
JP4863296B2 (ja) 半導体装置の製造方法
US8836039B2 (en) Semiconductor device including high-k/metal gate electrode
US9178031B2 (en) Methods of atomic-layer deposition of hafnium oxide/erbium oxide bi-layer as advanced gate dielectrics
KR101002445B1 (ko) 단일 웨이퍼 저압 화학 기상 증착을 이용한 실리콘 산화물 및 옥시나이트라이드 증착 방법
US7446052B2 (en) Method for forming insulation film
JP5358165B2 (ja) 半導体集積回路装置の製造方法
TWI343952B (en) Method for silicon based dielectric chemical vapor deposition
US7622401B2 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
JP2009088421A (ja) 半導体装置の製造方法
US20150140838A1 (en) Two Step Deposition of High-k Gate Dielectric Materials
JP2011014689A5 (ja)
JP3399413B2 (ja) 酸窒化膜およびその形成方法
WO2004107451A1 (ja) Mis型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JP4564310B2 (ja) 半導体装置の製造方法
JP2005032908A (ja) 薄膜の形成方法
JP2008235397A (ja) 半導体装置の製造方法
JP4125952B2 (ja) 半導体装置の製造方法
JP2013077828A (ja) 半導体装置の製造方法
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
KR100650758B1 (ko) 반도체 소자의 게이트 형성방법
JP2009224701A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100311

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100312

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111102

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4863296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees