JP2008544659A

JP2008544659A - 電気的リンクドライバを用いたレーザのドライブ

Info

Publication number: JP2008544659A
Application number: JP2008517232A
Authority: JP
Inventors: クルース、ダレン; リ、シェンガオ; リュウ、チェン−チャン; ジョンストン、ロバート
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2005-06-22
Filing date: 2006-06-22
Publication date: 2008-12-04
Anticipated expiration: 2026-06-22
Also published as: WO2007002544A3; EP1902535A2; JP4733740B2; US20070009267A1; WO2007002544A2

Abstract

ポイントツーポイントリンク用の電気的リンクドライバはレーザに結合される。電気的リンクドライバは、レーザに変調電流を提供する。
【選択図】図１

Description

本発明の実施形態は、光学分野に関する。より具体的には、これに限定されないが、電気的リンクドライバを用いることによって、レーザをドライブすることに関する。

光学信号は、デバイス間でデータを送る目的で用いられる場合がある。データ信号は、光学ファイバを介して送信する目的で、レーザ出力を変調することに用いられる。今日のシステムにおいては、レーザは特定のレーザに対してカスタマイズされたレーザドライバによってドライブされる。

限定を意図しない一部の本発明の実施形態を以下の図面を参照して説明する。特に他の指定がない限り、各種の図面を通して、同一の参照番号は同一の部品を示す。

本発明の１つの実施形態に準じた、電気的リンクドライバを用いることによって、レーザをドライブする実例を示すブロック図である。

本発明の１つの実施形態に準じた、ポイントツーポイントリンクを含むコンピュータシステムの実例を示すブロック図である。

本発明の１つの実施形態に準じた、ポイントツーポイントリンクの実例を示すブロック図である。

本発明の１つの実施形態に準じた、ポイントツーポイントリンクの実例を示すフロー図である。

本発明の１つの実施形態に準じた、電気的リンクドライバを用いることによって、レーザをドライブする装置の実例を示すブロック図である。

本発明の１つの実施形態に準じた、電気的リンクドライバを用いることによって、レーザをドライブする論理及び動作の実例を示すフロー図である。

本発明の１つの実施形態に準じた、電気的リンクドライバを用いることによって、レーザをドライブする試験セットアップの実例を示すブロック図である。

本発明の１つの実施形態に準じた、電気的リンクドライバを用いることによって、レーザをドライブする変調信号のアイダイアグラムを示す。

本発明の１つの実施形態に準じた、電気的リンクドライバによってドライブされるレーザのレーザ出力のアイダイアグラムを示す。

本発明の実施形態を実現するコンピュータシステムの１つの実施形態の実例を示すブロック図である。

以下の記載においては、本発明の実施形態の理解を十分に促進する目的で、数多くの特定の詳細を述べる。しかしながら、関連技術における当業者であれば、１つ以上の特定の詳細を用いずに、或いは、他の方法、部品、物質等を用いて、本発明の実施形態が実現できることは理解できるであろう。更に、記載の理解を不透明にしない目的で、公知の構造、物質、又は動作については、詳細に記載又は説明していない。

本明細書を通して用いる「１つの実施形態」又は「ある実施形態」とは、本実施形態に関連して記載された特定の特徴、構造、又は特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書においてさまざまな場所に登場する語句「１つの実施形態における」又は「ある実施形態における」が、同一の実施形態を示しているとは限らない。更に、１つ以上の実施形態においては、好ましい方法で、特定の特徴、構造、又は特性が組み合わされても良い。

図１に、トランスミッタ１０１のある実施形態を示す。トランスミッタ１０１は、レーザ１０４に変調電流１０３を提供する目的で、レーザ１０４に結合された電気的リンクドライバ１０２を含む。トランスミッタ１０１はまた、バイアス電流１０５をレーザ１０４に提供するバイアス電流源１０６を含む。別の実施形態においては、バイアス電流１０５を、トランスミッタ１０１外部のソースから受け取っても良い。レーザ１０４の変調光学出力１０７は光学的リンク１０８に光学的に結合される。

１つの実施形態においては、光学的リンク１０８は、１つ以上の光学ファイバを含んでも良い。１つの実施形態においては、光学ファイバは、光学ファイバに接続できるピグテールを有したトランスミッタ１０１に組み込まれても良い。他の実施形態においては、トランスミッタ１０１は、光学ファイバ受け取り用の接続ポートを含んでも良い。更に他の実施形態においては、トランスミッタ１０１は、光学的リンクを介して光学信号を送受信するトランシーバの一部分であっても良い。

電気的リンクドライバ１０２は、電気信号を用いてデータを送信するポイントツーポイントリンクをドライブする目的で用いられるドライバを含んでも良い。ポイントツーポイント・トポロジでは、リンクを用いてソースは目的地と相互接続される。ポイントツーポイントリンク内のデバイスは、お互いを結ぶ専用の接続部を有す。複数のデバイスは、バス構成のように伝送路を共有しない。電気的リンクドライバ２０１の実施形態は、ＰＣＩエクスプレス（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔＥｘｐｒｅｓｓ、以後ＰＣＩｅと称す）ドライバ、ＳＡＴＡ（ＳｅｒｉａｌＡｄｖａｎｃｅｄＴｅｃｈｎｏｌｏｇｙＡｔｔａｃｈｍｅｎｔ）ドライバ等を含む。ＰＣＩｅ及びＳＡＴＡに関する詳細は以下に示す。

レーザ１０４の実施形態は、垂直共振器面発光レーザ（ＶＣＳＥＬ）、ファブリ・ペロー（ＦＰ）レーザ、分布帰還型（ＤＦＢ）レーザ、発光ダイオード（ＬＥＤ）、共振器型ＬＥＤ（ＲＣＬＥＤ）等の半導体レーザダイオードを含む。半導体レーザダイオードにおいては、レーザ電流が閾値を超えた状態を維持しているときに、コヒーレント光学出力が生成されても良い。通常、レーザダイオードが高速のスイッチングアプリケーションに用いられる場合は、ターンオン時のディレイを無くす目的で、レーザダイオードには閾値をわずかに超えたバイアスがかけられる。バイアス電流は、レーザダイオードを閾値レベル以上に維持して、レーザダイオードをリニア動作領域で動作させる目的で用いられる。１つの実施形態では、レーザ出力電力レベルをハイレベルとローレベルとにスイッチングすることによってレーザ出力が変調される。これらのハイレベル及びローレベル光学出力は、受信デバイスによって論理信号１及び０と認識されても良い。

１つの実施形態においては、電気的リンクドライバ１０２によってドライブされるポイントツーポイントリンクは、リンクの一端と一端との間でデータを送信する目的で差動信号を用いても良い。差動信号は、ポイントツーポイントリンクの各端において、差動ドライバ及び差動レシーバを含む。差動信号は、論理信号１及び０を送信する目的で、２つの導体間の電位差を利用する。差動信号は、プラスターミナルＤ＋及びマイナスターミナルＤ−の電圧を用いる。差動電圧を、プラス電圧とマイナス電圧との差として提示しても良い。例えば、Ｄ＋ターミナルとＤ−ターミナルとの間にプラスの電位差がある場合を論理値１と、マイナスの電位差がある場合を論理値０と定義しても良い。差動信号の間に電位差が無い場合は、ポイントツーポイントリンクがオフ状態であると定義しても良い。

図１の実施形態では、従来のレーザドライバの代わりに、電気的リンクドライバ１０２によってレーザ１０４はドライブされる。電気的リンクドライバ１０２は、電気的リンクドライバ１０２の変更無しで、レーザ１０４をドライブする目的で用いられても良い。銅線等のメタル伝送線をドライブする同一のフィジカル層によって、レーザをドライブしても良い。従って、ここに記した実施形態によれば、電気的リンクのドライブを意図する電気的リンクドライバを、光学的リンクを介して送信すべく、レーザをドライブする目的で用いても良い。

本発明の実施形態は、レーザをドライブする目的で、カスタマイズされたレーザドライバの代わりに、標準化された、入手が容易な電気的リンクドライバを用いても良い。１つの実施形態においては、銅ケーブルが通常用いられるマザーボードから外れる電気的リンクは、ここに記した実施形態に用いる光学ファイバに置き換えられても良い。

レーザドライバの使用を避けることによって、電気的リンクドライバに加え、レーザドライバに電力を供給する必要がなくなるので、システムにおいて省電力化が達成できる。
光学的リンクは、より軽量であり、電磁気干渉を低減でき、より長いケーブル長が実現できる点において、メタル導体より優れている。更に、レーザドライバを用いないので、トランスミッタ１０１の製造及び試験に関連するコストを低減できる。

１つの実施形態においては、電気的リンクドライバ１０２は、ＳＡＴＡドライバを含んでも良い。ＳＡＴＡドライバを用いたここでの実施形態は、ＳＡＴＡ仕様書（ＳｅｒｉａｌＡＴＡ：ＨｉｇｈＳｐｅｅｄＳｅｒｉａｌｉｚｅｄＡＴＡｔｔａｃｈｍｅｎｔ、Ｒｅｖｉｓｉｏｎ１．０ａ、２００３年１月７日）に実質的に適合したものでも良い。ＳＡＴＡは、データを送信する目的で第１のシリアルパスを用い、送り手にアクノリッジを返す目的で第２のシリアルパスを用いる。それぞれの信号パスは、２線の差動信号ペア、即ち、チャンネルごとに４つの信号線を用いる。ＳＡＴＡは、１．５ギガビット／秒又はそれよりも速い速度で、データを送信しても良い。ＳＡＴＡ仕様書に準じると、ＳＡＴＡリンクの電圧スイングは、最小コモンモード電圧が略０．２５Ｖの状態で、コモンモード電圧に関しては、略０．１２５ボルト（Ｖ）である。

図２Ａ〜２Ｃを参照して、ＰＣＩｅに関する詳細を、ＰＣＩＥｘｐｒｅｓｓＢａｓｅＳｐｅｃｉｆｉｃａｔｉｏｎＲｅｖｉｓｉｏｎ１．０ａ、２００３年、４月１５日（以後ＰＣＩｅ仕様書と称す）に準じて説明する。本発明の実施形態はＰＣＩeドライバを含んでいるが、本発明の実施形態はＰＣＩｅドライバに限定されないことは理解できるであろう。ＰＣＩｅは、チップツーチップ接続、アドインカード接続、及び、ケーブルを用いたボードとデバイスとの間の接続を含むさまざまなアプリケーションにおいて用いられても良い。入力／出力コントローラハブ（ＩＣＨ）と関連して、ＰＣＩｅを用いた本発明の実施形態を以下に述べるが、ここに記した実施形態がＩＣＨを用いた形態に限定されないことは理解できるであろう。

図２Ａに、コンピュータシステム２００の１つの実施形態を示す。コンピュータシステム２００の実施形態は、デスクトップコンピュータ、ノートブックコンピュータ、サーバ、パーソナルデジタルアシスタント（ＰＤＡ）、ネットワークワークステーション等を含むが、これらには限定されない。コンピュータシステム２００は、メモリコントローラハブ（ＭＣＨ）２０２等のメモリコントローラに結合された、入力／出力コントローラハブ（ＩＣＨ）２０４等のＩ／Ｏコントローラを含む。１つの実施形態においては、ＩＣＨ２０４は、ダイレクトメディアインターフェース（ＤＭＩ）２３６を介してＭＣＨ２０２に結合される。１つの実施形態においては、ＭＣＨ２０２及びＩＣＨ２０４はともに、コンピュータシステム２００のチップセットの少なくとも一部を構成する。更に他の実施形態においては、ＩＣＨ２０４は、Ｉ／Ｏコントローラであるインテル（登録商標）ＩＣＨファミリーを含む。

中央処理ユニット（ＣＰＵ）２０６及びメモリ２０８は、ＭＣＨ２０２に結合している。ＣＰＵ２０６及びメモリ２０８の実施形態は、図６に関連して後に説明する。ＭＣＨ２０２はまた、ＰＣＩeリンク２１１を介してグラフィックスカード２１０に結合している。別の実施形態では、グラフィックスカード２１０は、ＡＧＰ（ＡｃｃｅｌｅｒａｔｅｄＧｒａｐｈｉｃｓＰｏｒｔ）（図示せず）を介してＭＣＨ２０２と結合しても良い。

ＩＣＨ２０４は、ＳＡＴＡインターフェース２１２、ユニバーサルシリアルバス（ＵＳＢ）２１６、及びＬＰＣ（ＬｏｗＰｉｎＣｏｕｎｔ）バス２１８をサポートしても良い。
図２にはまた、光学的リンク２１３を介してＳＡＴＡインターフェース２１２に結合したＳＡＴＡハードディスクドライブ２１４が示されている。ＳＡＴＡインターフェース２１２及びハードディスクドライブ２１４はそれぞれ、ＳＡＴＡドライバを用いてレーザをドライブする本発明の実施形態を含んでも良い。

ＩＣＨ１０４はまた、ＰＣＩｅポート２２０−１〜２２０−４を含んでも良い。図２Ａに示した実施形態は、４つのＰＣＩｅポートを備えたＩ／Ｏコントローラを含んでいるが、本発明の実施形態は、４つのＰＣＩｅポートを備えたＩ／Ｏコントローラに限定されないことは理解できるであろう。

それぞれのポート２２０は、ＰＣＩｅリンク２２４を介してデバイスに結合される。図２Ａの実施形態においては、ポート２２０−１は、リンク２２４−１を介してデバイス２２８に結合され、ポート２２０−２は、リンク２２４−２を介してデバイス２３０に結合され、ポート２２０−３は、リンク２２４−３を介してデバイス２３２に結合され、ポート２２０−４は、リンク２２４−４を介してスイッチ２３４に結合される。スイッチ２３４は、追加のデバイスを接続する更なるＰＣＩｅポートを提供しても良い。

デバイス２２８、２３０及び２３２、及びスイッチ２３４は、拡張カード接続又はケーブル接続を用いることによって、ＩＣＨ２０４と結合されても良い。本発明の実施形態においては、リンク２２４が用いられても良い。デバイス２２８、２３０及び２３２の実施形態は、内部デバイス及び外部デバイスを含む。

図２Ｂに示すとおり、デバイス２５０は、ＰＣＩｅリンク２７０を介してデバイス２６０に結合される。リンク２７０は、デバイス２５０のポート２５２とデバイス２６０のポート２６２との間を結ぶ。リンク２７０は、デバイス２５０と送受信を行う受信ペア２７４及び送信ペア２７２を含む差動信号ペアを含む。

リンク２７０は、少なくとも１つのレーンをサポートする。それぞれのレーンは、差動信号ペアのセットであり、送信用の１つのペアと、受信用の１つのペアがあるので、トータルで４つの信号が存在する。例えば、ｘ１リンクは１つのレーンを含み、ｘ４リンクは、４つのレーンを含む。リンク２７０の幅については、デバイス２５０とデバイス２６０との間の通信帯域幅を増加させる目的で、複数のレーンが統合されても良い。１つの実施形態においては、リンク２７０は、ｘ１、ｘ２、ｘ４、ｘ１６、又はｘ３２リンクを含んでも良い。１つの実施形態においては、一方向の１つのレーンは、２．５ギガビット／秒のレートを有しても良い。レーンの統合により、ｘ３２リンクは、各方向に１０ギガビット／秒（ＧＢ／ｓｅｃ）の送信を行っても良い。

図２Ｂはまた、ＰＣＩｅアーキテクチャのある実施形態のロジック層を示している。ポート２５２は、トランザクション層２５４、データリンク層２５６、及びフィジカル層２５８を用いる。ポート２６２は、対応するトランザクション層２６４、データリンク層２６６、及びフィジカル層２６８を用いる。

デバイス間の情報は、パケットを用いて通信される。パケットを送信する目的で、パケットはトランザクション層からスタートして、フィジカル層まで伝えられる。パケットは、受信側デバイスのフィジカル層において受信され、トランザクション層まで伝えられる。パケットデータは受信側デバイスにおいて、パケットから抽出される。

図２Ｃに、リンク２７０のフィジカル層の更なる詳細を示す。デバイス２５０は、リンク２７０を介してデバイス２６０のレシーバ２８４にデータを送信する目的で、ＰＣＩeドライバ２８０を含む。同様に、デバイス２６０は、デバイス２５０のレシーバ２８２にデータを送信する目的で、ＰＣＩeドライバ２８６を含む。ＰＣＩｅ仕様書に従えば、トランスミッタは、０．８〜１．２Ｖの差動ピーク・ピーク出力電圧、及び０〜３．６Ｖのコモンモード電圧を用いる。

図３に、本発明の実施形態を示す。ＰＣＩｅドライバ３０４は、プラス電圧ターミナル（Ｄ＋）３０４Ａ及びマイナス電圧ターミナル（Ｄ−）３０４Ｂを含む。プラスターミナル３０４Ａは、交流（ＡＣ）カップリングコンデンサ３０６と結合する。ＡＣカップリングコンデンサ３０６は、ＶＣＳＥＬ３１２のアノード３１４と結合する。

直流（ＤＣ）電流源３０８は、アノード３１４と結合しているＡＣブロック３１０と結合している。ＤＣ直流源３０８は、ＶＣＳＥＬ３１２に対してバイアス電流を提供する。ＶＣＳＥＬ３１２の光出力は、光学的リンク３３０に光学的に結合している。
光学的リンク３３０の実施形態は、光学ファイバ、又は、ポリマ導波路等のその他のタイプの導波路を含む。

ＶＣＳＥＬ３１２のカソード３１６は、グランド３２２に結合される。グランド３２２はまた、終端抵抗３１８に結合される。１つの実施形態においては、抵抗３１８は、５０オームの抵抗を有する。抵抗３１８は、ＰＣＩeドライバ３０４のマイナスターミナル３０４Ｂに結合しているＡＣカップリングコンデンサ３２０に結合される。

別の実施形態では、ＶＣＳＥＬ３１２は、アノード３１４が終端抵抗３１８に、カソード３１６がＡＣカップリングコンデンサ３０６に結合するように設けられても良い。

ＰＣＩｅドライバ３０４は、ＶＣＳＥＬ３１２に変調電流を供給する。図３の実施形態では、ＰＣＩｅドライバ３０４は、一本の信号線により、ＶＣＳＥＬ３１２をドライブする。つまり、ＶＣＳＥＬ３１２は、プラスターミナル３０４Ａを介してドライブされて、マイナスターミナル３０４Ｂは、グランド３２２に終端される。

ＡＣカップリングコンデンサ３０６は、ＰＣＩeドライバ３０４とＶＣＳＥＬ３１２との間で、ＤＣ電圧レベルをアイソレートする目的で用いられる。１つの実施形態においては、ＶＣＳＥＬ３１２の順方向電圧は、ＰＣＩｅドライバ３０４の許容コモンモード電圧より大きくても良い。１つの実施形態においては、ＰＣＩeドライバが１．０Ｖの信号を出力して、ＶＣＳＥＬ３１２の順方向電圧が略２．０Ｖ±１０％である。

更に、ＰＣＩｅ仕様書は、リンクの各レーンのトランスミッタにおいてＡＣカップリングすることを推奨している。ＰＣＩｅ仕様書は、７５ナノファラッド（ｎＦ）と２００ｎＦとの間のコンデンサによりＡＣカップリングすることを開示している。ＡＣカップリングコンデンサ３０６もまた、ＰＣＩｅ仕様書に準じた範囲内において本発明の実施形態を提示する。別の実施形態においては、電気的リンクドライバとレーザとの間でＤＣカップリングを行っても良い。

ＤＣ電流源３０８は、ＶＳＣＥＬ３１４に対してバイアス電流を提供しても良い。１つの実施形態においては、ＤＣ電流源３０８は、ＰＣＩｅドライバ３０４と供にパッケージ化された回路であっても良く、その場合、ＤＣ電流源は、ＰＣＩｅドライバ３０４と同一のチップ上にあっても良く、別のチップ上にあっても良い。別の実施形態においては、ＤＣ電流源３０８は、ＰＣＩｅドライバ３０４とは別個にパッケージ化されたチップであっても良い。

１つの実施形態においては、ＡＣブロック３１０は、ターミナル３０４Ａの変調信号を、ＤＣ電流源３０８、及びＤＣ電流源３０８に関連した接続部から派生する寄生信号からシールドしても良い。例えば、ＤＣ電流源３０８は、多くの寄生容量を有する場合がある。その場合、ＤＣ電流源３０８を変調信号からアイソレートすることが望ましい。別の実施形態においては、ＤＣ電流源３０８におけるＤＣ電圧の変動が、供給されるＤＣ電流に影響を与えるので、ＤＣ電流源３０８は、変調信号とアイソレートされる。

上記のとおり、ＰＣＩｅドライバ３０４のマイナス出力３０４Ｂは、ＡＣカップリングコンデンサ３２０及び終端抵抗３１８を介してグランド３２２に接続される。終端抵抗３１８は、ＶＣＳＥＬ３１２と平衡した負荷をＰＣＩｅドライバ３０４に与える。１つの実施形態においては、ＡＣカップリングコンデンサ３２０は、ＰＣＩｅドライバ３０４のコモンモード出力には設けられない。

図４に、ポイントツーポイントリンク用電気的リンクドライバを用いてレーザをドライブする論理及び動作を表すフロー図４００を示す。最初にブロック４０２において、変調電流が生成される。１つの実施形態においては、変調電流を生成するステップは、レーザの順方向電圧に適合するよう変調電流の電圧を調整するステップを含んでも良い。１つの実施形態においては、ＡＣカップリングコンデンサ３０６は、ＰＣＩｅドライバ３０４とＶＣＳＥＬ３１２のコモンモード電圧をアイソレートする働きを担う。他の実施形態においては、電気的リンクドライバのコモンモード電圧が、ＶＣＳＥＬのコモンモード電圧と一致している場合には、ＡＣカップリングコンデンサは必要でないであろう。

続いて、ブロック４０４において、バイアス電流が生成される。１つの実施形態においては、バイアス電流を生成するステップにおいて、バイアス電流源は変調電流からアイソレートされても良い。

ブロック４０６に進んで、変調電流とバイアス電流を用いることによって、レーザをドライブする。１つの実施形態においては、レーザをドライブするステップでは、電気的リンクドライバに平衡負荷が提供されても良い。図３の実施形態においては、平衡負荷を電気的リンクドライバに提供する点に関しては、マイナス電圧ターミナル３０４Ｂとグランド３２２との間に結合される終端抵抗３１８を設けても良い。ブロック４０８において、レーザの光出力は、光学的リンクに光学的に結合される。

図５Ａ〜Ｃに、本発明の実施形態における試験を示す。図５Ａに、試験セットアップ５００を示す。ＰＣＩｅボード５０２及びＤＣ電流源５０４は、図３に示したとおり、ＡＣカップリングコンデンサ３０６及びＡＣブロック３１０と同様な機能を果たすテストデバイス５０６と結合される。

テストデバイス５０６は、ＶＣＳＥＬ５０８と結合される。光学ファイバ５１０は、ＶＣＳＥＬ５０８の光出力と光‐電気（Ｏ-Ｅ）コンバータ５１２とを結合する。Ｏ-Ｅコンバータ５１２は、ベッセルトムソン（ＢＴ）フィルタ５１４に結合して、ベッセルトムソンフィルタ５１４は、スコープ５１６に結合する。

図５Ｂに、ＰＣＩｅボード５０２から出力されるＰＣＩｅ電気信号のアイダイアグラムを示す。図５Ｃに、対応したＶＣＳＥＬ５０８の光出力のアイダイアグラムを示す。図５Ｃのアイダイアグラムは、図５Ｂと比較しても、ジッタの増加又はアイパターンの特性の低下がほとんど見受けられない。

図５Ｂ及び５Ｃのテスト条件を以下に述べる。ＶＣＳＥＬのバイアス電流は６．０ミリアンペア（ｍＡ）である。ＰＣＩｅドライバ変調電流は最小値にセットされる。ＰＣＩｅプリエンファシスは機能している。擬似ランダムビットシーケンスパターン７（ＰＲＢＳ７）が試験に用いられる。ＰＣＩｅドライバは、グランドに接続されたＰＣＩｅドライバのマイナスターミナルと共に、一本の信号線を用いてＶＣＳＥＬ５０８をドライブする。

図６に、ここに記した実施形態に準じた、レーザをドライブする電気的リンクドライバを含むコンピュータシステム６００の１つの実施形態を例示する。本発明の実施形態はまた、ＤＶＤ（ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｋ）プレーヤ／レコーダ、テレビ、セットトップボックス、コンピュータ又はビデオディスプレイ等の他の電子デバイスに用いられても良い。本実施形態は、電子デバイス等の内部のコンポーネントを接続する目的、又は、テレビに高速ビデオ信号を提供するためのテレビとセットトップボックスとの接続等のある電子デバイスと別のデバイスとを接続する目的で用いられても良い。

コンピュータシステム６００は、チップセット６０６に結合した、プロセッサ６０２及びメモリ６０４を含む。ストレージ６１２、不揮発性ストレージ（ＮＶＳ）６０５、ネットワークインターフェース（Ｉ／Ｆ）６１４、及び入力／出力（Ｉ／Ｏ）デバイス６１８が更に、チップセット６０６と結合されても良い。コンピュータシステム６００の実施形態は、デスクトップコンピュータ、ノートブックコンピュータ、サーバ、携帯情報端末（ＰＤＡ）、ネットワークワークステーション等を含むが、これらには限定されない。

１つの実施形態においては、コンピュータシステム６００は、メモリ６０４と結合したプロセッサ６０２、及び、メモリ６０４内に格納された命令を実行するプロセッサ６０２を含む。

プロセッサ６０２は、インテルコーポレーションｘ８６、Ｐｅｎｔｉｕｍ（登録商標）、Ｃｅｌｅｒｏｎ（登録商標）、又はＩｔａｎｉｕｍ（登録商標）ファミリプロセッサ等を含んでも良いが、これらには限定されない。１つの実施形態においては、コンピュータシステム６００は、マルチプルプロセッサを含んでも良い。別の実施形態においては、プロセッサ６０２は、２つ以上のプロセッサコアを含んでも良い。

メモリ６０４は、ディーラム（ＤＲＡＭ）、エスラム（ＳＲＡＭ）、シンクロナスディーラム（ＳＤＲＡＭ）、ランバスディーラム（ＲＤＲＡＭ）等を含んでも良いが、これらには限定されない。１つの実施形態においては、メモリ６０４は、リフレッシュ動作が不要な１つ以上のメモリユニットを含んでも良い。

チップセット６０６は、メモリコントローラハブ（ＭＣＨ）等のメモリコントローラ、入力／出力コントローラハブ（ＩＣＨ）等の入力／出力コントローラ等を含んでも良い。
別の実施形態においては、メモリ６０４に使われるメモリコントローラは、プロセッサ６０２と同一のチップに存在しても良い。チップセット６０６はまた、システムクロックサポート、パワーマネージメントサポート、オーディオサポート、グラフィックスサポート等を含んでも良い。１つの実施形態においては、チップセット６０６は、プロセッサ６０２及びメモリ６０４用ソケットを含むボードと結合する。

コンピュータシステム６００のコンポーネントは、さまざまな相互接続形式によって接続されても良い。１つの実施形態においては、相互接続形式は、２つのコンポーネント間のポイントツーポイント接続であっても良く、一方では他の実施形態として、相互接続形式は、３つ以上のコンポーネントを接続する形態であっても良い。そのような相互接続形式は、ＰＣＩエクスプレス等のＰＣＩ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔ）、ＳＭＢＵＳ（ＳｙｓｔｅｍＭａｎａｇｅｍｅｎｔｂｕｓ）、ＬＰＣ（ＬｏｗＰｉｎＣｏｕｎｔ）バス、ＳＰＩ（ＳｅｒｉａｌＰｅｒｉｐｈｅｒａｌＩｎｔｅｒｆａｃｅ）バス、ＡＧＰ（ＡｃｃｅｌｅｒａｔｅｄＧｒａｐｈｉｃｓＰｏｒｔ）インターフェース等を含んでも良い。Ｉ／Ｏデバイス６１８は、キーボード、マウス、ディスプレイ、プリンタ、スキャナ等を含んでも良い。ディスプレイの実施形態は、カソード・レイ・チューブ（ＣＲＴ）ディスプレイ、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ等を含んでも良い。

コンピュータシステム６００は、ネットワークインターフェース６１４を介して、外部のシステムとインターフェースを行っても良い。ネットワークインターフェース６１４は、モデム、ネットワークインターフェースカード（ＮＩＣ）、又は、あるコンピュータシステムと他のコンピュータシステムとを結合するその他のインターフェースを含んでも良いが、これらには限定されない。搬送波信号６２３が、ネットワークインターフェース６１４を用いて送受信されても良い。図６に示した実施形態においては、搬送波信号６２３は、ローカルエリアネットワーク（ＬＡＮ）、ワイドエリアネットワーク（ＷＡＮ）、インターネット、又はこれらの組み合わせ等であるネットワーク６２４を用いて、コンピュータシステム６００のインターフェースを行う目的で用いられる。１つの実施形態では、ネットワーク６２４はさらに、コンピュータシステム６００及びコンピュータシステム６２５がネットワーク６２４を介して通信できるよう、コンピュータシステム６２５と結合される。

コンピュータシステム６００はまた、ファームウェア及び／又はデータを格納する不揮発性ストレージ６０５を含む。不揮発性ストレージデバイスは、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリ、消去可能プログラマブル読み出し専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）等を含んでも良いが、これらには限定されない。ストレージ６１２は、磁気ハードディスクドライブ、磁気テープドライブ、光学ディスクドライブ等を含んでも良いが、これらには限定されない。プロセッサ６０２に実行される命令は、ストレージ６１２、メモリ６０４、不揮発性ストレージ６０５に格納されても良く、或いは、ネットワークインターフェース６１４を介して送信又は受信されても良い。

コンピュータシステム６００の実施形態は、ここに記したとおり、レーザをドライブする電気的リンクドライバを含んでも良い。例えば、図６において、ストレージ６１２は、光学的リンク６１１を介してチップセット６０６と結合しても良い。光学的リンク６１１の一方又は両方の送信端は、ここに記した実施形態に準じて、関連のレーザをドライブする電気的リンクドライバを含んでも良い。１つの実施形態においては、チップセット６０６における電気的リンクドライバは、チップセット６０６内の集積部分であっても良い。
別の実施形態では、電気的リンクドライバは、ＰＣＩｅスロット内に設けられるＰＣＩｅカードに含まれても良い。

他の例では、光学的リンク６１７は、チップセット６０６と外部デバイス６１９とを接続しても良い。外部デバイス６１９の実施形態は、外部磁気ハードディスクドライブ、外部光学ドライブ、ディスプレイ、ウェブカメラ、スキャナ等を含む。光学的リンク６１７の一方又は両方の送信端は、ここに記した実施形態に準じた、関連するレーザをドライブする電気的リンクドライバを含んでも良い。

１つの実施形態では、コンピュータシステム６００は、オペレーティングシステム（ＯＳ）ソフトウェアを実行しても良いことが理解できるであろう。例えば、本発明の１つの実施形態は、コンピュータシステム６００用のオペレーティングシステムとして、マイクロソフトＷｉｎｄｏｗｓ（登録商標）を利用しても良い。コンピュータシステム６００に用いられても良いその他のオペレーティングシステムは、アップルＭａｃｉｎｔｏｓｈ（登録商標）オペレーティングシステム、Ｌｉｎｕｘ（登録商標）オペレーティングシステム、Ｕｎｉｘ（登録商標）オペレーティングシステム等を含んでも良いが、これらには限定されない。

ここでは、本発明の実施形態におけるさまざまな動作を説明してきた。ここに記されたこれら動作の一部又は全ての順序は、これらの動作が必ずしも必要とする順序ではない。本記載に係わる当業者であれば、他の順序も存在することが理解できるであろう。更に、本発明のそれぞれの実施形態において、必ずしも全ての動作を説明してきたわけではないことも理解できるであろう。

アブストラクトの記載を含め、本発明の実施形態を説明したこれまでの記載は、網羅的な記載を意図しておらず、又、記載した正確な形式に本発明を限定するものではない。本発明の特定の実施形態及び例を説明の目的でここに記してきたが、相当の多用な改良ができることは、当業者であれば理解できるであろう。上記の詳細の記載を照らして、これらの改良を本発明に対して行っても良い。請求項で用いた用語は、明細書及び請求項で開示された特定の形態に本発明を限定することを意図していない。むしろ、請求項は、請求項解釈の確立された原則に従って解釈されるべきである。

Claims

一のポイントツーポイントリンク用の一の電気的リンクドライバと、
前記電気的リンクドライバと結合した一のレーザとを含み、
前記電気的リンクドライバは、前記レーザに一の変調電流を提供する装置。
前記電気的リンクドライバは、一のＰＣＩ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔ）エクスプレスドライバ又は一のＳＡＴＡ（ＳｅｒｉａｌＡｄｖａｎｃｅｄＴｅｃｈｎｏｌｏｇｙＡｔｔａｃｈｍｅｎｔ）ドライバのうちの１つを含む請求項２に記載の装置。
前記レーザは、一の垂直共振器面発光レーザ（ＶＣＳＥＬ）を含む請求項１に記載の装置。
前記レーザと光学的に結合した一の光学ファイバを更に含む請求項１に記載の装置。
前記レーザに一のバイアス電流を提供する目的で、前記レーザと結合した一のバイアス電流源を更に含む請求項１に記載の装置。
前記バイアス電流源と前記レーザとの間に結合される一の交流（ＡＣ）ブロックを更に含み、
前記バイアス電流源は、一の直流（ＤＣ）電流源を含む請求項５に記載の装置。
前記電気的リンクドライバは、前記レーザの一のアノードと結合した一のプラス電圧ターミナルと、前記レーザの一のカソードと結合した一のマイナス電圧ターミナルとを含む請求項１に記載の装置。
前記レーザの前記アノードと前記プラス電圧ターミナルとの間に結合される一の第１のＡＣカップリングコンデンサを更に含む請求項７に記載の装置。
前記レーザの前記カソードと前記マイナス電圧ターミナルとの間に結合される一の第２のＡＣカップリングコンデンサを更に含む請求項７に記載の装置。
前記レーザの前記カソードと前記第２のＡＣカップリングコンデンサとの間に結合される一の終端抵抗を更に含む請求項９に記載の装置。
一のポイントツーポイントリンク用の一の変調電流を生成する工程と、
一のバイアス電流を生成する工程と、
前記変調電流と前記バイアス電流とを用いることによって、一の半導体レーザダイオードをドライブする工程とを含み、
前記ポイントツーポイントリンクは差動信号を用いる方法。
前記変調電流は、前記半導体レーザダイオードに結合された一の電気的リンクドライバによって生成される請求項１１に記載の方法。
前記バイアス電流は、前記半導体レーザダイオードに結合された一の直流（ＤＣ）電流源によって生成される請求項１１に記載の方法。
前記変調電流を前記ＤＣ直流源からアイソレートする工程を更に含む請求項１３に記載の方法。
前記半導体レーザダイオードの一の順方向電圧に適合させる目的で、前記変調電流の電圧を調整する工程を更に含む請求項１１に記載の方法。
前記電気的リンクドライバに一の平衡負荷を提供する工程を更に含む請求項１１に記載の方法。
前記半導体レーザダイオードの一の光学出力と一の光学導波路とを光学的に結合する工程を更に含む請求項１１に記載の方法。
一の液晶ディスプレイと、
一の第１の光学的リンクを介して、前記液晶ディスプレイと結合した一のチップセットとを含み、
前記チップセットは、前記第１の光学的リンクと光学的に結合した一の第１のレーザと、前記第１のレーザと結合した一の第１の電気的リンクドライバとを含み、前記第１の電気的リンクドライバは前記第１のレーザに一の変調電流を提供するシステム。
一の第２の光学的リンクを介して、前記チップセットに結合した一の磁気ディスクドライブを更に含み、
前記チップセットは、前記第２の光学的リンクと光学的に結合した一の第２のレーザと、前記第２のレーザと結合した一の第２の電気的リンクドライブとを含み、前記第２の電気的リンクドライバは、前記第２のレーザに一の変調電流を提供する請求項１８に記載のシステム。
前記第１のレーザは、一の垂直共振器面発光レーザ（ＶＣＳＥＬ）を含む請求項１８に記載のシステム。