JP2008541690A - 複数のパワーレギュレータのスイッチング周波数を同期化させる装置及び方法 - Google Patents
複数のパワーレギュレータのスイッチング周波数を同期化させる装置及び方法 Download PDFInfo
- Publication number
- JP2008541690A JP2008541690A JP2008512427A JP2008512427A JP2008541690A JP 2008541690 A JP2008541690 A JP 2008541690A JP 2008512427 A JP2008512427 A JP 2008512427A JP 2008512427 A JP2008512427 A JP 2008512427A JP 2008541690 A JP2008541690 A JP 2008541690A
- Authority
- JP
- Japan
- Prior art keywords
- input
- synchronization signal
- power
- signal
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/10—Parallel operation of dc sources
- H02J1/102—Parallel operation of dc sources being switching converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
Abstract
電力供給は、同様の複数の調整された出力電圧を提供する複数のスイッチング・レギュレータを有する。スイッチング・レギュレータのオシレータ(28)は、同期化信号によって互いに同期化される。同期化信号検出器(62)は、同期化信号の検出時にオシレータのスイッチング周波数を一層低い周波数にシフトするように、1つ又はそれ以上のスイッチング・レギュレータに提供される。
Description
本発明は、全般的に、電気的電力供給に関し、特に、複数のパワーレギュレータのスイッチング周波数を同期化するための装置及び方法に関連する。
(背景)
パワーレギュレータは、多くの電気的デバイスにおいて、制御された電力をデバイス内の回路に提供するために用いられている。パワーレギュレータは、電圧を所望のレベルまで変換するため、電力を特定の出力レベルまで調整するためなどに用いられ得る。パワーレギュレータは、幾つかの異なる設計に従って構成される。このような設計の1つはスイッチング・パワーレギュレータであり、スイッチング・パワーレギュレータでは、入力電圧がオンとオフとに高速にスイッチングされ、その結果の信号は、一層低いレベルの出力電圧を提供するように平坦化される。多くのシステムにおいて、異なるレベルの複数の出力電圧を提供するために複数のレギュレータが用いられている。
パワーレギュレータは、多くの電気的デバイスにおいて、制御された電力をデバイス内の回路に提供するために用いられている。パワーレギュレータは、電圧を所望のレベルまで変換するため、電力を特定の出力レベルまで調整するためなどに用いられ得る。パワーレギュレータは、幾つかの異なる設計に従って構成される。このような設計の1つはスイッチング・パワーレギュレータであり、スイッチング・パワーレギュレータでは、入力電圧がオンとオフとに高速にスイッチングされ、その結果の信号は、一層低いレベルの出力電圧を提供するように平坦化される。多くのシステムにおいて、異なるレベルの複数の出力電圧を提供するために複数のレギュレータが用いられている。
図1に全般的に示すパワーレギュレータ24は、入力10、電力変換段12、及び出力14を含む。電力変換段12は、フィードバック・ネットワーク18を介して誤差増幅器20へフィード(feed)される出力16を有する。誤差増幅器20はコントローラ22を制御する電力変換段12をフィードする。
図2に全般的に示す、パワーレギュレータ24のコントローラ・ブロック22は、オシレータ28、ランプ・ジェネレータ30、及びパルス幅変調器32を含む。オシレータ28の動作周波数は、典型的にコントローラ22の外部にある、周波数設定構成要素34によって定められる。オシレータ・ブロック28は、必要に応じて、オシレータ動作周波数を同期化(sync)信号の周波数に一致させる同期化(sync)入力36を含み得る。外部同期化信号が存在しない場合、オシレータ28は、周波数設定構成要素34によって定められる周波数で動作する。この周波数は通常、「自走周波数」と呼ばれる。
オシレータ28の主要な機能は、例えばランプ・ジェネレータ30によって生成される、ランプ信号を生成するためにタイミング信号を提供することであり、このランプ信号は、パルス幅変調器32などのパルス幅変調器への必要な入力である。ランプ信号は、一般に、ピーク値までの線形の上昇及び最小値へ戻る急峻な低下を有する、鋸波形である。ランプ信号の周波数は、オシレータ出力の周波数に等しい。ランプ波形の1サイクルの周期Tは、1/foscに等しく、ここで、foscはオシレータ動作周波数である。
多くのシステムにおいて、複数のパワーレギュレータが用いられている。製造上の公差のため、そうでなければ同一のレギュレータが、僅かに異なる自走周波数で動作する。僅かに異なる周波数で動作する3つのレギュレータのランプ波形を図3のグラフ40に示す。グラフ40は、正確に言えば、図示する信号のタイミングの比較を容易にするために、互いの上に配置した幾つかのグラフである。横軸は全ての信号に共通の時間を表し、縦軸は各信号の電圧レベルを示すが、これらの電圧レベルは信号間で共通ではなく、互いに対して垂直にシフトされている。
図3において、42で参照するランプ1信号は、最低周波数オシレータからのものであり、TSLOWで示す波形持続期間を有する。44で参照するランプ2信号は、所望の公称周波数で動作するオシレータからのものである。ランプ2信号44の周期はTNOMで示す。ランプ3信号46は最高周波数オシレータからのものである。ランプ3信号46の周期はTFASTで示す。図示するように、これら3つの波形42、44及び46は、非同期に動作する3つのレギュレータを表している。特に、これら3つの信号の周期が比較され、矢印で示すように持続時間において異なるように示されている。これらの3つのレギュレータのスイッチング周波数は無関係である。
非同期に動作する複数のスイッチング・レギュレータを備えたシステムでは、複数のオシレータ周波数の和周波数及び差周波数で起こる、望ましくないビート周波数が生じる。これらのビート周波数は、その電気的システム内に入り込む望ましくないノイズを表す。ビート周波数の生成をなくすため、幾つかのレギュレータは、それらのオシレータを外部同期化信号に同期化させる選択肢をサポートしている。これにより、すべてのレギュレータは同じ周波数で動作させられる。
オシレータの同期化の1つの既知の方法は、幾つかの望ましくない制約及び副次的影響を示す。これらの副次的影響を図4のグラフ48に図示する。図4において、4つの信号に共通の横時間軸と、4つの信号に共通ではなくこれらの信号の比較を可能にするためシフトされている縦軸が示されている。ここでは、図3に示したものと同じ3つの信号レギュレータに、「Sync Pulse」と表示され50で参照する同期化信号が供給される。Sync Pulse信号50の周期は、TNOMに等しく、ランプ2信号44の周期と同じである。多くの同期化回路において、同期化信号の立ち上がり端は、ランプ信号を、その最小値に即時に戻り新しい立ち上がり期間(rising interval)を開始するようにさせる。図4において、最低自走動作周波数を表すランプ1信号42は、期待されるように動作する。Sync Pulse信号50に同期パルス52が生じると、現在のランプは終了され、次のサイクルが開始する。ここでは、ランプ1信号42の周期は、Sync Pulse信号50の周期に等しい。同様の方式で、公称自走周波数を表すランプ2信号44も、Sync Pulse周期TNOMに固定される。しかし、最高自走周波数を表すランプ3信号46aは、異常な動作を示す。この信号は、Sync Pulse信号50より高い周波数で動作するため、この信号のオシレータは、この信号の通常のランプ・サイクルを終了し、Sync Pulse信号50の次のパルス52が到着する前に別のサイクルを開始する。Sync Pulse信号50のパルス52がランプ3信号46aのオシレータに到着すると、それは、進行中のランプ・サイクルを終了させ、新しいランプ・サイクルを開始させる。これにより、46aで図示するような、パルス幅変調器32の不適切なオペレーションを引き起こし得る、くずれたランプ波形が生成される。この問題を解決するため、既知の回路では、同期化信号の周波数を、同期化されるべきオシレータの最高自走周波数と等しく又はそれより高くする必要がある。これは、他の副次的な悪影響を引き起こし得る、望ましくない制約となる。
(概要)
本発明は、複数のスイッチド・パワーレギュレータの互いとの同期化を可能にする方法及び装置を提供する。特に、同期化信号が存在すると、スイッチング・オシレータの発振周波数を低減させる、制御入力が提供される。発振周波数の低減は、同期化パルスによる対応するスイッチド・レギュレータの制御を可能にするために、同期化パルスよりも周波数が高くなり得るスイッチド・レギュレータ・ランプ信号を、同期化パルスより低い周波数までシフトさせる。
本発明は、複数のスイッチド・パワーレギュレータの互いとの同期化を可能にする方法及び装置を提供する。特に、同期化信号が存在すると、スイッチング・オシレータの発振周波数を低減させる、制御入力が提供される。発振周波数の低減は、同期化パルスによる対応するスイッチド・レギュレータの制御を可能にするために、同期化パルスよりも周波数が高くなり得るスイッチド・レギュレータ・ランプ信号を、同期化パルスより低い周波数までシフトさせる。
説明する方法及び装置は、複数のパワーレギュレータの信号を互いに同期化させることが可能である。本発明の原理を前述の例に適用すると、3つのレギュレータのランプ信号42、44、及び46は、互いに同期化される。特に、図5において、ランプ1信号42、ランプ2信号44、及びランプ3信号46は、グラフ54の共通の時間線に沿っているが、比較を可能にするためこれらの信号はシフトされて示されている。Sync Pulse信号50も図示されている。
図5の波形を見直せば明らかなように、本発明を用いた結果、同じ3つのパワーレギュレータのオペレーションは共通の信号周期TNOMに同期化される。最高自走周波数を有するレギュレータ信号46を含む、すべての3つのレギュレータ信号42、44、及び46は、Sync Pulse信号50に同期化される。すべてのランプ信号は、パルス幅変調器32などのパルス幅変調器の適切なオペレーションに対し正しい形状を示す。
本発明に従った回路の一実施例を図6にブロック図で全般的に示す。図示した図面において、図2のものと同じ又は同様の要素には同じ参照番号を用いている。回路60は、コントローラ22のオシレータ・ブロック28に供給されるものと同じ同期化入力信号36を受信する、同期化検出器62を含む。同期化検出器62は、同期化信号の存在を検出すると状態を変化させる出力64を有する。同期化検出器出力64は、オシレータ28の周波数設定入力72に接続される1つ又はそれ以上の周波数設定構成要素68及び70を接続又は接続解除する、何らかの形式の電子的スイッチ66を制御する。電子的スイッチ66がアクティブになると、周波数設定構成要素68及び70の実行値は、オシレータ28の自走周波数よりも低く変更される。レギュレータの自走周波数を適切な量だけ低くすることにより、すべてのレギュレータが所望の同期化周波数よりも低い自走周波数を示すことが確実となる。これにより、ランプ波形を適切に生成することが確実となる。このため、ユーザ又はビルダー(builder)が、すべてのレギュレータを、公称期待値スイッチング周波数で動作する同期化信号に同期化させることが可能となる。これらのレギュレータは、最高期待値周波数で動作させられることはない。
本発明の回路は、多くの方法で実施化され得る。そのような実施例の1つは、前述したブロックを、既存のパワーレギュレータ・コントローラ集積回路とインターフェースする外部回路として付加するものである。これらの集積回路の多くは、オシレータ自走周波数を設定するために外部構成要素を利用する。この外部構成要素は、場合によっては、レジスタである。他の例ではキャパシタである。レジスタ・タイプの周波数設定方式の場合、周波数設定入力の抵抗の値の増加がオシレータ周波数を低下させるのが典型的である。キャパシタ・タイプの方式の場合、静電容量の増加がオシレータ周波数を低下させ得る。用いられる周波数設定方法によっては、同期化検出器制御スイッチ(図6参照)を通常閉デバイス又は通常開デバイスとして構成することが必要となる場合がある。図6でZ2と表示され68で参照するスイッチド周波数設定構成要素を、70で参照する更なる構成要素Z1に対し、図示した並列の構成ではなく直列の要素として構成することが必要となる場合がある。望ましい動作は、同期化信号の検出時に、自走オシレータ周波数を低下させるように、周波数設定要素の実行値を変更することである。他の構成も可能であり、本発明の範囲に含まれる。
抵抗性周波数設定要素を備えたコントローラを用いる本発明の詳細な一実施例を図7に示す。具体的には、コントローラ80は、同期化入力(Sync In)82、誤差増幅器からの入力84、及び電力変換段への出力86を有する。複数の構成要素が、コントローラ80のRT入力88に接続されて提供される。これらの構成要素は、キャパシタC1 90、キャパシタC2 92、ダイオードD1 94、ダイオードD2 96、及びレジスタR2 98を含む。これらの構成要素は、同期化検出器として共に機能する。トランジスタQ1 100は、制御入力に接続される同期化検出器と共にスイッチとして機能する。ここでは、トランジスタは、バイポーラトランジスタであり、制御入力はベースである。FETなどの他のタイプのトランジスタ、又は他のタイプのスイッチが提供され得ることも予測されている。レジスタR3 102及びR4 104は、周波数設定構成要素である。この回路の同期化入力接続にはレジスタR1 106が提供される。
この実施例において、同期化信号が存在しない場合、トランジスタQ1 100は、レジスタR2 98及びキャパシタC2 92間の電力供給電圧Vccによってオンにされる。キャパシタC2 92は、レジスタR2 98を介する電流の結果として、トランジスタQ1 100へのベース電圧を、このトランジスタをオンにするのに充分となるまで上げるように充電する。オン状態のトランジスタQ1 100は、レジスタR4 104を効果的に短絡させ、オシレータ周波数の設定値への影響をなくす。同期化信号が存在しないこの条件下では、発振周波数は、レジスタR3 102の値によってのみ定められる。Sync in入力に周期的同期化信号が印加されると、これらの同期化検出器構成要素の複合的な動作が、トランジスタQ1 100へのベース電圧を低下させ、トランジスタQ1 100をオフにさせる。この動作により、レジスタR3 102は、効果的にレジスタR4 104と直列に配置される。発振周波数は、この場合、レジスタR3 102及びレジスタR4 104の抵抗値の和によって定められる。これは、レジスタR3 102のみの抵抗値よりも大きな総抵抗値であるため、発振周波数は低減され、これは所望された意図である。
容量性周波数設定要素を備えたコントローラを用いる、本発明の更なる実施例を図8に示す。図7のものと同じ又は同様の要素には同じ参照番号を用いている。この実施例において、同期化検出器は、以下の構成要素:キャパシタC1 90、キャパシタC2 92、ダイオードD1 120、ダイオードD2 122、及びレジスタR2 124を含む。トランジスタQ1 100はスイッチとして機能する。ここでは、キャパシタC3 126及びC4 128が周波数設定構成要素である。この実施例において、同期化信号が存在しない場合、トランジスタQ1 100はオフにされる。これにより、この回路からキャパシタC3 126が効果的に除かれる。同期化信号が存在しないこの条件下では、発振周波数は、キャパシタC4 128の値によってのみ定められる。周期的同期化信号が印加されると、これらの同期化検出器構成要素の複合的な動作が、トランジスタQ1 100をオンにさせる。この動作により、キャパシタC3 126は、効果的にキャパシタC4 128と並列に配置される。発振周波数は、この場合、キャパシタC3 126及びC4 128の和によって定められる。これは、キャパシタC4 128のみの値よりも大きな総静電容量値であるため、発振の周波数は低減され、これは所望された意図である。
本発明の原理は、既存のコントローラ集積回路に接続される外部回路に限定されない。同期化検出の機能及びオシレータ自走周波数のシフトは、コントローラ集積回路に統合されてもよい。ここでは、デジタル技術を用いる同期化検出ブロックの一実施例を図9に示す。既存のオシレータ・ブロックからのクロック信号130は、2つのDフリップフロップ134及び136のクロック入力132にフィードされる。同期化入力138に同期化入力信号が存在しない場合、Sync Present信号140がディアサートされる。同期化入力信号138が印加されると、Sync Present信号140は即時にアサートされる。Sync Present信号140がアサートされると、オシレータ28などのオシレータ・ブロックは、一層低い動作周波数にシフトするように指令される。同期化入力信号138が除かれると、Sync Present信号140は、オシレータ・クロックの2クロック周期内にディアサートされる。
本発明を用いる電力分配システムの一例を図10に示す。本発明に従った3つのパワーレギュレータ150、152、及び154が図示されている。これらの3つのパワーレギュレータ150、152、及び154は、例えば、デジタル集積回路156によって要求される3つの異なる電圧を送出する。集積回路156は、マイクロプロセッサ、デジタル・シグナル・プロセッサ、プログラマブル・ゲート・アレイ、特定用途向け集積回路(ASIC)、又は複数の動作電圧を要求する任意の他の高性能集積回路であり得る。幾つかの集積回路又は非集積回路にもレギュレータ150、152、及び154によって電力が供給され得ることも予測し得る。150で参照するパワーレギュレータ1は、3.3Vを集積回路156のVI/O供給レール158に送出する。152で参照するパワーレギュレータ2は、1.8Vを集積回路156のVCORE1供給レール160に送出する。154で参照するパワーレギュレータ3は、1.2Vを集積回路156のVCORE2供給レール162に送出する。全ての3つのレギュレータ150、152、及び154への入力電力は、入力電圧164で表示される、共通のソースから供給される。全ての3つのレギュレータ150、152、及び154のスイッチング周波数は、共通の主同期化パルス(Master sync pulse)166に固定され、主同期化パルス166は、3つのパワーレギュレータ150、152、及び154の各々のSync in入力168、170、及び172をフィードする。同期化入力機能は、図6で説明したように動作する。特に、同期化信号が検出され、同期化信号が全てのレギュレータを互いに同期化して動作させるように、レギュレータのスイッチング周波数が低減される。すべての3つのパワーレギュレータ150、152、及び154が同じ周波数で動作することで、デジタル集積回路156に現れるシステムノイズが最小化される。
このように、高速に動く如何なるレギュレータをも主同期化信号と「同期化(sync up)」できるように、スイッチド・レギュレータのオシレータの発振周波数を一層低い発振周波数にシフトさせるための回路及び方法の幾つかの実施例が図示及び説明されている。
本発明は、種々の代替例を含むのに充分広い範囲のものである。例えば、図示した電力供給は、3つの電圧を生成する3つのレギュレータを有する。もちろん、一層多い又は少ないレギュレータを有する電力供給に本発明を適用することも可能である。図5の例は、本発明の解決策を提供するため、パワーレギュレータのうちの1つのみが周波数シフトを必要とする、電力供給を開示している。このように、すべてよりも少ないレギュレータに周波数シフトを提供すること、或いは代替として、全てのレギュレータに対してこの機能を提供することも考慮されている。図示した同期化センサは、幾つかの実施例において個別の構成要素で形成される。しかし、スタンドアロン回路であり得る集積回路、或いは他の機能も実行する集積回路に組み込まれ得る集積回路によって、この機能が供給されてもよい。
本発明の実施例は、同期化パルス検出が、各レギュレータに対して実行され、レギュレータ内に含まれる又はレギュレータと関連することを提供する。これにより、レギュレータを、一商品品目として、スタンドアロン・ユニットとして提供することができる。代替の実施例は、マルチ・レギュレータ電力供給に対する同期化パルス検出が、各レギュレータに接続された出力を備えた、単一の同期化検出器によって提供されることを提供する。これらの2つの代替例の組み合わせも提供され得、レギュレータよりも少ない同期化パルス検出器が供給される。
同期化信号はパルスとして示されている。パルス以外の他の信号も、レギュレータ同士の同期化に用いられることが予測されている。
本発明が関連する分野に習熟する者であれば、特許請求の範囲から逸脱することなく、説明した例示の実施例に対し、多くの、及び種々の付加、削除、置換及び他の修正が成され得ることが理解されるであろう。
Claims (10)
- 調整された出力電圧を生成するためのパワーレギュレータであって、
入力信号を受信するように接続される電力入力を有し、調整された出力電圧が生成される出力を有する、電力変換段であって、制御入力を有する前記電力変換段と、
前記電力変換段の前記出力に接続される入力を有するフィードバック・ループであって、前記電力変換段の前記制御入力に接続される出力を有する前記フィードバック・ループと、
前記フィードバック・ループ内に接続されるコントローラであって、周波数設定入力及び同期化入力を有する前記コントローラと、
前記コントローラの前記周波数設定入力に接続されるスイッチであって、前記同期化入力での同期化信号の存在に依存して前記周波数設定入力の状態を変化させるように接続されている前記スイッチと、
を含む、パワーレギュレータ。 - 請求項1に記載のパワーレギュレータであって、更に、
前記スイッチのオペレーションにより前記コントローラの前記周波数設定入力に選択的に接続されるように接続されるインピーダンス要素、
を含む、パワーレギュレータ。 - 請求項1または2に記載のパワーレギュレータであって、前記コントローラが、
前記周波数設定入力に接続される入力及び前記同期化入力に接続される入力を有するオシレータであって、前記オシレータはオシレータ出力を有し、同期化信号の存在を示す状態に前記スイッチが変化させられると、一層低い周波数オシレータ信号を生成するように動作する、前記オシレータと、
前記オシレータ出力に接続されるランプ・ジェネレータであって、ランプ信号出力を有する前記ランプ・ジェネレータと、
前記ランプ信号出力に接続された入力を有するパルス幅変調器であって、前記電力変換段の前記制御入力に接続された出力を有する前記パルス幅変調器と、
を含む、パワーレギュレータ。 - パワーレギュレータであって、
周波数設定入力を有し、オシレータ信号を生成するための出力を有する、オシレータと、
前記オシレータに接続される同期化信号入力と、
前記同期化信号入力での同期化信号の存在に依存して、前記周波数設定入力の状態を変化させるように接続される同期化信号検出器であって、前記周波数設定入力の前記状態の前記変化が、前記オシレータの出力周波数の変化となる、同期化信号検出器と、
を含む、パワーレギュレータ。 - 請求項1に記載のパワーレギュレータであって、前記同期化信号検出器が、前記周波数設定入力での状態を選択的に変化させるスイッチ要素を含む、パワーレギュレータ。
- 請求項2に記載のパワーレギュレータであって、更に、
前記スイッチ要素に接続される抵抗性又は容量性要素であって、前記同期化信号入力での同期化信号の存在に依存して、前記周波数設定入力に適用される、前記抵抗性又は容量性要素と、
を含む、パワーレギュレータ。 - 複数の調整された電力レベルの生成のための、請求項1に記載のパワーレギュレータであって、
各々が、入力電力信号を受信するように接続され調整された電力レベルを生成するように動作し得る、複数のパワーレギュレータであって、前記パワーレギュレータの各々が同期化信号入力を含み、前記パワーレギュレータの各々が周波数設定入力を有する、複数のパワーレギュレータと、
前記パワーレギュレータの前記同期化入力に接続される同期化信号出力を有する同期化信号発生器と、
前記同期化信号を受信するように接続された入力を有する同期化信号検出器であって、前記複数のパワーレギュレータのうち少なくとも1つの前記周波数設定入力に接続される出力を有する前記同期化信号検出器と、
を含む、パワーレギュレータ。 - 請求項7に記載の電力供給であって、更に、
前記パワーレギュレータのうち少なくとも1つの周波数設定入力に接続されるスイッチであって、前記同期化信号が前記同期化信号検出器によって検出されると、前記スイッチを検出位置に変更するように前記同期化信号検出器に接続され、前記スイッチの前記検出位置が前記パワーレギュレータのうち前記少なくとも1つの周波数を変化させる、スイッチと、
を含む、電力供給。 - パワーレギュレータのスイッチング周波数を同期化させる方法であって、
複数のスイッチング・レギュレータによって複数の出力電圧を生成し、前記スイッチング・レギュレータはスイッチング信号を有し、
同期化信号で前記スイッチング・レギュレータを互いに同期化させ、
前記同期化信号の存在を検出し、
前記同期化信号を検出すると、前記スイッチング信号を一層低い周波数に設定する、
工程を含む、方法。 - 請求項9に記載の方法であって、前記同期化信号の存在を検出する前記工程が、前記複数のスイッチング・レギュレータの各々に対して実行される、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/132,068 US7235958B2 (en) | 2005-05-18 | 2005-05-18 | Apparatus and method to synchronize switching frequencies of multiple power regulators |
PCT/US2006/018841 WO2006124844A2 (en) | 2005-05-18 | 2006-05-16 | Apparatus and method to synchronize switching frequencies of multiple power regulators |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008541690A true JP2008541690A (ja) | 2008-11-20 |
Family
ID=37432009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008512427A Abandoned JP2008541690A (ja) | 2005-05-18 | 2006-05-16 | 複数のパワーレギュレータのスイッチング周波数を同期化させる装置及び方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7235958B2 (ja) |
EP (1) | EP1883879A4 (ja) |
JP (1) | JP2008541690A (ja) |
KR (1) | KR100928594B1 (ja) |
CN (1) | CN101176051A (ja) |
WO (1) | WO2006124844A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101509656B1 (ko) * | 2013-08-19 | 2015-04-07 | 엘아이지넥스원 주식회사 | 스위칭 모드 전원공급기를 위한 동기 신호 공급 장치 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8461771B2 (en) * | 2007-10-26 | 2013-06-11 | Osram Gesellschaft Mit Beschraenkter Haftung | Electronic ballast for a discharge lamp |
US8196831B2 (en) * | 2008-04-17 | 2012-06-12 | Trimble Navigation Limited | Systems and methods for power supply synchronization in radio frequency identification (RFID) readers |
TWI396957B (zh) * | 2008-05-30 | 2013-05-21 | Asustek Comp Inc | 變頻多相位電壓調節器及其控制方法 |
US8148967B2 (en) * | 2008-08-05 | 2012-04-03 | Intersil Americas Inc. | PWM clock generation system and method to improve transient response of a voltage regulator |
US8330441B1 (en) * | 2010-01-25 | 2012-12-11 | National Semiconductor Corporation | Technique for reducing crosstalk interference between integrated switching regulators |
DE102010006437B9 (de) * | 2010-02-01 | 2012-07-19 | Austriamicrosystems Ag | Spannungswandleranordnung und Verfahren zur Spannungswandlung |
US9304625B2 (en) | 2013-06-28 | 2016-04-05 | Synaptics Incorporated | Synchronizing a switched power supply |
DE112014004567T5 (de) * | 2013-10-02 | 2016-06-30 | Murata Manufacturing Co., Ltd. | Energieversorgungssystem und Energieversorgungseinrichtung |
US10128783B2 (en) * | 2016-05-31 | 2018-11-13 | Infineon Technologies Ag | Synchronization of internal oscillators of components sharing a communications bus |
WO2018162054A1 (en) * | 2017-03-08 | 2018-09-13 | Telefonaktiebolaget Lm Ericsson (Publ) | Synchronisation of switched mode power supplies |
GB201715000D0 (en) * | 2017-09-18 | 2017-11-01 | Trw Ltd | A timer circuit for a dual lane motor controller |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3800511C1 (ja) * | 1988-01-11 | 1989-02-23 | Nixdorf Computer Ag, 4790 Paderborn, De | |
JPH09186587A (ja) * | 1995-12-31 | 1997-07-15 | Kenwood Corp | Pll回路 |
TW329949U (en) * | 1997-06-07 | 1998-04-11 | Acer Peripherals Inc | Power supplying device with synchronize and non-synchronized selections |
JP3702091B2 (ja) * | 1998-03-31 | 2005-10-05 | 富士通株式会社 | 電源装置、および電源回路の制御方法 |
US5929618A (en) * | 1998-06-04 | 1999-07-27 | Lucent Technologies Inc. | System and method for synchronizing and interleaving power modules |
JP4240964B2 (ja) * | 2002-09-06 | 2009-03-18 | 株式会社リコー | 直流変換回路、及び直流変換回路の休止モードの設定方法 |
ES2295834T3 (es) * | 2003-03-10 | 2008-04-16 | Det International Holding Limited | Dispositivo transformador-conmutador de corriente continua/corriente continua. |
-
2005
- 2005-05-18 US US11/132,068 patent/US7235958B2/en active Active
-
2006
- 2006-05-16 WO PCT/US2006/018841 patent/WO2006124844A2/en active Application Filing
- 2006-05-16 KR KR1020077026794A patent/KR100928594B1/ko active IP Right Grant
- 2006-05-16 JP JP2008512427A patent/JP2008541690A/ja not_active Abandoned
- 2006-05-16 EP EP06784418.3A patent/EP1883879A4/en not_active Withdrawn
- 2006-05-16 CN CNA200680016881XA patent/CN101176051A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101509656B1 (ko) * | 2013-08-19 | 2015-04-07 | 엘아이지넥스원 주식회사 | 스위칭 모드 전원공급기를 위한 동기 신호 공급 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR100928594B1 (ko) | 2009-11-26 |
EP1883879A2 (en) | 2008-02-06 |
WO2006124844A3 (en) | 2007-03-01 |
EP1883879A4 (en) | 2013-12-04 |
WO2006124844A2 (en) | 2006-11-23 |
CN101176051A (zh) | 2008-05-07 |
KR20080009128A (ko) | 2008-01-24 |
US7235958B2 (en) | 2007-06-26 |
US20060261798A1 (en) | 2006-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008541690A (ja) | 複数のパワーレギュレータのスイッチング周波数を同期化させる装置及び方法 | |
US6819577B1 (en) | Distributing clock and programming phase shift in multiphase parallelable converters | |
US9083338B2 (en) | Digital noise protection circuit and method | |
KR100305493B1 (ko) | 클럭발생회로및클럭발생방법 | |
JP2008072272A (ja) | Pll回路 | |
CN107370476B (zh) | 用于数字llc转换器的相移时钟 | |
US20180034450A1 (en) | Ramp based clock synchronization for stackable circuits | |
TW202029640A (zh) | 二倍頻裝置及方法 | |
JP2011249145A (ja) | Led駆動回路 | |
CN109906556B (zh) | 具有校准电路的占空比控制器 | |
US8451887B2 (en) | Phase interleaving control method for a multi-channel regulator system | |
JP2005311543A (ja) | Dll回路 | |
JP5442963B2 (ja) | リセット制御装置及びそれを有する製造物、並びにリセット制御システム、セット信号発生方法及び電力管理集積回路 | |
CN106253897A (zh) | 具有偶数相位延迟输出的环形振荡器 | |
JP2020202690A (ja) | 電源回路および集積回路、電源電圧の供給方法 | |
US9292038B1 (en) | Synchronization circuit | |
US7746045B2 (en) | Distributing time slots in parallel configured, switching power supplies | |
CN1913720B (zh) | 时钟脉冲生成电路 | |
JP4887847B2 (ja) | 電源システム | |
JP2008109452A (ja) | Pll回路 | |
CN107025874B (zh) | 源极驱动器及其驱动方法 | |
CN103516179B (zh) | 具有多重时脉信号频率设定模式的切换式稳压器控制电路 | |
JP5751101B2 (ja) | Pll回路 | |
JP3897671B2 (ja) | ステータス方式信号処理回路 | |
JP2010171790A (ja) | バイアス電位発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090903 |