JP2008541427A - 集積回路及びその製造方法 - Google Patents

集積回路及びその製造方法 Download PDF

Info

Publication number
JP2008541427A
JP2008541427A JP2008510020A JP2008510020A JP2008541427A JP 2008541427 A JP2008541427 A JP 2008541427A JP 2008510020 A JP2008510020 A JP 2008510020A JP 2008510020 A JP2008510020 A JP 2008510020A JP 2008541427 A JP2008541427 A JP 2008541427A
Authority
JP
Japan
Prior art keywords
layer
active area
forming
silicon nitride
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008510020A
Other languages
English (en)
Other versions
JP5096319B2 (ja
Inventor
チャン ダリン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2008541427A publication Critical patent/JP2008541427A/ja
Application granted granted Critical
Publication of JP5096319B2 publication Critical patent/JP5096319B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Abstract

複数のアクティブエリア（１２、１４、１６）が電界領域（１８）によってそれぞれ分離された集積回路（１０、２５０）と、その集積回路（１０、２５０）の製造方法である。第１アクティブエリア（１２）と電界領域（１８）上に第１ポリシリコンフィンガー（２０）が形成され、第２アクティブエリア（１６）と電界領域（１８）上に第２ポリシリコンフィンガー（２２）が形成される。第１アクティブエリア（１２）と電界領域（１８）上に第１絶縁層（１６８）が形成され、第２アクティブエリア（１６）と電界領域（１８）上の第１絶縁層（１６８）の一部上に第２絶縁層（１７０）が形成される。第１の電気相互接続（１７５）は、第１ポリシリコンフィンガー（２０）上に第１ポリシリコンフィンガーから誘電的に絶縁されて形成され、第２電気相互接続（１７７）は第２アクティブエリア（１６）上に第２アクティブエリアから誘電的に絶縁されて形成される。第１電気相互接続（１７７）は第２ポリシリコンフィンガー（２２）に電気的に結合される。

Description

概して、本発明は集積回路に関し、より詳細には集積回路における絶縁構造に関する。
概して、集積回路は、半導体基板から製造される複数のアクティブデバイスとパッシブデバイスから構成される。アクティブデバイスとしてはトランジスタおよびダイオードが挙げられ、パッシブデバイスとしてはレジスタおよびコンデンサが挙げられる。集積回路の製造には、酸化、金属堆積、フォトリソグラフィ、エッチング、イオン注入、シリサイドの形成、および金属相互接続の形成を含む多くのプロセスステップを伴う。例えば、トランジスタなどの半導体デバイスは、半導体基板上にゲート絶縁層を形成し、ポリシリコン層をこのゲート絶縁層上に形成して製造してもよい。
フォトレジストの層は、露出したポリシリコン層の部位を残すように、ポリシリコン層にパターニングされる。露出したポリシリコン層の部位は、ゲート構造を形成し、このゲート構造に隣接するゲート絶縁材料の一部を露出するように、異方性エッチングされる。フォトレジストの残りの部分は除去され、絶縁材料層はゲート構造およびゲート絶縁材料上に形成される。ゲート絶縁材料はゲート構造の側面に隣接してスペーサを形成するように、異方性エッチングされる。スペーサに隣接する半導体基板の一部には不純物材料が注入され、ドープした領域が形成される。この不純物材料はゲート構造のポリシリコン部分にも注入される。ゲート構造および半導体基板の露出部分上に絶縁材料層が形成される。
ゲート構造およびドープした領域からシリサイドが形成される。ゲート構造とシリサイド上にエッチストップ層が形成される。エッチストップ層上に絶縁材料層を形成してもよい。任意に、絶縁層上に別のエッチストップ層を形成してもよく、第２エッチストップ層上に別の絶縁材料層を形成してもよい。典型的には、エッチストップ層は絶縁材料から形成される。シングルダマシンプロセスやデュアルダマシンプロセスなどを使用して、絶縁材料層およびエッチストップ層から電気相互接続を形成してもよい。
この電気相互接続は半導体デバイスを相互に電気的に結合する。従って、絶縁材料は、集積回路においてだけではなく、集積回路の生産において様々な機能を果たす。例えば、絶縁材料は、エッチングマスク、注入マスク、エッチストップ層、保護マスク、スペーサ、歪み誘発構造などとしての機能を果たす。加えて、絶縁材料は、集積回路における導電性の異なるデバイス間を電気的に絶縁する。半導体デバイスの形成において絶縁材料を使用する際に、絶縁層の１つをエッチングするようにデザインされたプロセスステップが、他の絶縁層を通じてエッチングし、その結果、半導体デバイス間あるいは半導体デバイス内に電気的短絡が生じるおそれがあることが難点である。
従って、半導体デバイスの電気的短絡を阻止し、また、様々な半導体プロセスと互換性のある半導体回路とその半導体回路の製造方法とを有することが有利となる。さらに、集積回路が費用効率がよく、その製造方法が費用および時間効率的であることが有利である。
本発明は、電気相互接続におけるルーティングの多様性を増加するための複数の絶縁層を有する集積回路とその集積回路の生産方法を提供することで、上述の課題を満たす。一つの形態によれば、本発明は、少なくとも１つのアクティブエリアと少なくとも１つの電界領域とを有する半導体基板を供給するステップを含む集積回路の製造方法を含み、ここでは、この少なくとも１つのアクティブエリアは、これから形成される少なくとも１つの半導体デバイスを有する。少なくとも１つのアクティブエリアと少なくとも１つの電界領域上に第１絶縁層が形成される。第１絶縁層の一部上に第２絶縁層が形成される。少なくとも１つのアクティブエリアにわたる第２絶縁層の一部は除去される。少なくとも１つの半導体デバイスから、少なくとも１つのアクティブエリアと少なくとも１つの電界領域上に広がる少なくとも１つの相互接続が形成される。
別の形態によれば、本発明は、第１および第２アクティブエリアが電界領域によって相互に電気的に絶縁された半導体基板を供給するステップを含む、集積回路の製造方法を含む。第１半導体デバイスは第１アクティブエリアから形成され、第２半導体デバイスは第２アクティブエリアから形成される。この第１アクティブエリアと電界領域との上に第１の絶縁材料層が形成される。第２アクティブエリアと、電界領域にわたる第１の絶縁材料層の一部上に第２の絶縁材料層が形成される。この第１の絶縁材料層には、第２アクティブエリアにわたるエリアが実質的になく、第２の絶縁材料層には、この第１アクティブエリアにわたるエリアがない。
さらに別の実施形態によれば、本発明は、アクティブエリア、電界領域、およびアクティブエリアから形成された半導体デバイスを有する半導体基板を含む集積回路を含む。この電界領域とアクティブエリアの一部上にポリシリコンのストリップが配置される。アクティブエリアと電界領域上に第１の絶縁材料層が配置され、電界領域上に配置された第１の絶縁材料層の一部上に第２の絶縁材料層が配置される。このポリシリコンのストリップ上に電気接続構造が配置される。ここでは、この電気接続構造はポリシリコンのストリップから誘電的に分離される。
本発明は、添付の図面とともに、以下の詳細な説明を読むことでさらに理解することができる。図面において、同じ参照符号は同様の要素を表す。
図１は、本発明の実施形態に従う製造の中間段階における集積回路１０の一部の上面図である。簡潔を期すために、図１を図２〜５とともに以下に説明する。この図２〜５は集積回路１０の各種の部位に沿った断面側面図である。図２〜５は、製造プロセスにおける同じステップ時の断面側面図である。図１には、電界領域１８によって横方向に分離されたアクティブエリア１２、１４、および１６を有する集積回路１０の上面図が示されている。アクティブエリアはアクティブ領域とも呼ばれる。好ましくは、アクティブエリア１２は不純物材料あるいはｎ型の導電性ドーパントでドープされ、アクティブエリア１４は不純物材料あるいはｐ型の導電性ドーパントでドープされる。ｎ型の導電性不純物材料としては、リンおよびヒ素が挙げられ、ｐ型の導電性不純物材料としては、ホウ素およびインジウムが挙げられる。
アクティブエリア１６は、サブエリア１６Ａおよび１６Ｂを有するＣの形状をした領域である。一例として、アクティブエリア１６は、サブエリア１６Ａと１６ＢとがＬの形状をなすように分割される。サブエリア１６Ａと１６ＢとはＬの形状をして図示されるが、本発明はこれに限るものではない。サブエリア１６Ａと１６Ｂとの境界は破線１７で特定されるとともにＰＮ接合を形成する。一実施形態によれば、サブエリア１６Ａはｎ型の導電性不純物材料でドープされ、サブエリア１６Ｂはｐ型の導電性不純物材料でドープされる。導電型が反対のサブ領域１６Ａと１６Ｂとを有するＣの形状をした領域としてアクティブエリアを図示し説明しているが、本発明はこれに限るものではない。エリア１６における導電型は１つであってもよい。
アクティブエリア１２と１４および電界領域１８の一部上にポリシリコンフィンガー部２０が交差し、アクティブエリア１６のサブエリア１６Ａと１６Ｂおよびと電界領域１８の一部上にポリシリコンフィンガー部２２が交差する。ポリシリコンフィンガー部２０と２２とは相互に離間されている。ポリシリコンフィンガー部２０と２２とは実質的に相互に平行に図示されているが、本発明はこれに限るものではない。ポリシリコンフィンガー部は、ポリシリコンストリップあるいはポリシリコン層とも呼ばれる。
図２は、図１の２−２切断線に沿った集積回路の断面側面図、つまり、アクティブエリア１２、サブエリア１６Ａおよびそれらの間の電界領域１８部分を通る線に沿った断面側面図である。図２に示しているのは、半導体材料３０のボディ部の上に配置された絶縁材料層２８上に配置されたシリコンアクティブ層２６を含むＳＯＩ基板２４の断面側面図である。シリコンアクティブ層２６の厚みは、シリコンの単分子層の厚みから約１０００Åまでの範囲であり、絶縁層２８の厚みは、約１００Åから約５０００Åまでの範囲である。集積回路１０が形成される基板のタイプは本発明を限定するものではない。例えば、集積回路１０は、バルクシリコン基板、ゲルマニウム基板、シリコンゲルマニウム基板、シリコンオンサファイア基板、化合物半導体基板などから形成することができる。
アクティブエリア１２からｐチャネルの絶縁ゲート電界効果トランジスタ３２が形成され、アクティブエリア１６のサブエリア１６Ａからｐチャネルの絶縁ゲート電界効果トランジスタ３４が形成される。絶縁ゲート電界効果トランジスタは電界効果トランジスタ、半導体デバイス、あるいはトランジスタとも呼ばれる。ｐチャネルの絶縁ゲート電界効果トランジスタ３２は、ゲート絶縁膜３８とゲート電極４０とを含むゲート構造３６を含む。ゲート電極４０は、ポリシリコンフィンガー部２０の一部から形成される。ゲート構造３６の側面に沿ってスペーサ４２と４４とが形成される。スペーサ４２に隣接するゲート構造３６の側面に隣接するアクティブエリア１２の一部にソース拡張領域４６とソース領域４８とが形成され、スペーサ４４に隣接するゲート構造３６の側面のアクティブエリア１２の一部にドレイン拡張領域５０とドレイン領域５２とが形成される。ゲート電極４０、ソース領域４８、およびドレイン領域５２からシリサイド領域５４、５６、および５８がそれぞれ形成される。シリサイドはポリシリコンフィンガー部２０の長さに沿って形成され、そのゲートシリサイド５４はポリシリコンフィンガー部２０から形成されるシリサイドの一部である。
ｐチャネルの絶縁ゲート電界効果トランジスタ３４は、ゲート絶縁膜６２とゲート電極６４とを含むゲート構造６０を含む。ゲート電極６４はポリシリコンフィンガー部２２の一部から形成される。ゲート構造６０の側面に沿ってスペーサ６６と６４とが形成される。スペーサ６６に隣接するゲート構造６０の側面に隣接するサブエリア１６Ａの一部にソース拡張領域７０とソース領域７２とが形成され、スペーサ６８に接するゲート構造６０の側面のサブエリア１６Ａの一部にドレイン拡張領域７４とドレイン領域７６とが形成される。ゲート電極６４、ソース領域７２、およびドレイン領域７６からシリサイド領域７８、８０、および８２がそれぞれ形成される。シリサイドはポリシリコンフィンガー部２２の長さに沿って形成され、そのゲートシリサイド７８はポリシリコンフィンガー部２２から形成されるシリサイドの一部である。
図３は、図１の３−３線に沿った集積回路１０の断面側面図、つまり、絶縁層２８上に配置された電界領域１８とサブエリア１６Ａとを有するＳＯＩ基板２４の一部の断面側面図である。図３に示しているのは、電界領域１８の上に配置されたポリシリコンフィンガー部２０の部位８４と部位８４から形成されたシリサイド層８６である。シリサイド層８６はポリシリコンフィンガー部２０から形成されるシリサイドの一部である。同様に、スペーサ８８と９０とはスペーサ４２と４４とをそれぞれ形成する絶縁材料の一部である。
ポリシリコンフィンガー部２２の部位９２は電界領域１８に配置され、シリサイド層９４は部位９２から形成される。シリサイド層９４はポリシリコンフィンガー部２２から形成されるシリサイドの一部である。同様に、スペーサ６８と６６とはスペーサ９６と９８とをそれぞれ形成する絶縁材料の一部である。
図４は、図１の４−４切断線に沿った集積回路１０の断面側面図、つまり、絶縁層２８の上に配置された電界領域１８とサブエリア１６Ｂとを備えたＳＯＩ基板２４の一部の断面側面図である。図４に示しているのは、電界領域１８の上に配置されたポリシリコンフィンガー部２０の部位１００と、部位１００から形成されたシリサイド層１０２である。シリサイド層１００は、ポリシリコンフィンガー部２０から形成されるシリサイドの一部である。同様に、スペーサ１０４は、スペーサ４２と８８とを形成する絶縁材料の一部であり、スペーサ１０６はスペーサ４４と９０とを形成する絶縁材料の一部である。
ポリシリコンフィンガー部２２の部位１０８は電界領域１８の上に配置され、シリサイド層１１０は部位１０８から形成される。シリサイド層１１０は、ポリシリコンフィンガー部２２から形成されるシリサイドの一部である。同様に、スペーサ１１２はスペーサ６８と９６とを形成する絶縁材料の一部であり、スペーサ１１４はスペーサ６６と９８とを形成する絶縁材料の一部である。
図５は図１の５−５切断線に沿った集積回路１０の断面側面図、つまり、アクティブエリア１４、サブエリア１６Ｂ、およびそれらの間の電界領域１８の一部を通る線に沿った断面側面図である。図５に示しているのは、絶縁材料層２８の上に配置されたアクティブエリア１４とサブエリア１６Ｂ、および電界領域１８の断面側面図である。アクティブエリア１４からｎチャネルの絶縁ゲート電界トランジスタ１１６が形成され、アクティブエリア１６のサブエリア１６Ｂからｎチャネルの絶縁ゲート電界効果トランジスタ１１８が形成される。ｎチャネルの絶縁ゲート電界効果トランジスタ１１６は、ゲート絶縁膜１２２とゲート電極１２４とを備えたゲート構造１２０を含む。ゲート電極１２４はポリシリコンフィンガー部２０の一部から形成される。ゲート構造１２０の側面に沿ってスペーサ１２６と１２８とが形成される。スペーサ１２６に隣接するゲート構造１２０の側面に隣接するアクティブエリア１４の一部にソース拡張領域１３０とソース領域１３２とが形成され、スペーサ１２８に隣接するゲート構造１２０の側面のアクティブエリア１４の一部にドレイン拡張領域１３４とドレイン領域１３６とが形成される。シリサイド領域１３８、１４０、および１４２はゲート電極１２４、ソース領域１３２、およびドレイン領域１３６にそれぞれ形成される。シリサイドはポリシリコンフィンガー部２０の長さに沿って形成され、そのゲートシリサイド１３８はポリシリコンフィンガー部２０から形成されるシリサイドの一部である。
ｎチャネルの絶縁ゲート電界効果トランジスタ１１８は、ゲート絶縁膜１４６とゲート電極１４８とを備えたゲート構造１４４を含む。ゲート電極１４８はポリシリコンフィンガー部２２の一部から形成される。ゲート構造１４４の側面に沿ってスペーサ１５０と１５２が形成される。スペーサ１５２に隣接るゲート構造１４４の側面に隣接するサブエリア１６Ｂの一部にソース拡張領域１５４とソース領域１５６とが形成され、スペーサ１５０に隣接するゲート構造１４４の側面のサブエリア１６Ｂの一部にドレイン拡張領域１５８とドレイン領域１６０とが形成される。ゲート電極１４８、ソース領域１５６およびドレイン領域１６０にシリサイド領域１６２、１６４および１６６がそれぞれ形成される。シリサイドはポリシリコンフィンガー部２２の長さに沿って形成され、そのゲートシリサイド１６２はポリシリコンフィンガー部２２から形成されるシリサイドの一部である。
図６は、アクティブエリア１２、１４、および１６と電界領域１８との上に形成された絶縁材料層の部位１６８の上面図である。一例として、この絶縁層は、厚みが約５０Å〜約５０００Åの範囲の窒化シリコンである。好ましくは、この窒化シリコンは、プラズマエンハンスト化学気相堆積（ＰＥＣＶＤ）技術を用いて堆積された、圧縮応力を受けた窒素である。この圧縮応力を受けたＰＥＣＶＤ窒化物層上にフォトレジスト層（図示せず）が配置され、このフォトレジスト層は、アクティブエリア１４と１６Ｂとの上に、この圧縮応力を受けたＰＥＣＶＤ窒化物層を露出するようにパターニングされる。圧縮応力を受けたＰＥＣＶＤ窒素層の露出した部分は、アクティブエリア１４と１６Ｂとを露出するように、異方性の反応性イオンエッチングを用いてエッチングされる。エッチング後、フォトレジストは除去され、圧縮応力を受けたＰＥＣＶＤ窒化物層は残る。圧縮応力を受けたＰＥＣＶＤ窒化物層の部位１６８は、アクティブエリア１２と１６Ａ、アクティブエリア１６Ｂの一部、およびポリシリコンフィンガー部２０と２２の一部上に残るので、これらの部分を破線で示す。これに対して、アクティブエリア１４とアクティブエリア１６Ｂとポリシリコンフィンガー部２０、２２の露出部分を実線で示す。
図７は、図６の７−７切断線に沿った集積回路１０の断面側面図、つまり、アクティブエリア１２とサブエリア１６Ａを通る線に沿った断面側面図である。図２から図７へ続く。圧縮応力を受けたＰＥＣＶＤ窒化物層が異方性エッチングされた後、部位１６８はトランジスタ３２と３４上に残る。
図８は、図６の８−８切断線に沿った集積回路１０の断面側面図、つまり、電界領域１８とサブエリア１６Ａとを通る線に沿った断面側面図である。図８は図３に対応する図面である。圧縮応力を受けたＰＥＣＶＤ窒化物層が異方性エッチングされた後、部位１６８はポリシリコンフィンガー部２０および２２の部位８４と９２上に残る。これらの部位８４および９２上にはすでにシリサイド層８６と９４とが形成されている。部位１６８は電界領域１８およびアクティブエリア１６Ａ上にも残る。
図９は、図６の９−９切断線に沿った集積回路１０の断面側面図、つまり、領域１８とサブエリア１６Ｂを通る線に沿った断面側面図である。図９は図４に対応する図面である。窒化シリコン層を異方性エッチングした後、窒化シリコン層の部位１６８は、ポリシリコンフィンガー部２０と２２の、シリサイド層１０２と１１０とをそれぞれ有する部位１００と１０８上に残る。部位１６８は電界領域１８とアクティブエリア１６Ｂ上にも残る。
図１０は、図６の１０−１０切断線に沿った集積回路１０の断面側面図、つまり、アクティブエリア１４、電界領域１８、およびサブエリア１６Ｂを通る線に沿った断面側面図である。図１０は図５に対応する図面である。圧縮応力を受けたＰＥＣＶＤ窒化物層の部位１６８は、トランジスタ１２０と１４４および電界領域１８の部位からすでに除去されている。よって、図１０の断面側面図は図５の断面側面図に類似している。
図１１に、圧縮応力を受けたＰＥＣＶＤ窒化物層の部位１６８、アクティブエリア１４とサブエリア１６Ｂ、および、電界領域１８上に形成された絶縁材料層の部位１７０の上面図を示す。一例として、この層は、厚みが約５０Å〜約５０００Åの範囲の窒化シリコンである。好ましくは、この窒化シリコンはＰＥＣＶＤ技術を使用して堆積された、引張応力を受けた窒化物である。この引張応力を受けたＰＥＣＶＤ窒化物層の上にはフォトレジスト層（図示せず）が配置され、このフォトレジスト層は、アクティブエリア１２とサブエリア１６Ａ上にこの引張応力を受けたＰＥＣＶＤ窒化物層の一部を露出するようにパターニングされる。圧縮応力を受けたＰＥＣＶＤ窒化物層の部位１６８をアクティブエリア１２とサブエリア１６Ａとの上に露出するように、異方性エッチングを用いて、この引張応力を受けたＰＥＣＶＤ窒化物層の露出した部分がエッチングされる。エッチング後、フォトレジストは除去され、引張応力を受けたＰＥＣＶＤ窒化物層が残る。従って、圧縮応力を受けたＰＥＣＶＤ窒化物層の部位１６８は、アクティブエリア１２とサブエリア１６Ａ、アクティブエリア１２と１４との間の電界領域１８のエリア、および、参照符号１７で示すＰＮ接合に隣接するサブエリア１６Ａと１６Ｂの一部上に残る。引張応力を受けたＰＥＣＶＤ窒化物層の部位１７０は、アクティブエリア１２と１４との間の電界領域１８のエリアと参照符号１７で示すＰＮ接合に隣接するサブエリア１６Ａと１６Ｂの一部にわたる、部位１６８のサブ部分上に残る。部位１７０はまた、アクティブエリア１４とサブエリア１６Ｂおよび電界領域１８の一部上に残る。
アクティブエリア１２、１４、および１６、電界領域１８、およびポリシリコンフィンガー部２０と２２とは、圧縮応力を受けたＰＥＣＶＤ窒化物層、引張応力を受けたＰＥＣＶＤ窒化物層のいずれか一方で、あるいはその両方で覆われるので、これらの領域を破線で示す。ＰＥＣＶＤ窒化物層を形成する順序は本発明を制限するものではない。例えば、圧縮応力を受けたＰＥＣＶＤ窒化物層を形成しエッチングする前に、引張応力を受けたＰＥＣＶＤ窒化物層を形成しエッチングしてよい。他の形態では、両方のＰＥＣＶＤ窒化物層は、圧縮応力を受けたＰＥＣＶＤ窒化物層、引張応力を受けたＰＥＣＶＤ窒化物層、あるいは、ＰＥＣＶＤ技術で形成されない窒化物シリコンであってもよい。
図１２は、図１１の１２−１２切断線に沿った集積回路の断面側面図、つまり、アクティブエリア１２とサブエリア１６Ａとを通る線に沿った断面側面図である。図７は図１２に対応する。
圧縮応力を受けたＰＥＣＶＤ窒化物層の部位１６８は、引張応力を受けたＰＥＣＶＤ窒化物層が異方性エッチングされた後、トランジスタ３２および３４、および電界領域１８の一部上に残る。
図１３は図１１の１３−１３切断線に沿った集積回路１０の断面側面図、つまり、電界領域１８とサブエリア１６Ａとを通る線に沿った断面側面図である。図８は図１３に対応する。引張応力を受けたＰＥＣＶＤ窒化物層を異方性エッチングした後、圧縮応力を受けたＰＥＣＶＤ窒化物層の部位１６８は、シリサイド８６と９４とをそれぞれ備えた、ポリシリコンフィンガー２０と２２の部位８４と９２、電界領域１８、およびアクティブエリア１６Ａ上に残る。引張応力を受けたＰＥＣＶＤ窒化物層の部位１７０は、部位８４、サブエリア１６Ａ、および電界領域１８の一部にわたる、圧縮応力を受けたＰＥＣＶＤ窒化物層の部位１６８上に残る。しかし、引張応力を受けたＰＥＣＶＤ窒化物層の部位１７０は、ポリシリコンフィンガー部２２の部位９２にわたる、圧縮応力を受けたＰＥＣＶＤ窒化物層の部位１６８のサブ部分から離れてすでにエッチング済である。
図１４は、図１１の１４−１４切断線に沿った集積回路１０の断面側面図、つまり、電界領域１８とサブエリア１６Ｂとを通る線に沿った断面側面図である。図９は図１４に対応する。引張応力を受けたＰＥＣＶＤ窒化物層の部位１７０を異方性エッチングした後、ＰＥＣＶＤ窒化物層の部位１６８と１７０とは、シリサイド層１０２と１１０とをそれぞれ備えた、ポリシリコンフィンガー部２０と２２の部位１００と１０８、電界領域１８、およびアクティブエリア１６Ｂ上に残る。
図１５は、図１１の１５−１５切断線に沿った集積回路１０の断面側面図、つまり、アクティブエリア１４、電界領域１８およびサブエリア１６Ｂを通る線に沿った断面側面図である。図１０は図１５に対応する。引張応力を受けたＰＥＣＶＤ窒化物層の部位１７０を異方性エッチングした後、このＰＥＣＶＤ酸化物層の部位１７０は、トランジスタ１２０と１４４および電界領域１８の一部上に残る。
図１６を参照すると、厚みが約１０００Åから約２０，０００Åの範囲の二酸化シリコンなどの絶縁材料層１７２の断面の上面図がＰＥＣＶＤ窒化物層の部位１６８と１７０とに配置されている。トレンチ１７４と１７６およびコンタクト開口部１７８、１８０、１８２および１８４はダマシンプロセスなどを使用して絶縁層１７２に形成される。トレンチ１７４は部位１８６、１８８、１９０および１９２を備えており、トレンチ１７６は部位１９４および１９６を備えている。
図１７は、図１６の１７−１７切断線に沿った集積回路１０の断面側面図、つまり、アクティブエリア１２とサブエリア１６Ａとを通る線に沿った断面側面図である。図１２は図１７に対応する。図１７に示しているのは、圧縮応力を受けたＰＥＣＶＤ窒化物層１６８の上に配置された絶縁層１７２である。トレンチ１７４の部位１８６、トレンチ１７６の部位１９４およびコンタクト開口部１８４は、絶縁層１７２上にフォトレジスト層（図示せず）をパターニングし、二酸化シリコンをエッチングするエッチング液を使用して絶縁層１７２の露出した部位を異方性エッチングすることで絶縁層１７２に形成される。エッチは、圧縮応力を受けたＰＥＣＶＤ窒化物層の部位１６８上でストップする。従って、圧縮応力を受けたＰＥＣＶＤ窒化物層の部位１６８は、エッチストップ層とも呼ばれる。部位１６８に到達後、二酸化シリコン層１７２をエッチングすることで露出した、圧縮応力を受けたＰＥＣＶＤ窒化物層の部位をエッチングするように、エッチング液が変更される。圧縮応力を受けたＰＥＣＶＤ窒化物層の部位１６８のサブ部位のエッチングは、シリサイド層５６、５８および８２上で終了する。
図１８は、図１６の１８−１８切断線に沿った集積回路１０の断面側面図、つまり、電界領域１８とサブ領域１６Ａとを通る線に沿った断面側面図である。図１３は図１８に対応する。図１８に示しているのは、圧縮応力を受けたＰＥＣＶＤ窒化物層の部位１６８のサブ部位の上に配置された絶縁層１７２である。トレンチ１７４と１７６のそれぞれの部位１８８と１９６は、絶縁層１７２上にフォトレジスト層(図示せず）をパターニングし、二酸化シリコンをエッチングするエッチング液を使用して絶縁層１７２の露出した部位を異方性エッチングすることで絶縁層１７２に形成される。エッチは、引張応力を受けたＰＥＣＶＤ窒化物層の部位１７０上でストップする。二酸化シリコン層１７２をエッチングすることで露出した圧縮応力を受けたＰＥＣＶＤ窒化物層の部位１６８をエッチングするように、エッチング液が変更される。引張応力を受けたＰＥＣＶＤ窒化物層の部位１７０のサブ部位のエッチングは、ＰＥＣＶＤ窒化物層の両部位１６８と１７０とを有する領域、および圧縮応力を受けたＰＥＣＶＤ窒化物層の部位１６８だけを有するエリアの電界領域１８上に行われる。
図１９は、図１６の１９−１９切断線に沿った集積回路１０の断面側面図、つまり、電界領域１８とサブエリア１６Ｂとを通る線に沿ったの断面側面図である。図１４は図１９に対応する。図１９に示しているのは、引張応力を受けたＰＥＣＶＤ窒化物層の部位１７０に配置された絶縁層１７２である。トレンチ１７４の部位１９０は、絶縁層１７２の上のフォトレジスト層（図示せず）をパターニングし、二酸化シリコンをエッチングするエッチング液を使用して絶縁層１７２の露出した部位を異方性エッチングすることで形成される。エッチは、引張応力を受けたＰＥＣＶＤ窒化物層の部位１７０上でストップする。二酸化シリコン層１７２をエッチングすることで露出した圧縮応力を受けたＰＥＣＶＤ窒化物層の部位１６８のサブ部位をエッチングするように、エッチング液が変更される。引張応力を受けたＰＥＣＶＤ窒化物層の部位１７０のエッチングは、ＰＥＣＶＤ窒化物層の部位１６８および１７０を有する領域において行われる。
図２０は、図１６の２０−２０切断線に沿った集積回路１０の断面側面図、つまり、アクティブエリア１４、電界領域１８およびサブエリア１６Ｂを通る線に沿った断面側面図である。図１５は図２０に対応する。図２０に示しているのは、引張応力を受けたプラズマエンハンスト二酸化シリコン層の部位１７０上に配置された絶縁層１７２である。トレンチ１７４の部位１９２、およびコンタクト開口部１８０と１８２は、絶縁層１７２の上のフォトレジスト層（図示せず）をパターニングし、二酸化シリコンをエッチングするエッチング液を使用して絶縁層１７２の露出した部位を異方性エッチングすることで絶縁層１７２に形成される。エッチは、引張応力を受けたＰＥＣＶＤ窒化物層の部位１７０上でストップする。従って、この引張応力を受けたＰＥＣＶＤ窒化物層は、エッチストップ層とも呼ばれる。部位１７０に到達すると、二酸化シリコン層１７２をエッチングすることで疎流ツした、引張応力を受けたＰＥＣＶＤの部位をエッチングするように、エッチング液が変更される。引張応力を受けたＰＥＣＶＤ窒化物層の部位１７０のサブ部位のエッチングは、シリサイド層１４０、１４２、１６４および１６６上で終了する。
図２１に、相互接続層１９８の上面図を示す。トレンチ１７４と１７６およびコンタクト開口部１７８、１８０、１８２および１８４は、導電性材料で充てんされる。好ましくは、この導電性材料は、バリア層ライニングトレンチ１７４と１７６およびコンタクト開口部１７８、１８０、１８２、１８４およびバリア層上に配置された金属を含む。一例として、バリア層はチタンタングステン(titanium tungsten)であり、金属は銅である。その他の適切なバリア層としては、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）などが挙げられるが、これらに限定されるものではない。その他の適切な金属としては、アルミニウム、タングステンなどが挙げられる。トレンチ１７４と１７６とを導電性材料で充てんすると、電気相互接続１７５と１７７とが形成される。コンタクト開口部を導電材料で充てんすると、コンタクト１７９、１８１、１８３および１８５が形成される。明確を期すためにのために、バリア層とこのバリア層上に配置された金属は単一構造として図２１に図示している。完全を期すために、バリア層とこのバリア層上に配置された金属とを図２２〜２５に図示している。
図２２は、図２１の２２−２２切断線に沿った集積回路１０の断面側面図、つまり、アクティブエリア１２とサブエリア１６Ａとを通る線に沿った断面側面図である。図１７から図２２へ続く。図２２に示しているのは、トレンチ１７４の部位１８６の側壁および底部に沿って形成されたバリア層２０２、トレンチ１７６の部位１９４の側壁および底部に沿って形成されたバリア層２０４、および、コンタクト開口部の側壁および底部に沿って形成されたバリア層２０６である。トレンチ１７４のバリア層２０２の上には金属層２０８が形成され、トレンチ１７６のバリア層２０４の上には金属層２１０が形成され、コンタクト開口部１８４のバリア層２０６には金属層２１２が形成される。一実施形態では、バリア層２０２、２０４および２０６はチタンタングステンであり、金属層２０８、２１０および２１２の金属は銅である。
図２３は、図２１の２３−２３切断線に沿った集積回路１０の断面側面図、つまり、電界領域１８とサブエリア１６Ａとを通る線に沿った断面側面図である。図２３は図１８に対応する。図２３に示しているのは、トレンチ１７４の部位１８８の側壁と底部とに沿って形成されたバリア層２０２と、トレンチ１７６の部位１９６の側壁と底部とに沿って形成されたバリア層２０４である。トレンチ１７４のバリア層２０２の上には金属層２０８が形成され、トレンチ１７６のバリア層２０４の上には金属層２１０が形成される。図２２に示した実施形態に関連して説明したように、バリア層２０２と２０４とはチタンタングステンであり、金属層２０８と２１０の金属は銅である。
図２４は、図２１の２４−２４切断線に沿った集積回路１０の断面側面図、つまり、電界領域１８とサブエリア１６Ｂとを通る線に沿った断面側面図である。図２４は図１９に対応する。図２４に示しているのは、トレンチ１７４の部位１９０の側壁と底部とに沿って形成されたバリア層２０２である。トレンチ１７４のバリア層２２２の上に金属層２０８が形成される。図２２に示した実施形態に関連して説明したように、バリア層２０２はチタンタングステンであり、金属層２０８の金属は銅である。
図２５は、図２１の２５−２５切断線に沿った集積回路１０の断面側面図、つまり、アクティブエリア１４、電界領域１８およびサブエリア１６Ｂを通る線に沿った断面側面図である。図２５は図２０に対応する。図２５に示しているのは、トレンチ１７４の部位１９２の側壁と底部とに沿って形成されたバリア層２０２、コンタクト開口部１７８の側壁と底部とに沿って形成されたバリア層２２６、コンタクト開口部１８０の側壁と底部とに沿って形成されたバリア層２３０、および、コンタクト開口部１８２の側壁と底部とに沿って形成されたバリア層２３２である。トレンチ１７４のバリア層２０２の上には金属層２０８が形成され、コンタクト開口部１７８のバリア層２２６上には金属層２３４が形成され、コンタクト開口部１８０のバリア層２３０上には金属層２３８が形成され、コンタクト開口部１８２のバリア層２３２には金属層２４０が形成される。図２２に示した実施形態に関連して説明したように、バリア層２０２、２２６、２３０、および２３２はチタンタングステンであり、金属層２０８、２３４、２３８、および２４０の金属は銅である。図２６に、本発明の別の実施形態に従う集積回路２５０の上面図を示す。集積回路２５０は、絶縁層１６８と１７０の代わりにマルチ層の絶縁スタック２６８と３００とをそれぞれ使用している点以外は集積回路１０と類似している。集積回路２５０は、電気接続１７５と１７７、およびコンタクト１７９、１８１、１８３および１８５を有する。相互接続１７５と１７７、およびコンタクト１７９〜８５の形成については、図１６〜２５に関連して図示し説明している。
図２７は、図２６の２７−２７切断線に沿った集積回路２５０の断面側面図、つまり、アクティブエリア１２とサブエリア１６Ａとを通る線に沿ったの断面側面図である。図２７は、ＳＯＩ基板２６から形成されたｐチャネルの絶縁ゲート電界効果トランジスタ３２と３２を示す。ｐチャネルの絶縁ゲート電界効果トランジスタ３２と３４およびＳＯＩ基板２６の上にはマルチ層の絶縁膜スタック２６８が形成される。マルチ層の絶縁膜スタック２６８は、ＳＯＩ基板２４の上に配置された酸化物層２７０の上に配置された窒化物層２７２、ゲート構造３６および６０、スペーサ４２、４４，６６および６８、およびシリサイド領域５４、５６、５８、７８、８０および８２を含む。一例として、酸化物層２７０の厚みは約５０Å〜約５００Åまでの範囲であり、窒化物層２７２の厚みは約５０Å〜約５０００Åまでの範囲である。好ましくは、窒化物層２７２は、圧縮応力を受けたＰＥＣＶＤ窒化物層の部位１６８の窒化物層に類似した、圧縮応力を受けたＰＥＣＶＤ窒化物層である。
マルチレイヤスタック３００は、酸化物層３０２の上に配置された窒化物層３０４を含む。この酸化物層３０２はＰＥＣＶＤ窒化物層２７２上に配置されている。一例として、酸化物層３０２の厚みは約５０Å〜約５００Åまでの範囲であり、窒化物層３０４の厚みは約５０Å〜約５０００Åまでの範囲である。好ましくは、窒化物層３０４は、引張応力を受けたＰＥＣＶＤ窒化物層の部位１７０の窒化物層に類似した、引張応力を受けたＰＥＣＶＤ窒化物層である。マルチ層スタック３００を図２８〜３０に図示している。
絶縁材料層１７２は圧縮応力を受けたＰＥＣＶＤ窒化物層３０４上に配置される。絶縁層１７２に形成されたトレンチ１７４と１７６は、シリサイド層５６と５８とを露出し、絶縁層１７２に形成されたコンタクト開口部１８４はシリサイド層８２を露出する。トレンチ１７４の側壁と底部とに沿ってバリア層２０２が形成され、トレンチ１７６の側壁と底部とに沿ってバリア層２０４が形成され、コンタクト開口部１８４の側壁と底部とに沿ってバリア層２０６が形成される。トレンチ１７４のバリア層２０２の上には金属層２０８が形成され、トレンチ１７６のバリア層２０４の上には金属層２１０が形成され、コンタクト開口部１８４のバリア層２０６の上には金属層２１２が形成される。図２２に示した実施形態に関連して説明したように、バリア層２０２、２０４および２０６はチタンタングステンであり、金属層２０８、２１０および２１２の金属は銅である。
図２８は、図２６の切断線２８−２８に沿った集積回路２５０の断面側面図、つまり、電界領域１８およびサブエリア１６Ａの断面側面図である。図２８は、トレンチ１７４の部位１８８の側壁と底部とに沿って形成されたバリア層２０２と、トレンチ１７６の部位１９６の側壁と底部とに沿って形成されたバリア層２０４を示す。トレンチ１７４のバリア層２０２上には金属層２０８が形成され、トレンチ１７６のバリア層上には金属層２１０が形成される。図２２に示した実施形態に関連して説明したように、バリア層２０２および２０４はチタンタングステンであり、金属層２０８および２１０の金属は銅である。
図２９は、図２６の２９−２９切断線に沿った集積回路２５０の断面側面図、つまり、電界領域１８とサブエリア１６Ｂとを通る線に沿った断面側面図である。図２９に示しているのは、トレンチ１７４の側壁と底部に沿って形成されたバリア層２０２である。トレンチ１７４のバリア層２０２上には金属層２０８が形成される。図２２に示した実施形態に関連して説明したように、バリア層２０２はチタンタングステンであり、金属層２０８の金属は銅である。
図３０は、図２６の３０−３０切断線に沿った集積回路２５０の断面側面図、つまり、アクティブエリア１４、電界領域１８およびサブエリア１６Ｂを通る線に沿った断面側面図である。図３０に示しているのは、トレンチ１７４の側壁と底部とに沿って形成されたバリア層２０２と、コンタクト開口部１７８の側壁と底部とに沿って形成されたバリア層２２６と、コンタクト開口部１８０の側壁と底部とに沿って形成されたバリア層２３０と、コンタクト開口部１８２の側壁と底部とに沿って形成されたバリア層２３２である。トレンチ１７４のバリア層２０２の上には金属層２０８が形成され、コンタクト開口部１７８のバリア層２２６の上には金属層２３４が形成され、コンタクト開口部１８０のバリア層２３０の上には金属層２３８が形成され、コンタクト開口部１８２のバリア層２３２の上には金属層２４０が形成される。図２２に示した実施形態に関連して説明したように、バリア層２２６、２２８、２３０、および２３２はチタンタングステンであり、金属層２０８、２３６、２３８および２４０の金属は銅である。
以上、集積回路と集積回路の製造方法とを説明した。本発明に従う集積回路は、電気相互接続を集積回路のほかの電気相互接続素子から誘電的に絶縁することで、電気相互接続におけるルーティングの多様性を増加する点において有利である。加えて、この方法および材料を費用効率的および時間効率的な方法で生産プロセスに実装することができる。明細書において、特定の好適な実施形態および方法が開示されているが、これまでの開示から、本発明の精神および範囲から逸脱することなく、このような実施形態およびの様々なバリエーションや修正を変更できることは当業者には周知である。例えば、引張応力を受けたＰＥＣＶＤ窒化物層を圧縮応力を受けたＰＥＣＶＤ窒化物層の前に形成してもよい。本発明は、添付の請求項および適用可能な法律の規則および原理が求める範囲にのみ限定するものとする。
本発明の実施形態に従う初期の製造段階における集積回路の上面図。 図１の２−２切断線に沿った集積回路の断面側面図。 図１の３−３切断線に沿った集積回路の断面側面図。 図１の４−４切断線に沿った集積回路の断面側面図。 図１の５−５切断線に沿った集積回路の断面側面図。 製造がさらに進んだ状態での図１〜５の集積回路の上面図。 図６の７−７切断線に沿った集積回路の断面側面図。 図６の８−８切断線に沿った集積回路の断面側面図。 図６の９−９切断線に沿った集積回路の断面側面図。 図６の１０−１０切断線に沿った集積回路の断面側面図。 製造がさらに進んだ状態での図６〜１０の集積回路の上面図。 図１１の１２−１２切断線に沿った集積回路の断面側面図。 図１１の１３−１３切断線に沿った集積回路の断面側面図。 図１１の１４−１４切断線に沿った集積回路の断面側面図。 図１１の１５−１５切断線に沿った集積回路の断面側面図。 製造がさらに進んだ状態での図１１〜１５の集積回路の上面図。 図１６の１７−１７切断線に沿った集積回路の断面側面図。 図１６の１８−１８切断線に沿った集積回路の断面側面図。 図１６の１９−１９切断線に沿った集積回路の断面側面図。 図１６の２０−２０切断線に沿った集積回路の断面側面図。 製造がさらに進んだ状態での図１６〜２０の集積回路の上面図。 図２１の２２−２２切断線に沿った集積回路の断面側面図。 図２１の２３−２３切断線に沿った集積回路の断面側面図。 図２１の２４−２４切断線に沿った集積回路の断面側面図。 図２１の２５−２５切断線に沿った集積回路の断面側面図。 本発明の別の実施形態に従う集積回路の上面図。 図２６の２７−２７切断線に沿った集積回路の断面側面図。 図２６の２８−２８切断線に沿った集積回路の断面側面図。 図２６の２９−２９切断線に沿った集積回路の断面側面図。 図２６の３０−３０切断線に沿った集積回路の断面側面図。

Claims (10)

  1. 集積回路（１０、２５０）の製造方法であって、
    少なくとも１つの半導体デバイス（３２、３４、１１６、１１８）を有する少なくとも１つのアクティブエリア（１２、１４、１６）と少なくとも１つの電界領域（１８）とを有する半導体基板（２４）を供給するステップと、
    前記少なくとも１つのアクティブエリア（１２、１４、１６）と前記少なくとも１つの電界領域（１８）との上に第１絶縁構造（１６８）を形成するステップと、
    前記第１絶縁構造（１６８）の一部の上に第２絶縁構造（１７０）を形成するステップと、
    前記少なくとも１つのアクティブエリア（１２、１４、１６）上の前記第２絶縁構造（１７０）の一部を除去するステップと、
    前記少なくとも１つの半導体デバイス（３２、３４、１１６、１１８）から前記少なくとも１つのアクティブエリア（１２、１４、１６）と前記少なくとも１つの電界領域（１８）との上に広がる少なくとも１つの相互接続（１７５、１７７）を形成するステップと、を含む、集積回路の製造方法。
  2. 前記第１絶縁構造（１６８）を形成するステップは、窒化シリコンの層として前記第１絶縁構造（１６８）を形成するステップを含み、前記第２絶縁構造（１７０）を形成するステップは、窒化シリコンの層として前記第２絶縁構造を形成するステップを含む、請求項１記載の方法。
  3. 前記第１絶縁構造（１６８）を形成するステップは、圧縮応力を受けた窒化シリコンの層として前記第１絶縁構造（１６８）を形成するステップを含み、前記第２絶縁構造（１７０）を形成するステップは、引張応力を受けた窒化シリコンの層として前記第２絶縁構造（１７０）を形成するステップを含む、請求項１記載の方法。
  4. 前記第１絶縁構造（１６８）を形成するステップは、引張応力を受けた窒化シリコンの層として前記第１絶縁構造（１６８）を形成するステップを含み、前記第２絶縁構造（１７０）を形成するステップは、圧縮応力を受けた窒化シリコンの層として前記第２絶縁構造（１７０）を形成するステップを含む、請求項１記載の方法。
  5. 前記第１絶縁構造（１６８）を形成するステップは、プラズマエンハンスト化学気相堆積（ＰＥＣＶＤ）した窒化シリコンの層として前記第１絶縁構造（１６８）を形成するステップを含み、前記第２絶縁構造（１７０）を形成するステップは、ＰＥＣＶＤ窒化シリコンの層として前記第２絶縁構造（１７０）を形成するステップを含む、請求項４記載の方法。
  6. 集積回路（１０、２５０）の製造方法であって、
    第１アクティブエリア（１２）と第２アクティブエリア（１４）とが電界領域（１８）によって相互に電気的に絶縁された半導体基板（２４）を供給するステップと、
    前記第１アクティブエリア（１２）から第１半導体デバイス（３２）を形成し、前記第２アクティブエリア（１４）から第２半導体デバイス（１１６）を形成するステップと、
    前記第１アクティブエリア（１２）および前記電界領域（１８）上に第１の絶縁材料層（１６８）を形成するステップと、
    前記第２アクティブエリア（１４）、前記第１の絶縁材料層（１６８）の一部、および前記電界領域（１８）上に第２の絶縁材料層（１７０）を形成するステップと、を含み、前記第１の絶縁材料層（１６８）は実質的に前記第２アクティブエリア（１４）上には存在せず、前記第２の絶縁材料層（１７０）は実質的に前記第１アクティブエリア（１２）上には存在しない、集積回路の製造方法。
  7. 前記第１アクティブエリア（１２）から前記第１半導体デバイス（３２）を形成し、前記第２アクティブエリア（１６）から前記第２半導体デバイス８１１６）を形成するステップは、
    前記第１アクティブエリア（１２）および前記電界領域（１８）上に第１のポリシリコンの層（２０）を形成するステップと、
    前記第２アクティブエリア（１６）および前記電界領域（１８）上に第２のポリシリコンの層（２２）を形成するステップと、を含み、前記第１および第２のポリシリコン層（２０）、（２２）は相互に離間されており、
    前記第１の絶縁材料層（１６８）は、窒化シリコン、圧縮応力を受けた窒化シリコン、引張応力を受けた窒化シリコン、二酸化シリコン、フッ素化シリカ、窒酸化シリコン、炭化シリコン、オキシカーバイドシリコン、炭化窒素シリコン、アモルファスシリコン、メチルシルセスキオキサンおよび高分子フィルムからなる群から選択され、
    前記第２の絶縁材料層（１７０）は、窒化シリコン、圧縮応力を受けた窒化シリコン、引張応力を受けた窒化シリコン、二酸化シリコン、フッ素化シリカ、窒酸化シリコン、炭化シリコン、オキシカーバイドシリコン、炭化窒素シリコン、アモルファスシリコン、メチルシルセスキオキサンおよび高分子フィルムからなる群から選択される、請求項６記載の方法。
  8. アクティブエリア（１２、１４、１６）および電界領域（１８）を有する半導体基板（２４）と、
    前記アクティブエリア（１２、１４、１６）から形成された半導体デバイス（３２、３４、１１６、１１８）と、
    前記アクティブエリア（１２、１４、１６）の一部および前記電界領域（１８）上に配置されたポリシリコンのストリップ（２０、２２）と、
    前記アクティブエリア（１２、１４、１６）および前記電界領域（１８）上に配置された第１の絶縁材料層（１６８）と、
    前記電界領域（１８）上に配置された前記第１の絶縁材料層（１６８）の一部上に配置された第２の絶縁材料層（１７０）と、
    前記ポリシリコンのストリップ（２０）上に配置され、前記ポリシリコンのストリップ（２０）から誘電的に絶縁されている電気相互接続構造（１７５）と、を含む、集積回路。
  9. 前記第１および第２の絶縁材料層（１６８）（１７０）は窒化シリコンであり、前記第１の絶縁材料層（１６８）は圧縮応力を受けた窒化シリコンであり、前記第２の絶縁材料層（１７０）は引張応力を受けた窒化シリコンである、請求項８記載の集積回路。
  10. 前記第１および第２の絶縁材料層（１６８）（１７０）は引張応力を受けた窒化シリコンであり、前記第２の絶縁材料層（１７０）は圧縮応力を受けた窒化シリコンである、請求項８記載の集積回路。
JP2008510020A 2005-05-02 2006-04-19 集積回路及びその製造方法 Active JP5096319B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/119,660 2005-05-02
US11/119,660 US7276755B2 (en) 2005-05-02 2005-05-02 Integrated circuit and method of manufacture
PCT/US2006/014676 WO2006118789A2 (en) 2005-05-02 2006-04-19 Integrated circuit and method of manufacture

Publications (2)

Publication Number Publication Date
JP2008541427A true JP2008541427A (ja) 2008-11-20
JP5096319B2 JP5096319B2 (ja) 2012-12-12

Family

ID=37235008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008510020A Active JP5096319B2 (ja) 2005-05-02 2006-04-19 集積回路及びその製造方法

Country Status (8)

Country Link
US (1) US7276755B2 (ja)
JP (1) JP5096319B2 (ja)
KR (1) KR101229099B1 (ja)
CN (1) CN101171671B (ja)
DE (1) DE112006001123T5 (ja)
GB (1) GB2439883B (ja)
TW (1) TWI382493B (ja)
WO (1) WO2006118789A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059473A (ja) * 2005-08-22 2007-03-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2014178177A1 (ja) * 2013-04-30 2014-11-06 ウシオ電機株式会社 極端紫外光光源装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016225665A1 (de) * 2016-12-20 2018-06-21 Henkel Ag & Co. Kgaa Stylingmittel mit verbessertem Langzeithalt und Haltegrad
US20200135489A1 (en) * 2018-10-31 2020-04-30 Atomera Incorporated Method for making a semiconductor device including a superlattice having nitrogen diffused therein

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264752A (ja) * 1985-05-20 1986-11-22 Hitachi Ltd 電界効果型半導体装置
JPH09213789A (ja) * 1996-01-30 1997-08-15 Nec Corp 半導体装置
US6287951B1 (en) * 1998-12-07 2001-09-11 Motorola Inc. Process for forming a combination hardmask and antireflective layer
WO2002043151A1 (en) * 2000-11-22 2002-05-30 Hitachi, Ltd Semiconductor device and method for fabricating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3685495D1 (de) 1986-07-11 1992-07-02 Ibm Verfahren zur herstellung einer unteraetzten maskenkontur.
IT1293535B1 (it) * 1997-07-14 1999-03-01 Consorzio Eagle Perfezionamento nel procedimento di attacco chimico anisotropo dell'ossido di silicio, in particolare nella fabbricazione di
JP2002198368A (ja) 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法
KR100492155B1 (ko) * 2002-08-08 2005-06-01 삼성전자주식회사 반도체 소자의 실리사이드막 형성방법
US6730566B2 (en) * 2002-10-04 2004-05-04 Texas Instruments Incorporated Method for non-thermally nitrided gate formation for high voltage devices
JP2004335566A (ja) * 2003-05-01 2004-11-25 Renesas Technology Corp 半導体装置の製造方法
US7238990B2 (en) * 2005-04-06 2007-07-03 Freescale Semiconductor, Inc. Interlayer dielectric under stress for an integrated circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264752A (ja) * 1985-05-20 1986-11-22 Hitachi Ltd 電界効果型半導体装置
JPH09213789A (ja) * 1996-01-30 1997-08-15 Nec Corp 半導体装置
US6287951B1 (en) * 1998-12-07 2001-09-11 Motorola Inc. Process for forming a combination hardmask and antireflective layer
WO2002043151A1 (en) * 2000-11-22 2002-05-30 Hitachi, Ltd Semiconductor device and method for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059473A (ja) * 2005-08-22 2007-03-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2014178177A1 (ja) * 2013-04-30 2014-11-06 ウシオ電機株式会社 極端紫外光光源装置

Also Published As

Publication number Publication date
US7276755B2 (en) 2007-10-02
CN101171671A (zh) 2008-04-30
CN101171671B (zh) 2012-02-22
US20060246707A1 (en) 2006-11-02
WO2006118789A3 (en) 2007-11-08
KR20080003865A (ko) 2008-01-08
GB0720855D0 (en) 2007-12-05
TW200644157A (en) 2006-12-16
JP5096319B2 (ja) 2012-12-12
KR101229099B1 (ko) 2013-02-01
GB2439883A (en) 2008-01-09
WO2006118789A2 (en) 2006-11-09
GB2439883B (en) 2010-08-11
DE112006001123T5 (de) 2008-03-06
TWI382493B (zh) 2013-01-11

Similar Documents

Publication Publication Date Title
US8232618B2 (en) Semiconductor structure having a contact-level air gap within the interlayer dielectrics above a semiconductor device and a method of forming the semiconductor structure using a self-assembly approach
TWI392080B (zh) 具溝渠電容及溝渠電阻的半導體結構
TWI397973B (zh) 具反向源極／汲極金屬接點的場效電晶體及其製造方法
TWI681506B (zh) 場效電晶體元件及其製造方法
CN113658868B (zh) 半导体元件及其制作方法
JP2010258471A (ja) 寄生容量が低減されたｓｏｉボディ・コンタクト型ｆｅｔのための方法
TWI684258B (zh) 在接觸結構上之自對準金屬線及其形成方法
WO2002073667A2 (en) Formation of a frontside contact on silicon-on-insulator substrate
JP5096319B2 (ja) 集積回路及びその製造方法
US9786607B2 (en) Interconnect structure including middle of line (MOL) metal layer local interconnect on ETCH stop layer
JPH11195704A (ja) 半導体装置およびその製造方法
US20070145491A1 (en) Semiconductor device and method of manufacture
KR100469913B1 (ko) 반도체소자의 제조방법
KR100790267B1 (ko) 반도체 소자의 트랜지스터 및 그 제조방법
US7649218B2 (en) Lateral MOS transistor and method for manufacturing thereof
US10529854B1 (en) Semiconductor device and method for fabricating the same
JP2008205032A (ja) 半導体装置
JP6115243B2 (ja) 半導体装置及び半導体装置の製造方法
CN107424922B (zh) 用以形成交叉耦接接触的装置及方法
JP2011044625A (ja) 半導体装置、および半導体装置の製造方法
KR20150039052A (ko) 반도체소자 및 그 제조방법
JP2002050702A (ja) 半導体装置
US9059017B2 (en) Source/drain-to-source/drain recessed strap and methods of manufacture of same
JP2006093649A (ja) 半導体装置及びその製造方法
KR100386452B1 (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090402

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110601

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110727

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110803

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110930

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111007

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111101

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120308

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120315

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120601

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120608

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120629

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120912

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120920

R150 Certificate of patent or registration of utility model

Ref document number: 5096319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250