JP2008527498A - Soc相互接続において転送待ち時間を低減するための方法および装置 - Google Patents
Soc相互接続において転送待ち時間を低減するための方法および装置 Download PDFInfo
- Publication number
- JP2008527498A JP2008527498A JP2007549545A JP2007549545A JP2008527498A JP 2008527498 A JP2008527498 A JP 2008527498A JP 2007549545 A JP2007549545 A JP 2007549545A JP 2007549545 A JP2007549545 A JP 2007549545A JP 2008527498 A JP2008527498 A JP 2008527498A
- Authority
- JP
- Japan
- Prior art keywords
- arbiter
- request
- bus
- priority signal
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
Description
Claims (21)
- チップ上のシステム内の転送待ち時間を低減する方法であって、前記チップ上のシステムはバスマスタ、バススレーブおよびアービターを有し、前記バスマスタ、バススレーブおよびアービターは電子通信をしており、前記バススレーブは要求に応答するように構成される方法において、
待ち時間要件に関連する優先度信号を有する要求を前記バスマスタから前記アービターに送信することと、
前記待ち時間要件を調べて前記優先度信号を高めるかどうかを決定することと、
前記要求および優先度信号を前記アービターから前記バススレーブに送信することと、
前記要求および前記優先度信号に対する前記応答を前記バススレーブから前記アービターに送信することと、
を備えた方法。 - 前記優先度信号をタイムスタンプすることをさらに備えた、請求項1に記載の方法。
- 前記優先度信号を高めることをさらに備えた、請求項1に記載の方法。
- 前記タイムスタンプを前記待ち時間要件と比較し前記優先度信号を高めるかどうかを決定することをさらに備えた、請求項2に記載の方法。
- 前記スレーブバスに送信するために前記要求をキューにセットすることをさらに備えた、請求項1に記載の方法。
- 前記要求は第1の要求であり、前記優先度信号は第1の優先度信号であり、前記待ち時間要件は第1の待ち時間要件であり、
第2の優先度信号を有する第2の要求を前記バスマスタから前記アービターに送信することであって、前記第2の優先度信号は第2の待ち時間要件に関連し、前記第2の優先度信号は前記第1の優先度信号よりも高いことと、
前記第2の要求および第2の優先度信号を前記アービターから前記バススレーブに送信することと、
をさらに備えた、請求項1に記載の方法。 - 前記第1の優先度信号と前記第2の優先度信号を比較することと、
前記バススレーブによって、前記第1の要求を実行する前に前記第2の要求を実行することと、
をさらに備えた、請求項6に記載の方法。 - 前記第1の待ち時間要件と前記第2の待ち時間要件とを比較することと、
前記バススレーブによって、前記第2の要求を実行する前に前記第1の要求を実行することと、
をさらに備えた、請求項6に記載の方法。 - 前記チップ上のシステムは、第1のアービター、第2のアービター、第1のバススレーブ、第2のバススレーブを有し、前記第1のアービターは前記マスタおよび前記第2のアービターに接続され、前記第1のバススレーブは前記第2のアービターに接続され、前記バスマスタからの要求は前記第1のアービターおよび前記第2のアービターを介して前記バスマスタから前記第2のバススレーブに送信され、
前記要求を前記第2のアービターに送信する前に前記待ち時間要件を調べて前記優先度信号を高めるかどうかを決定することと、
前記要求を前記第2のバススレーブに送信する前に前記待ち時間要件を調べ前記優先度信号を高めるかどうかを決定することと、
をさらに備えた、請求項1に記載の方法。 - 少なくとも1つのアービターにより前記待ち時間要件を高めることをさらに備えた、請求項9に記載の方法。
- 前記要求を第2のアービターに送信する前に前記待ち時間要件を高めることと、
前記要求をバススレーブに送信する前に前記待ち時間要件を高めることと、
をさらに備えた、請求項9に記載の方法。 - 前記要求に対する応答を前記アービターに送信する前に前記要求の優先度を前記バススレーブにより高めることをさらに備えた、請求項1に記載の方法。
- チップ上のシステム相互接続において、
要求信号を送信するように構成されたバスマスタであって、前記要求信号は優先度信号と待ち時間識別子に関連し、前記優先度信号は前記要求の優先度ステータスを識別し、前記待ち時間識別子は前記要求に応答するための時間要件を識別する、バスマスタと、
前記要求信号、前記優先度信号および前記待ち時間識別子を受信するように構成されたバススレーブと、
前記バスマスタとバススレーブに接続されているアービターであって、前記要求信号、優先度信号および待ち時間識別子は前記アービターを介して前記バスマスタから前記バススレーブに送信され、前記バススレーブは前記優先度信号と待ち時間識別子を前記アービターに送信するように構成される、アービターと、
を備えたシステム。 - 前記優先度信号はエンコードされるように構成され、前記エンコーディングは前記待ち時間識別子に関連する、請求項13に記載のシステム。
- 前記優先度信号は可変幅を含み、前記可変幅はエンコーディングのために構成される、請求項13に記載のシステム。
- 前記待ち時間識別子は定数、ディスクリプター、クロックサイクルのレンジおよびサイクル上限のグループの1つから選択される、請求項13に記載のシステム。
- 前記バススレーブは前記優先度信号を高め前記高められた優先度信号を前記アービターに送信するように構成される、請求項13に記載のシステム。
- 複数のアービターであって、第1のアービターは前記バスマスタに接続され、さらに第2アービターに接続され、各アービターは前記優先度信号を高めるように構成され、前記優先度信号を高めることは新しい待ち時間識別子に関連している、複数のアービターと、
複数のバススレーブであって、第1のバススレーブは第1のアービターに接続され、第2のバススレーブは前記第2のアービターに接続され、各バススレーブは前記優先度信号を高めるように構成される、複数のバススレーブと、
をさらに備えた、請求項13に記載のシステム。 - 複数のアービターであって、第1のアービターは前記バスマスタに接続され、さらに第2のアービターに接続され、各アービターは前記優先度信号を高めるように構成される、複数のアービターと、
複数のバススレーブであって、第1のバススレーブは前記第1のアービターに接続され、第2のバススレーブは、前記第2のアービターに接続され、各アービターは、前記要求がバススレーブに常駐する間前記優先度信号を高めるように構成される、複数のバススレーブと、
をさらに備えた、請求項13に記載のシステム。 - 前記アービターは前記要求が前記バススレーブに常駐する間前記優先度信号を高めるように構成される、請求項13に記載のシステム。
- 前記要求が前記バススレーブに常駐する間、前記アービターにより前記要求信号を高めることをさらに備えた、請求項1に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/027,532 US7263566B2 (en) | 2004-12-30 | 2004-12-30 | Method and apparatus of reducing transfer latency in an SOC interconnect |
US11/027,532 | 2004-12-30 | ||
PCT/US2005/047038 WO2006073927A1 (en) | 2004-12-30 | 2005-12-23 | Method and apparatus of reducing transfer latency in an soc interconnect |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008527498A true JP2008527498A (ja) | 2008-07-24 |
JP4944042B2 JP4944042B2 (ja) | 2012-05-30 |
Family
ID=36143728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007549545A Expired - Fee Related JP4944042B2 (ja) | 2004-12-30 | 2005-12-23 | Soc相互接続において転送待ち時間を低減するための方法および装置 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7263566B2 (ja) |
EP (1) | EP1839167B1 (ja) |
JP (1) | JP4944042B2 (ja) |
KR (1) | KR101139188B1 (ja) |
CN (1) | CN100552656C (ja) |
HK (1) | HK1109227A1 (ja) |
IL (1) | IL183998A0 (ja) |
MX (1) | MX2007007944A (ja) |
WO (1) | WO2006073927A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012199788A (ja) * | 2011-03-22 | 2012-10-18 | Renesas Electronics Corp | 情報処理システム、調停方法 |
JP2013069097A (ja) * | 2011-09-22 | 2013-04-18 | Nec Computertechno Ltd | 送信権調停装置、送信権調停制御方法、及びそのためのプログラム |
JP2014142912A (ja) * | 2013-01-24 | 2014-08-07 | Samsung Electronics Co Ltd | 適応的サービス制御器、システムオンチップ及びシステムオンチップの制御方法 |
JP2014153755A (ja) * | 2013-02-05 | 2014-08-25 | Mitsubishi Electric Corp | マルチプロセッサ組込み機器 |
US8819322B2 (en) | 2011-02-22 | 2014-08-26 | Samsung Electronics Co., Ltd. | System on chip comprising interconnector and control method thereof |
JP2020109641A (ja) * | 2018-12-31 | 2020-07-16 | 京セラドキュメントソリューションズ株式会社 | メモリ制御装置、メモリ制御方法及び画像形成装置 |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8595394B1 (en) | 2003-06-26 | 2013-11-26 | Nvidia Corporation | Method and system for dynamic buffering of disk I/O command chains |
US8683132B1 (en) | 2003-09-29 | 2014-03-25 | Nvidia Corporation | Memory controller for sequentially prefetching data for a processor of a computer system |
US8356142B1 (en) | 2003-11-12 | 2013-01-15 | Nvidia Corporation | Memory controller for non-sequentially prefetching data for a processor of a computer system |
US8700808B2 (en) * | 2003-12-01 | 2014-04-15 | Nvidia Corporation | Hardware support system for accelerated disk I/O |
JP2006079394A (ja) * | 2004-09-10 | 2006-03-23 | Renesas Technology Corp | データ処理装置 |
US8356143B1 (en) | 2004-10-22 | 2013-01-15 | NVIDIA Corporatin | Prefetch mechanism for bus master memory access |
US7380040B2 (en) * | 2005-04-14 | 2008-05-27 | Texas Instruments Incorporated | Software programmable dynamic arbitration scheme |
US7404025B2 (en) * | 2005-04-14 | 2008-07-22 | Texas Instruments Incorporated | Software programmable dynamically reconfigurable scheme for controlling request grant and masking for ultra high priority accessor during arbitration |
US7802040B2 (en) * | 2005-12-22 | 2010-09-21 | Arm Limited | Arbitration method reordering transactions to ensure quality of service specified by each transaction |
US7734853B2 (en) * | 2006-02-28 | 2010-06-08 | Arm Limited | Latency dependent data bus transmission |
US8468283B2 (en) * | 2006-06-01 | 2013-06-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Arbiter diagnostic apparatus and method |
TWI335517B (en) * | 2006-08-25 | 2011-01-01 | Via Tech Inc | Method of requests access and scheduling and related apparatus thereof |
US7596647B1 (en) | 2006-09-18 | 2009-09-29 | Nvidia Corporation | Urgency based arbiter |
US20080114960A1 (en) * | 2006-11-14 | 2008-05-15 | Tau-Li Huang | Memory control methods for accessing a memory with partial or full serial transmission, and related apparatus |
GB2447688B (en) * | 2007-03-22 | 2011-05-18 | Advanced Risc Mach Ltd | A data processing apparatus and method for arbitrating between messages routed over a communication channel |
US8156273B2 (en) * | 2007-05-10 | 2012-04-10 | Freescale Semiconductor, Inc. | Method and system for controlling transmission and execution of commands in an integrated circuit device |
KR100900980B1 (ko) | 2007-07-16 | 2009-06-04 | 한국생산기술연구원 | 디바이스의 응답 지연을 고려한 데이터 전송 시스템 및방법 |
US7870455B2 (en) | 2007-12-12 | 2011-01-11 | Infineon Technologies Ag | System-on-chip with master/slave debug interface |
KR100932925B1 (ko) | 2007-12-17 | 2009-12-21 | 한국전자통신연구원 | MMoIP 데이터의 전송 효율을 위한 직접 메모리 접근제어 장치 및 그 방법 |
US20100070656A1 (en) * | 2008-09-12 | 2010-03-18 | Atto Technology, Inc. | System and method for enhanced load balancing in a storage system |
US8356128B2 (en) * | 2008-09-16 | 2013-01-15 | Nvidia Corporation | Method and system of reducing latencies associated with resource allocation by using multiple arbiters |
US7797476B2 (en) * | 2008-09-19 | 2010-09-14 | Texas Instruments Incorporated | Flexible connection scheme between multiple masters and slaves |
US8370552B2 (en) * | 2008-10-14 | 2013-02-05 | Nvidia Corporation | Priority based bus arbiters avoiding deadlock and starvation on buses that support retrying of transactions |
CN102282546B (zh) * | 2008-11-10 | 2016-04-06 | 新思科技有限公司 | 资源控制 |
CN102428450A (zh) | 2009-03-11 | 2012-04-25 | 新诺普系统公司 | 用于资源控制的系统和方法 |
US8698823B2 (en) | 2009-04-08 | 2014-04-15 | Nvidia Corporation | System and method for deadlock-free pipelining |
GB2478795B (en) * | 2010-03-19 | 2013-03-13 | Imagination Tech Ltd | Requests and data handling in a bus architecture |
GB2484483B (en) * | 2010-10-12 | 2018-07-11 | Advanced Risc Mach Ltd | Communication using integrated circuit interconnect circuitry |
KR20120037785A (ko) * | 2010-10-12 | 2012-04-20 | 삼성전자주식회사 | 부하 균형을 유지하는 시스템 온 칩 및 그것의 부하 균형 유지 방법 |
KR101699781B1 (ko) | 2010-10-19 | 2017-01-26 | 삼성전자주식회사 | 시스템 온 칩 및 그것의 데이터 중재 방법 |
KR101949382B1 (ko) * | 2012-04-04 | 2019-02-18 | 삼성전자주식회사 | 서비스 품질의 향상을 위한 시스템 온 칩 및 시스템 온 칩의 제어 방법 |
US9135195B2 (en) * | 2012-07-24 | 2015-09-15 | Freescasle Semiconductor, Inc. | Prediction of electronic component behavior in bus-based systems |
US9372818B2 (en) * | 2013-03-15 | 2016-06-21 | Atmel Corporation | Proactive quality of service in multi-matrix system bus |
US9569385B2 (en) | 2013-09-09 | 2017-02-14 | Nvidia Corporation | Memory transaction ordering |
KR102396309B1 (ko) * | 2015-11-06 | 2022-05-10 | 삼성전자주식회사 | 데이터 요청을 제어하기 위한 장치 및 방법 |
KR20210103836A (ko) * | 2020-02-14 | 2021-08-24 | 에스케이하이닉스 주식회사 | 데이터 처리 장치 및 그 동작 방법 |
WO2023128479A1 (ko) * | 2021-12-30 | 2023-07-06 | 주식회사 엘엑스세미콘 | 메모리 제어 시스템 및 메모리 제어 기능을 갖는 디스플레이 디바이스 |
CN115269467B (zh) * | 2022-09-29 | 2023-01-10 | 沐曦科技(成都)有限公司 | 一种总线仲裁的方法、装置、存储介质及电子设备 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000207283A (ja) * | 1999-01-19 | 2000-07-28 | Advanced Risc Mach Ltd | デ―タ処理システムに於けるメモリ制御 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US188809A (en) * | 1877-03-27 | Improvement in machines for sewing boots and shoes | ||
US24987A (en) * | 1859-08-09 | Hukst | ||
US5440752A (en) | 1991-07-08 | 1995-08-08 | Seiko Epson Corporation | Microprocessor architecture with a switch network for data transfer between cache, memory port, and IOU |
US5848297A (en) | 1991-12-30 | 1998-12-08 | Apple Computer, Inc. | Control apparatus for maintaining order and accomplishing priority promotion in a computer interconnect |
KR0163554B1 (ko) * | 1995-08-08 | 1998-12-15 | 윤종용 | 칩의 지연시간을 측정하기 위한 감지회로 |
US5802330A (en) | 1996-05-01 | 1998-09-01 | Advanced Micro Devices, Inc. | Computer system including a plurality of real time peripheral devices having arbitration control feedback mechanisms |
US5907688A (en) * | 1996-06-28 | 1999-05-25 | Intel Corporation | Smart arbitration for non-symmetric data streams |
US5745913A (en) | 1996-08-05 | 1998-04-28 | Exponential Technology, Inc. | Multi-processor DRAM controller that prioritizes row-miss requests to stale banks |
US6304923B1 (en) * | 1998-10-14 | 2001-10-16 | Micron Technology, Inc. | Method for prioritizing data transfer request by comparing a latency identifier value received from an I/O device with a predetermined range of values |
DE69939152D1 (de) | 1999-01-11 | 2008-09-04 | Sgs Thomson Microelectronics | Speicherschnittstellenvorrichtung und Verfahren zum Speicherzugriff |
DE60026908D1 (de) | 2000-07-05 | 2006-05-18 | St Microelectronics Srl | Arbitrierungsverfahren und Schaltungsarchitektur dazu |
JP4022719B2 (ja) * | 2001-12-18 | 2007-12-19 | 株式会社日立製作所 | 優先順位制御システム |
US6792516B2 (en) * | 2001-12-28 | 2004-09-14 | Intel Corporation | Memory arbiter with intelligent page gathering logic |
US6823411B2 (en) * | 2002-01-30 | 2004-11-23 | International Business Machines Corporation | N-way psuedo cross-bar having an arbitration feature using discrete processor local busses |
KR100456696B1 (ko) * | 2002-05-21 | 2004-11-10 | 삼성전자주식회사 | 집적회로장치의 버스중재기 |
US6907478B2 (en) * | 2003-02-18 | 2005-06-14 | Adaptec, Inc. | Systems and methods optimizing data transfer throughput of a system on chip |
KR100555501B1 (ko) * | 2003-06-26 | 2006-03-03 | 삼성전자주식회사 | 동적으로 버스 점유 우선 순위를 정하는 버스 중재기 및그 버스 중재 방법 |
US7739436B2 (en) * | 2004-11-01 | 2010-06-15 | Sonics, Inc. | Method and apparatus for round robin resource arbitration with a fast request to grant response |
-
2004
- 2004-12-30 US US11/027,532 patent/US7263566B2/en active Active
-
2005
- 2005-12-23 WO PCT/US2005/047038 patent/WO2006073927A1/en active Application Filing
- 2005-12-23 KR KR1020077017610A patent/KR101139188B1/ko not_active IP Right Cessation
- 2005-12-23 CN CNB2005800451753A patent/CN100552656C/zh active Active
- 2005-12-23 MX MX2007007944A patent/MX2007007944A/es active IP Right Grant
- 2005-12-23 JP JP2007549545A patent/JP4944042B2/ja not_active Expired - Fee Related
- 2005-12-23 EP EP05855573.1A patent/EP1839167B1/en not_active Not-in-force
-
2007
- 2007-06-17 IL IL183998A patent/IL183998A0/en active IP Right Grant
-
2008
- 2008-03-19 HK HK08103190.4A patent/HK1109227A1/xx not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000207283A (ja) * | 1999-01-19 | 2000-07-28 | Advanced Risc Mach Ltd | デ―タ処理システムに於けるメモリ制御 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8819322B2 (en) | 2011-02-22 | 2014-08-26 | Samsung Electronics Co., Ltd. | System on chip comprising interconnector and control method thereof |
JP2012199788A (ja) * | 2011-03-22 | 2012-10-18 | Renesas Electronics Corp | 情報処理システム、調停方法 |
JP2013069097A (ja) * | 2011-09-22 | 2013-04-18 | Nec Computertechno Ltd | 送信権調停装置、送信権調停制御方法、及びそのためのプログラム |
JP2014142912A (ja) * | 2013-01-24 | 2014-08-07 | Samsung Electronics Co Ltd | 適応的サービス制御器、システムオンチップ及びシステムオンチップの制御方法 |
JP2014153755A (ja) * | 2013-02-05 | 2014-08-25 | Mitsubishi Electric Corp | マルチプロセッサ組込み機器 |
JP2020109641A (ja) * | 2018-12-31 | 2020-07-16 | 京セラドキュメントソリューションズ株式会社 | メモリ制御装置、メモリ制御方法及び画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
CN100552656C (zh) | 2009-10-21 |
HK1109227A1 (en) | 2008-05-30 |
EP1839167A1 (en) | 2007-10-03 |
EP1839167B1 (en) | 2016-06-22 |
KR101139188B1 (ko) | 2012-04-26 |
CN101091170A (zh) | 2007-12-19 |
US20060149874A1 (en) | 2006-07-06 |
IL183998A0 (en) | 2007-10-31 |
KR20070098896A (ko) | 2007-10-05 |
US7263566B2 (en) | 2007-08-28 |
JP4944042B2 (ja) | 2012-05-30 |
WO2006073927A1 (en) | 2006-07-13 |
MX2007007944A (es) | 2007-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4944042B2 (ja) | Soc相互接続において転送待ち時間を低減するための方法および装置 | |
JP4861339B2 (ja) | スイッチマトリックス経由のデータ転送を改善するフロー制御方法 | |
US20050193155A1 (en) | Data transfer apparatus and transfer control program | |
JP4696024B2 (ja) | データ処理装置用相互接続論理 | |
US20070038792A1 (en) | Systems, methods, and computer program products for arbitrating access to a shared resource based on quality-of-service information associated with a resource request | |
US20070204073A1 (en) | Method for improving flexibility of direct memory access channels | |
JP5058167B2 (ja) | メモリアクセス要求の遅延アービトレーション | |
JP2010282405A (ja) | データ処理システム | |
US9984014B2 (en) | Semiconductor device | |
KR100480605B1 (ko) | 네트워크 제어기의 송신부 버퍼 및 수신부 버퍼를제어하는 방법 및 네트워크 제어기 | |
US7543093B2 (en) | Method and system for stream burst data transfer | |
US20060253662A1 (en) | Retry cancellation mechanism to enhance system performance | |
US20080195782A1 (en) | Bus system and control method thereof | |
US8135878B1 (en) | Method and apparatus for improving throughput on a common bus | |
US7080176B2 (en) | Bus control device and information processing system | |
US8301816B2 (en) | Memory access controller, system, and method | |
KR100973419B1 (ko) | 버스 중재 방법 및 장치 | |
CN111026699B (zh) | 基于环形总线的多核网络通信方法、装置及系统 | |
US8239652B2 (en) | Data processing system | |
US20060101173A1 (en) | Pin sharing system | |
US7747806B2 (en) | Resource use management device, resource use management system, and control method for a resource use management device | |
JPH11232215A (ja) | バスコントローラ、バスマスタ装置及びバス制御システムの制御方法 | |
JPH06243093A (ja) | バス制御システム | |
JP2004062333A (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100713 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4944042 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |