JP4696024B2 - データ処理装置用相互接続論理 - Google Patents
データ処理装置用相互接続論理 Download PDFInfo
- Publication number
- JP4696024B2 JP4696024B2 JP2006144856A JP2006144856A JP4696024B2 JP 4696024 B2 JP4696024 B2 JP 4696024B2 JP 2006144856 A JP2006144856 A JP 2006144856A JP 2006144856 A JP2006144856 A JP 2006144856A JP 4696024 B2 JP4696024 B2 JP 4696024B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- data
- address
- write
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 17
- 238000012546 transfer Methods 0.000 claims description 179
- 238000000034 method Methods 0.000 claims description 18
- 239000002356 single layer Substances 0.000 claims description 13
- 230000004044 response Effects 0.000 claims description 10
- 239000010410 layer Substances 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000012913 prioritisation Methods 0.000 description 5
- 241001522296 Erithacus rubecula Species 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4031—Coupling between buses using bus bridges with arbitration
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
15,110,120,210,245,310,335,450,480,525,565 マルチプレクサ
20,105,115,220,230,250,320,330,375,425,435,465,500,535,550 デマルチプレクサ
25,130,150 アービタ
30,125,140 デコーダ
40,50 マスタ論理ユニット
60,70 スレーブ論理ユニット
100 リードアドレスチャネル
200,205,400 リードアドレス転送
215,315,530 アドレスアービタ
222,410 スレーブ1リードアドレス
224 スレーブ2リードアドレス
225,325,430,505 アドレスデコーダ
235,335,440,540 状態論理
240,340,475,560 データアービタ
242 スレーブ1リードデータ
244 スレーブ2リードデータ
255,360,460,545 IDデコーダ
260 マスタ1リードデータ
265 マスタ2リードデータ
270,380,420,421 相互接続ブロック
300 マスタ1ライトアドレス転送
305 マスタ2ライトアドレス転送
322,411 スレーブ1ライトアドレス
324 スレーブ2ライトアドレス
345 マスタ1ライトデータ転送
350 マスタ2ライトデータ転送
365,413 スレーブ1ライトデータ
370 スレーブ2ライトデータ
401 ライトアドレス転送
402,412 リードデータ
403 ライトデータ転送
405 第2マスタ論理ユニット
415 第2スレーブ論理ユニット
445,470,520 接続パス
555 データ接続
Claims (15)
- データ処理装置内のマスタ論理ユニットとスレーブ論理ユニットを結合してトランザクションを実施できるようにする相互接続論理であって、各トランザクションはマスタ論理ユニットからスレーブ論理ユニットへのアドレス転送およびそのマスタ論理ユニットとそのスレーブ論理ユニット間の1つ以上のデータ転送を含み、相互接続論理は、
アドレス転送を運ぶための少なくとも1つのアドレスチャネル、前記スレーブ論理ユニットから前記マスタ論理ユニットへのリードトランザクションのデータ転送を運ぶための少なくとも1つのリードデータチャネル、および前記マスタ論理ユニットから前記スレーブ論理ユニットへのライトトランザクションのデータ転送を運ぶための少なくとも1つのライトデータチャネルを提供するように作動可能な複数の接続パスと、
トランザクションを実施できるようにするために前記少なくとも1つのアドレスチャネル、前記少なくとも1つのリードデータチャネルおよび前記少なくとも1つのライトデータチャネルの使用を制御するように作動可能な制御論理と、を含み、
制御論理は、
関連するアドレスチャネルに対しての使用を求める複数のアドレス転送間の調停を行うように作動可能なアドレスアービタ論理と、
関連するリードデータチャネルに対しての使用を求める複数のデータ転送間の調停を行うように作動可能なリードデータアービタ論理と、
関連するライトデータチャネルに対しての使用を求める複数のデータ転送間の調停を行うように作動可能なライトデータアービタ論理と、を含み、
複数のトランザクションの1つ以上のデータ転送がこれら複数のトランザクションの対応するアドレス転送に関してアウト・オブ・オーダで生じ得るように、リードデータアービタ論理およびライトデータアービタ論理の各々がアドレスアービタ論理とは独立して作動可能であり、制御論理は、さらに、
アドレス転送から引き出された状態情報を格納するように作動可能な状態論理を含み、
リードデータアービタ論理およびライトデータアービタ論理の各々が、関連するデータチャネルの使用を求める複数のデータ転送のいずれが正当な調停目標であるかを決定するために独立して状態情報を参照するように作動可能であり、
リードデータアービタ論理およびライトデータアービタ論理の各々が、複数の正当な調停目標が存在する時に、調停ポリシーを適用して正当な調停目標であるデータ転送の1つに関連するデータチャネルへのアクセスを許可するように独立して作動可能である、相互接続論理。 - 請求項1に記載の相互接続論理であって、
各リードトランザクションにはリードトランザクションのソースを識別するソース識別子が関連付けられており、
制御論理は、さらに、各リードトランザクションに対してそのリードトランザクションのアドレス転送からそのリードトランザクションに対する目標スレーブ論理ユニットを決定するように作動可能なアドレスデコーダを含み、
状態論理は各保留リードトランザクションに対する状態情報を格納するように作動可能であり、各保留リードトランザクションに対する状態情報はソース識別子の表示およびその保留リードトランザクションに対する目標スレーブ論理ユニットを含む、相互接続論理。 - 請求項2に記載の相互接続論理であって、リードデータアービタ論理により適用される調停ポリシーは関連するリードトランザクションのソース識別子および/または目標スレーブ論理ユニットに基づいて正当な調停目標であるデータ転送を順位付けするように作動可能である相互接続論理。
- 請求項1に記載の相互接続論理であって、
各ライトトランザクションには当該ライトトランザクションを開始するマスタ論理ユニットを識別するマスタ識別子が関連付けられており、状態論理は各保留ライトトランザクションに対する状態情報を格納するように作動可能であり、各保留ライトトランザクションに対する状態情報は少なくともマスタ識別子の表示を含む相互接続論理。 - 請求項4に記載の相互接続論理であって、
制御論理は、さらに、各ライトトランザクションに対してそのライトトランザクションのアドレス転送からそのライトトランザクションに対する目標スレーブ論理ユニットを決定するように作動可能なアドレスデコーダを含み、各保留ライトトランザクションに対する状態情報は、さらに、そのライトトランザクションに対する目標スレーブ論理ユニットの表示を含む、相互接続論理。 - 請求項5に記載の相互接続論理であって、ライトデータアービタ論理により適用される調停ポリシーは関連するライトトランザクションのマスタ識別子および/または目標スレーブ論理ユニットに基づいて正当な調停目標であるデータ転送を順位付けするように作動可能である相互接続論理。
- 請求項6に記載の相互接続論理であって、各ライトトランザクションにはライトトランザクションのソースを識別するソース識別子が関連付けられており、ライトデータアービタ論理により適用される調停ポリシーは関連するライトトランザクションのマスタ識別子および/または目標スレーブ論理ユニットおよび/またはソース識別子に基づいて正当な調停目標であるデータ転送を順位付けするように作動可能である相互接続論理。
- 請求項1に記載の相互接続論理であって、複数の接続パスは単一層相互接続構造を形成し、リードデータチャネルに対して単一リードデータアービタ論理が設けられる相互接続論理。
- 請求項8に記載の相互接続論理であって、ライトデータチャネルに対して単一ライトデータアービタ論理が設けられる相互接続論理。
- 請求項1に記載の相互接続論理であって、複数の接続パスは多層相互接続構造を形成し、リードデータチャネルに接続された各マスタ論理ユニットに対して個別のリードデータアービタ論理が設けられる相互接続論理。
- 請求項10に記載の相互接続論理であって、ライトデータチャネルに接続された各スレーブ論理ユニットに対して個別のライトデータアービタ論理が設けられる相互接続論理。
- 請求項1に記載の相互接続論理であって、さらに、各ライトトランザクションに対して、スレーブ論理ユニットからそのライトトランザクション内に含まれるマスタ論理ユニットへトランザクション状態情報を運ぶように作動可能であるライト応答チャネルを含む相互接続論理。
- 複数のマスタ論理ユニットおよびスレーブ論理ユニットと、
マスタ論理ユニットおよびスレーブ論理ユニットを結合してトランザクションを実施できるようにする請求項1に記載の相互接続論理と、
を含むデータ処理装置。 - データ処理装置内のマスタ論理手段とスレーブ論理手段を結合してトランザクションを実施できるようにする相互接続論理であって、各トランザクションはマスタ論理手段からスレーブ論理手段へのアドレス転送およびそのマスタ論理手段とそのスレーブ論理手段間の1つ以上のデータ転送を含み、相互接続論理は、
アドレス転送を運ぶための少なくとも1つのアドレスチャネル手段、前記スレーブ論理手段から前記マスタ論理手段へのリードトランザクションのデータ転送を運ぶための少なくとも1つのリードデータチャネル手段、および前記マスタ論理手段から前記スレーブ論理手段へのライトトランザクションのデータ転送を運ぶための少なくとも1つのライトデータチャネル手段を提供する複数の接続パス手段と、
トランザクションを実施できるようにするために前記少なくとも1つのアドレスチャネル手段、前記少なくとも1つのリードデータチャネル手段および前記少なくとも1つのライトデータチャネル手段の使用を制御する制御手段と、を含み、
制御手段は、
関連するアドレスチャネル手段に対して当該関連するアドレスチャネル手段の使用を求める複数のアドレス転送間の調停を行うアドレスアービタ手段と、
関連するリードデータチャネル手段に対して当該関連するリードデータチャネル手段の使用を求める複数のデータ転送間の調停を行うリードデータアービタ手段と、
関連するライトデータチャネル手段に対して当該関連するライトデータチャネル手段の使用を求める複数のデータ転送間の調停を行うライトデータアービタ手段と、を含み、
複数のトランザクションの1つ以上のデータ転送がこれら複数のトランザクションの対応するアドレス転送に関してアウト・オブ・オーダで生じ得るように、リードデータアービタ手段およびライトデータアービタ手段の各々がアドレスアービタ手段とは独立して作動可能であり、制御論理は、さらに、
アドレス転送から引き出された状態情報を格納するように作動可能な状態論理を含み、
リードデータアービタ論理およびライトデータアービタ論理の各々が、関連するデータチャネルの使用を求める複数のデータ転送のいずれが正当な調停目標であるかを決定するために独立して状態情報を参照するように作動可能であり、
リードデータアービタ論理およびライトデータアービタ論理の各々が、複数の正当な調停目標が存在する時に、調停ポリシーを適用して正当な調停目標であるデータ転送の1つに関連するデータチャネルへのアクセスを許可するように独立して作動可能である、相互接続論理。 - データ処理装置内のマスタ論理ユニットとスレーブ論理ユニットを結合してトランザクションを実施できるようにする方法であって、各トランザクションはマスタ論理ユニットからスレーブ論理ユニットへのアドレス転送およびそのマスタ論理ユニットとそのスレーブ論理ユニット間の1つ以上のデータ転送を含み、前記方法は、
(a).アドレス転送を運ぶための少なくとも1つのアドレスチャネル、前記スレーブ論理ユニットから前記マスタ論理ユニットへのリードトランザクションのデータ転送を運ぶための少なくとも1つのリードデータチャネル、および前記マスタ論理ユニットから前記スレーブ論理ユニットへのライトトランザクションのデータ転送を運ぶための少なくとも1つのライトデータチャネルを提供する複数の接続パスを利用するステップと、
(b).(i)関連するアドレスチャネルに対して当該関連するアドレスチャネルの使用を求める複数のアドレス転送間の調停をアドレスアービタ論理にさせるステップと、
(ii)関連するリードデータチャネルに対して当該関連するリードデータチャネルの使用を求める複数のデータ転送間の調停をリードデータアービタ論理にさせるステップと、
(iii)関連するライトデータチャネルに対して当該関連するライトデータチャネルの使用を求める複数のデータ転送間の調停をライトデータアービタ論理にさせるステップと、
(iv)リードデータアービタ論理およびライトデータアービタ論理の各々をアドレスアービタ論理とは独立して作動させ、複数のトランザクションの1つ以上のデータ転送がこれら複数のトランザクションの対応するアドレス転送に関してアウト・オブ・オーダで生じ得るようにするステップと、
によりトランザクションを実施できるようにするために前記少なくとも1つのアドレスチャネル、前記少なくとも1つのリードデータチャネルおよび前記少なくとも1つのライトデータチャネルの使用を制御するステップと、
(v)アドレス転送から引き出された状態情報を格納するステップと、
(vi)リードデータアービタ論理およびライトデータアービタ論理の各々が、関連するデータチャネルの使用を求める複数のデータ転送のいずれが正当な調停目標であるかを決定するために独立して状態情報を参照するステップと、
(vii)リードデータアービタ論理およびライトデータアービタ論理の各々が、複数の正当な調停目標が存在する時に、正当な調停目標であるデータ転送の1つに関連するデータチャネルへのアクセスを許可するように独立して調停ポリシーを適用するステップと、を含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0510796.6 | 2005-05-26 | ||
GB0510796A GB2426604B (en) | 2005-05-26 | 2005-05-26 | Interconnect logic for a data processing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006331426A JP2006331426A (ja) | 2006-12-07 |
JP4696024B2 true JP4696024B2 (ja) | 2011-06-08 |
Family
ID=34834706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006144856A Active JP4696024B2 (ja) | 2005-05-26 | 2006-05-25 | データ処理装置用相互接続論理 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8190801B2 (ja) |
JP (1) | JP4696024B2 (ja) |
GB (1) | GB2426604B (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100675850B1 (ko) * | 2005-10-12 | 2007-02-02 | 삼성전자주식회사 | AXI 프로토콜을 적용한 NoC 시스템 |
KR100653087B1 (ko) * | 2005-10-17 | 2006-12-01 | 삼성전자주식회사 | AXI가 적용된 NoC 시스템 및 그 인터리빙 방법 |
FR2894696A1 (fr) * | 2005-12-14 | 2007-06-15 | Thomson Licensing Sas | Procede d'acces a un bus de transmission de donnees, dispositif et systeme correspondant |
US8156273B2 (en) * | 2007-05-10 | 2012-04-10 | Freescale Semiconductor, Inc. | Method and system for controlling transmission and execution of commands in an integrated circuit device |
JP2009003633A (ja) * | 2007-06-20 | 2009-01-08 | Panasonic Corp | 情報処理装置 |
US7657682B2 (en) * | 2007-09-14 | 2010-02-02 | Freescale Semiconductor, Inc. | Bus interconnect with flow control |
JP2009116702A (ja) * | 2007-11-07 | 2009-05-28 | Toshiba Corp | 半導体集積回路 |
JP5664187B2 (ja) * | 2010-12-06 | 2015-02-04 | ソニー株式会社 | 相互接続装置、および、その制御方法 |
JP5659817B2 (ja) * | 2011-01-21 | 2015-01-28 | ソニー株式会社 | 相互接続装置 |
GB2490390B (en) * | 2012-03-29 | 2014-01-29 | Renesas Mobile Corp | Method, apparatus and computer program for latency measurement |
US9372818B2 (en) * | 2013-03-15 | 2016-06-21 | Atmel Corporation | Proactive quality of service in multi-matrix system bus |
US9471524B2 (en) | 2013-12-09 | 2016-10-18 | Atmel Corporation | System bus transaction queue reallocation |
JP2016173798A (ja) * | 2015-03-18 | 2016-09-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6449702B2 (ja) | 2015-03-30 | 2019-01-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10146714B1 (en) * | 2016-03-01 | 2018-12-04 | Cadence Design Systems, Inc. | Method and system for synchronizing transaction streams of a partial sequence of transactions through master-slave interfaces |
US11144457B2 (en) * | 2018-02-22 | 2021-10-12 | Netspeed Systems, Inc. | Enhanced page locality in network-on-chip (NoC) architectures |
CN112579501A (zh) * | 2020-12-11 | 2021-03-30 | 北京爱芯科技有限公司 | Axi总线结构及芯片系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000285068A (ja) * | 1998-07-31 | 2000-10-13 | Motorola Inc | データ処理システムにおけるデータ・トランザクション実行方法および装置 |
JP2002041448A (ja) * | 2000-07-26 | 2002-02-08 | Oki Data Corp | バスシステム |
JP2002278922A (ja) * | 2001-03-16 | 2002-09-27 | Ricoh Co Ltd | コンピュータバスシステム |
US6493776B1 (en) * | 1999-08-12 | 2002-12-10 | Mips Technologies, Inc. | Scalable on-chip system bus |
US20040199692A1 (en) * | 1998-09-18 | 2004-10-07 | Phelps Richard Carl | Apparatus for use in a computer systems |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5345562A (en) * | 1992-02-12 | 1994-09-06 | Industrial Technology Research Institute | Data bus arbitration for split transaction computer bus |
WO1996035175A2 (en) * | 1995-05-02 | 1996-11-07 | Apple Computer, Inc. | Deadlock avoidance in a split-bus computer system |
US6230219B1 (en) * | 1997-11-10 | 2001-05-08 | International Business Machines Corporation | High performance multichannel DMA controller for a PCI host bridge with a built-in cache |
US7072817B1 (en) * | 1999-10-01 | 2006-07-04 | Stmicroelectronics Ltd. | Method of designing an initiator in an integrated circuit |
US6687821B1 (en) * | 2000-03-31 | 2004-02-03 | Intel Corporation | System for dynamically configuring system logic device coupled to the microprocessor to optimize application performance by reading from selection table located in non-volatile memory |
US6651148B2 (en) * | 2000-05-23 | 2003-11-18 | Canon Kabushiki Kaisha | High-speed memory controller for pipelining memory read transactions |
US6633938B1 (en) * | 2000-10-06 | 2003-10-14 | Broadcom Corporation | Independent reset of arbiters and agents to allow for delayed agent reset |
US6957290B1 (en) * | 2000-10-06 | 2005-10-18 | Broadcom Corporation | Fast arbitration scheme for a bus |
US6728816B1 (en) * | 2001-02-09 | 2004-04-27 | Lsi Logic Corporation | Simple mechanism for guaranteeing in order read data return on a split transaction bus |
-
2005
- 2005-05-26 GB GB0510796A patent/GB2426604B/en active Active
-
2006
- 2006-05-25 US US11/440,056 patent/US8190801B2/en active Active
- 2006-05-25 JP JP2006144856A patent/JP4696024B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000285068A (ja) * | 1998-07-31 | 2000-10-13 | Motorola Inc | データ処理システムにおけるデータ・トランザクション実行方法および装置 |
US20040199692A1 (en) * | 1998-09-18 | 2004-10-07 | Phelps Richard Carl | Apparatus for use in a computer systems |
US6493776B1 (en) * | 1999-08-12 | 2002-12-10 | Mips Technologies, Inc. | Scalable on-chip system bus |
JP2002041448A (ja) * | 2000-07-26 | 2002-02-08 | Oki Data Corp | バスシステム |
JP2002278922A (ja) * | 2001-03-16 | 2002-09-27 | Ricoh Co Ltd | コンピュータバスシステム |
Also Published As
Publication number | Publication date |
---|---|
GB2426604A (en) | 2006-11-29 |
US8190801B2 (en) | 2012-05-29 |
GB2426604B (en) | 2010-07-14 |
US20060271715A1 (en) | 2006-11-30 |
GB0510796D0 (en) | 2005-06-29 |
JP2006331426A (ja) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4696024B2 (ja) | データ処理装置用相互接続論理 | |
US6119196A (en) | System having multiple arbitrating levels for arbitrating access to a shared memory by network ports operating at different data rates | |
US7143219B1 (en) | Multilevel fair priority round robin arbiter | |
US6052738A (en) | Method and apparatus in a packet routing switch for controlling access at different data rates to a shared memory | |
KR101557090B1 (ko) | 이종 소스들에 대한 계층적인 메모리 중재 기법 | |
US6757768B1 (en) | Apparatus and technique for maintaining order among requests issued over an external bus of an intermediate network node | |
US8155134B2 (en) | System-on-chip communication manager | |
US10210117B2 (en) | Computing architecture with peripherals | |
US20100325327A1 (en) | Programmable arbitration device and method therefor | |
US20070239888A1 (en) | Controlling transmission of data | |
US11652761B2 (en) | Switch for transmitting packet, network on chip having the same, and operating method thereof | |
US8140728B1 (en) | Data packet arbitration system | |
JP2008541276A (ja) | 同時読み出し応答確認拡張ダイレクト・メモリ・アクセス・ユニット | |
US9804959B2 (en) | In-flight packet processing | |
US9665519B2 (en) | Using a credits available value in determining whether to issue a PPI allocation request to a packet engine | |
US8135878B1 (en) | Method and apparatus for improving throughput on a common bus | |
US7752400B1 (en) | Arbitration and crossbar device and method | |
JP2001067298A (ja) | ハブ及びポート・アーキテクチャーを有する転送制御装置における低速ポートについての障害を防止するための書込み要求キューの使用 | |
EP2588965A2 (en) | Method, apparatus and system for maintaining transaction coherecy in a multiple data bus platform | |
US9548947B2 (en) | PPI de-allocate CPP bus command | |
US9559988B2 (en) | PPI allocation request and response for accessing a memory system | |
US9699107B2 (en) | Packet engine that uses PPI addressing | |
US20160057058A1 (en) | Cpp bus transaction value having a pam/lam selection code field |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100910 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101210 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110204 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110228 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4696024 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |