JP2000285068A - データ処理システムにおけるデータ・トランザクション実行方法および装置 - Google Patents
データ処理システムにおけるデータ・トランザクション実行方法および装置Info
- Publication number
- JP2000285068A JP2000285068A JP11216930A JP21693099A JP2000285068A JP 2000285068 A JP2000285068 A JP 2000285068A JP 11216930 A JP11216930 A JP 11216930A JP 21693099 A JP21693099 A JP 21693099A JP 2000285068 A JP2000285068 A JP 2000285068A
- Authority
- JP
- Japan
- Prior art keywords
- transaction
- data
- queue
- address
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】
【課題】 タグ情報を必要とせずにアドレスおよびデー
タを識別する方法を提供する。 【解決手段】 分割バスに結合されている各デバイス
は、保留中のトランザクションの時間基準キューを有す
る。トランザクションの実行毎にキューを更新する。ア
ービタは、各デバイスのキューのコピーを有し、アービ
タ内のキュー全ての中から優先トランザクションを決定
する。データ保有期間に、データ・トランザクション・
インデックスを全デバイスに提供し、次のトランザクシ
ョンのキュー内における位置を示す。このインデックス
は、アドレス保有期間にスタティック・タグなしで、順
序不問のデータ転送を可能とする。キューは、保留中の
トランザクションの履歴を維持する。各デバイスは、別
個のデータ・バス付与を受信することにより、ソースお
よびシンク・デバイス双方に単一のインデックス供給を
可能にする。
タを識別する方法を提供する。 【解決手段】 分割バスに結合されている各デバイス
は、保留中のトランザクションの時間基準キューを有す
る。トランザクションの実行毎にキューを更新する。ア
ービタは、各デバイスのキューのコピーを有し、アービ
タ内のキュー全ての中から優先トランザクションを決定
する。データ保有期間に、データ・トランザクション・
インデックスを全デバイスに提供し、次のトランザクシ
ョンのキュー内における位置を示す。このインデックス
は、アドレス保有期間にスタティック・タグなしで、順
序不問のデータ転送を可能とする。キューは、保留中の
トランザクションの履歴を維持する。各デバイスは、別
個のデータ・バス付与を受信することにより、ソースお
よびシンク・デバイス双方に単一のインデックス供給を
可能にする。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的に、データ
処理システムにおけるデータ・トランザクションの実行
に関する。
処理システムにおけるデータ・トランザクションの実行
に関する。
【０００２】
【従来の技術】多くのデータ処理システムは、多数のマ
イクロプロセッサ，デバイス，およびメモリを含み、各
々が共通のバス集合を用いてトランザクションを実行す
る。アドレス・バスおよびデータ・バスが分割されてい
る場合、データの構成を再構築して、データ・バスの使
用を最大化することが可能である。このような分割トラ
ンザクション・バス(split transaction bus)におい
て、アドレス保有期間(address tenure)は、所与のトラ
ンザクションに対するアドレスがアドレス・バス上で有
効である時間期間であり、データ保有期間は、所与のト
ランザクションに対するデータがデータ・バス上で有効
な時間期間である。アドレス保有期間は、第１の順序で
与えられ、一方データ保有期間は、データの伝送を最適
化するために順序を変えることが可能である。例えば、
長いトランザクション（即ち、多数のサイクルの実行を
必要とするトランザクション）の後に、より短い数個の
トランザクションが続く場合に、これは有用である。デ
ータの受信側は常に順序変更方式(reordering scheme)
にアクセスできる訳ではないので、データをその対応す
るアドレスで識別する機構を備える必要がある。
イクロプロセッサ，デバイス，およびメモリを含み、各
々が共通のバス集合を用いてトランザクションを実行す
る。アドレス・バスおよびデータ・バスが分割されてい
る場合、データの構成を再構築して、データ・バスの使
用を最大化することが可能である。このような分割トラ
ンザクション・バス(split transaction bus)におい
て、アドレス保有期間(address tenure)は、所与のトラ
ンザクションに対するアドレスがアドレス・バス上で有
効である時間期間であり、データ保有期間は、所与のト
ランザクションに対するデータがデータ・バス上で有効
な時間期間である。アドレス保有期間は、第１の順序で
与えられ、一方データ保有期間は、データの伝送を最適
化するために順序を変えることが可能である。例えば、
長いトランザクション（即ち、多数のサイクルの実行を
必要とするトランザクション）の後に、より短い数個の
トランザクションが続く場合に、これは有用である。デ
ータの受信側は常に順序変更方式(reordering scheme)
にアクセスできる訳ではないので、データをその対応す
るアドレスで識別する機構を備える必要がある。
【０００３】分割トランザクション・バス・システムに
は、スタティック・タギング機構(static tagging mech
anism)を用いるものがある。この場合、各アドレスに識
別子を添付し、次いで対応する識別子を各データに添付
する。かかるスタティック・タギング方法は、アドレス
保有期間において、一意のタグをアドレスと共に提供す
る必要がある。次いで、トランザクションにおけるター
ゲットに指定されたデバイスに、タグを格納する。シス
テムによっては、タグをシステム調停コントローラにも
格納する場合がある。対応するデータが選択されると、
データ保有期間に、そのタグをデータと共に再度提供す
る。この場合、アドレス・バスおよびデータ・バスは双
方共、タグ情報の提供のために拡張しなければならな
い。タグ情報は、単一のトランザクション毎に、データ
・ソース（即ち、データを与えるデバイス）およびデー
タ・シンク（即ち、データを受信するデバイス）双方に
与えなければならない。
は、スタティック・タギング機構(static tagging mech
anism)を用いるものがある。この場合、各アドレスに識
別子を添付し、次いで対応する識別子を各データに添付
する。かかるスタティック・タギング方法は、アドレス
保有期間において、一意のタグをアドレスと共に提供す
る必要がある。次いで、トランザクションにおけるター
ゲットに指定されたデバイスに、タグを格納する。シス
テムによっては、タグをシステム調停コントローラにも
格納する場合がある。対応するデータが選択されると、
データ保有期間に、そのタグをデータと共に再度提供す
る。この場合、アドレス・バスおよびデータ・バスは双
方共、タグ情報の提供のために拡張しなければならな
い。タグ情報は、単一のトランザクション毎に、データ
・ソース（即ち、データを与えるデバイス）およびデー
タ・シンク（即ち、データを受信するデバイス）双方に
与えなければならない。
【０００４】
【発明が解決しようとする課題】アドレス保有期間にタ
グ情報を与える追加のオーバヘッドを必要とせずに、ア
ドレスおよびデータの組み合わせを識別する方法が必要
とされている。
グ情報を与える追加のオーバヘッドを必要とせずに、ア
ドレスおよびデータの組み合わせを識別する方法が必要
とされている。
【０００５】
【課題を解決するための手段】本発明の一態様では、デ
ータ処理システムにおけるトランザクション実行方法
は、複数のトランザクションを表す複数のトランザクシ
ョン・インディケータを受信する段階と、複数のトラン
ザクション・インディケータの各々に一意のトランザク
ション・インデックス値を割り当てる段階と、複数のト
ランザクションの内第１トランザクションを実行する段
階であって、複数のトランザクションの内第２トランザ
クションが、複数のトランザクションの内第１トランザ
クションよりも長く保留にされている、段階と、一意の
トランザクション・インデックス値の少なくとも１つを
割り当てし直す段階とを含む。
ータ処理システムにおけるトランザクション実行方法
は、複数のトランザクションを表す複数のトランザクシ
ョン・インディケータを受信する段階と、複数のトラン
ザクション・インディケータの各々に一意のトランザク
ション・インデックス値を割り当てる段階と、複数のト
ランザクションの内第１トランザクションを実行する段
階であって、複数のトランザクションの内第２トランザ
クションが、複数のトランザクションの内第１トランザ
クションよりも長く保留にされている、段階と、一意の
トランザクション・インデックス値の少なくとも１つを
割り当てし直す段階とを含む。
【０００６】本発明の別の態様によれば、データ処理シ
ステムは、複数のトランザクションを表す複数のトラン
ザクション・インディケータを受信可能な第１回路と、
複数のトランザクション・インディケータの各々に一意
のトランザクション・インデックス値を割り当て可能な
第２回路と、複数のトランザクションの内第１トランザ
クションを実行可能な第３回路であって、複数のトラン
ザクションの内第２トランザクションが、複数のトラン
ザクションの内第１トランザクションよりも古い、第３
回路と、一意のトランザクション・インデックス値の少
なくとも１つを割り当てし直すことが可能な第４回路と
を含む。
ステムは、複数のトランザクションを表す複数のトラン
ザクション・インディケータを受信可能な第１回路と、
複数のトランザクション・インディケータの各々に一意
のトランザクション・インデックス値を割り当て可能な
第２回路と、複数のトランザクションの内第１トランザ
クションを実行可能な第３回路であって、複数のトラン
ザクションの内第２トランザクションが、複数のトラン
ザクションの内第１トランザクションよりも古い、第３
回路と、一意のトランザクション・インデックス値の少
なくとも１つを割り当てし直すことが可能な第４回路と
を含む。
【０００７】本発明の別の実施例によれば、データ処理
システムにおけるデータ・トランザクション実行方法
は、第１トランザクションの第１識別子および第２トラ
ンザクションの第２識別子を、第１デバイスに対応する
第１デバイス・キューに格納する段階を含み、その際第
１識別子を第１デバイス・キュー内の第１位置に格納
し、第２識別子を第１デバイス・キュー内の第２位置に
格納し、第１位置は第２位置とは異なる。本方法は、続
いて、第１時点において、第１データ・トランザクショ
ン・インデックス信号および第１データ・バス付与信号
を第１デバイスに発生し、ここで第１データ・トランザ
クション・インデックス信号は、第１位置に対応する。
次に、第１デバイスの順序を変更し、第２識別子を第２
位置から第１デバイス・キュー内の第３位置に移動させ
る。この場合第３位置は第２位置とは異なる。最後に、
本方法は、続いて、第１時点の後の第２時点において、
第２データ・トランザクション信号および第２データ・
バス付与信号を第２デバイスに発生する。この場合、第
２データ・トランザクション・インデックス信号は、第
３位置に対応する。
システムにおけるデータ・トランザクション実行方法
は、第１トランザクションの第１識別子および第２トラ
ンザクションの第２識別子を、第１デバイスに対応する
第１デバイス・キューに格納する段階を含み、その際第
１識別子を第１デバイス・キュー内の第１位置に格納
し、第２識別子を第１デバイス・キュー内の第２位置に
格納し、第１位置は第２位置とは異なる。本方法は、続
いて、第１時点において、第１データ・トランザクショ
ン・インデックス信号および第１データ・バス付与信号
を第１デバイスに発生し、ここで第１データ・トランザ
クション・インデックス信号は、第１位置に対応する。
次に、第１デバイスの順序を変更し、第２識別子を第２
位置から第１デバイス・キュー内の第３位置に移動させ
る。この場合第３位置は第２位置とは異なる。最後に、
本方法は、続いて、第１時点の後の第２時点において、
第２データ・トランザクション信号および第２データ・
バス付与信号を第２デバイスに発生する。この場合、第
２データ・トランザクション・インデックス信号は、第
３位置に対応する。
【０００８】
【発明の実施の形態】これより、添付図面を参照しなが
ら、限定を意図することなく本発明の一例について説明
する。尚、図面において、同様の参照符号は同様のエレ
メントを示すものとする。
ら、限定を意図することなく本発明の一例について説明
する。尚、図面において、同様の参照符号は同様のエレ
メントを示すものとする。
【０００９】図１は、共通通信バスに結合された多数の
デバイスを含む、データ処理システム５を有する本発明
の一実施例を示す。この通信バスは、分割バスであり、
アドレス・バス６０と称するアドレス部分，およびデー
タ・バス５０と称するデータ部分を有する。また、デー
タ部分は、順序変更情報の伝達にも用いられる。
デバイスを含む、データ処理システム５を有する本発明
の一実施例を示す。この通信バスは、分割バスであり、
アドレス・バス６０と称するアドレス部分，およびデー
タ・バス５０と称するデータ部分を有する。また、デー
タ部分は、順序変更情報の伝達にも用いられる。
【００１０】データ処理システム５は、デバイス１０，
デバイス２０ないし３０，およびアービタ(arbiter)４
０を含む。これらのデバイスには、１からｎまでの番号
を付してある。デバイス１０，デバイス２０およびデバ
イス３０までの全ては、双方向的にデータ・バス５０お
よびアドレス・バス６０に結合されている。アドレス・
バス６０は、データ処理システム５内部においてアドレ
ス情報を転送するために用いられる。データ・バス５０
は、データ処理システム５内部において、データ情報お
よび「ＤＴＩ：data transaction index」と呼ぶデータ
・トランザクション・インデックスの転送に用いられ
る。
デバイス２０ないし３０，およびアービタ(arbiter)４
０を含む。これらのデバイスには、１からｎまでの番号
を付してある。デバイス１０，デバイス２０およびデバ
イス３０までの全ては、双方向的にデータ・バス５０お
よびアドレス・バス６０に結合されている。アドレス・
バス６０は、データ処理システム５内部においてアドレ
ス情報を転送するために用いられる。データ・バス５０
は、データ処理システム５内部において、データ情報お
よび「ＤＴＩ：data transaction index」と呼ぶデータ
・トランザクション・インデックスの転送に用いられ
る。
【００１１】アービタ４０は、アドレス・バス６０およ
びデータ・バス５０に双方向的に結合されている。アー
ビタ４０は、データ転送キュー（ＤＴＱ：data transfe
r queue ）４４のコピーをｎ個含み、その１つずつが共
通分割通信バスに結合されている各デバイスに対応す
る。トランザクション情報は、キュー内に格納され、履
歴リストを形成する。最も古い保留中のトランザクショ
ンがキューの最下位にあり、最新のトランザクションが
最上位にある。トランザクションは、古い順にキューか
ら取り出す必要はないが、トランザクションをキューか
ら取り出す毎に、時間基準リスト(age-based list)を規
則正しく維持する。アービタ４０は、デバイス１０，デ
バイス２０ないしデバイス３０の各々に、データ・バス
付与信号を与える。アービタ４０は、デバイス自体がタ
ーゲットであることを認識する毎に、当該デバイスの各
々からターゲット指示を受信する。データ処理システム
５内部では、データ・バス５０およびアドレス・バス６
０に結合されているデバイスの各々は、マスタとしてま
たはスレーブとして、あるいは双方として動作可能であ
る。マスタは、バスを制御するデバイスを示す。マスタ
は、データ・ソースまたはデータ・シンクである場合も
ある。更に、データ・バス５０およびアドレス・バス６
０上の個々のあらゆるトランザクションに対して、いず
れのデバイスでもデータのソースまたはシンクとなるこ
とができる。
びデータ・バス５０に双方向的に結合されている。アー
ビタ４０は、データ転送キュー（ＤＴＱ：data transfe
r queue ）４４のコピーをｎ個含み、その１つずつが共
通分割通信バスに結合されている各デバイスに対応す
る。トランザクション情報は、キュー内に格納され、履
歴リストを形成する。最も古い保留中のトランザクショ
ンがキューの最下位にあり、最新のトランザクションが
最上位にある。トランザクションは、古い順にキューか
ら取り出す必要はないが、トランザクションをキューか
ら取り出す毎に、時間基準リスト(age-based list)を規
則正しく維持する。アービタ４０は、デバイス１０，デ
バイス２０ないしデバイス３０の各々に、データ・バス
付与信号を与える。アービタ４０は、デバイス自体がタ
ーゲットであることを認識する毎に、当該デバイスの各
々からターゲット指示を受信する。データ処理システム
５内部では、データ・バス５０およびアドレス・バス６
０に結合されているデバイスの各々は、マスタとしてま
たはスレーブとして、あるいは双方として動作可能であ
る。マスタは、バスを制御するデバイスを示す。マスタ
は、データ・ソースまたはデータ・シンクである場合も
ある。更に、データ・バス５０およびアドレス・バス６
０上の個々のあらゆるトランザクションに対して、いず
れのデバイスでもデータのソースまたはシンクとなるこ
とができる。
【００１２】図１に示すデータ処理システムでは、共通
バスに接続されるデバイスはあらゆる数または種類を含
むことも可能である。この場合、全てのデバイスがバス
・プロトコルを利用するように構成されている。アービ
タは、他の論理ブロックまたは機能ユニットを含むこと
も可能である。
バスに接続されるデバイスはあらゆる数または種類を含
むことも可能である。この場合、全てのデバイスがバス
・プロトコルを利用するように構成されている。アービ
タは、他の論理ブロックまたは機能ユニットを含むこと
も可能である。
【００１３】図２は、図１のアービタ４０を更に詳細に
示す。アービタは、ブロック４４，マスタ認識ユニット
７０，ターゲット認識ユニット７２，ならびにデータ・
バス付与（ＧＤＢ）およびＤＴＩ値発生ユニット７４を
含む。ブロック４４は、１，２ないしｎまで付番した多
数のキューを収容し、各々図１のデバイス１０，２
０，．．．，３０に対応する。キュー１，２，．．．，
ｎの各々は、対応するデバイス１０，２０，．．．，３
０内に常駐するキュー１２，２４，．．．，３４のコピ
ーである。キューは、アドレス・バス６０およびデータ
・バス５０上のトランザクションを追跡するために用い
られる。アドレスがバス上に与えられると、キュー内に
識別子が置かれる。これによって、各アドレス毎に順序
変更したデータの識別が可能となる。各デバイス毎に保
留中のトランザクションのキューを備えることによっ
て、アービタは、アドレスと共にタグ情報を置く必要な
く、効率的にトランザクションを順序付けることが可能
となる。
示す。アービタは、ブロック４４，マスタ認識ユニット
７０，ターゲット認識ユニット７２，ならびにデータ・
バス付与（ＧＤＢ）およびＤＴＩ値発生ユニット７４を
含む。ブロック４４は、１，２ないしｎまで付番した多
数のキューを収容し、各々図１のデバイス１０，２
０，．．．，３０に対応する。キュー１，２，．．．，
ｎの各々は、対応するデバイス１０，２０，．．．，３
０内に常駐するキュー１２，２４，．．．，３４のコピ
ーである。キューは、アドレス・バス６０およびデータ
・バス５０上のトランザクションを追跡するために用い
られる。アドレスがバス上に与えられると、キュー内に
識別子が置かれる。これによって、各アドレス毎に順序
変更したデータの識別が可能となる。各デバイス毎に保
留中のトランザクションのキューを備えることによっ
て、アービタは、アドレスと共にタグ情報を置く必要な
く、効率的にトランザクションを順序付けることが可能
となる。
【００１４】アービタは、データ保有期間において、デ
ータ・トランザクション・インデックス（ＤＴＩ）を用
いる。ＤＴＩは、所与のマスタまたはスレーブに対し
て、未決のデータ・トランザクションのキュー内へのポ
インタとして作用する。キュー内の情報は、続くデータ
保有期間にどのトランザクションを処理する(serve)か
を示す。一実施例によれば、ＤＴＩ値が小さい程、古い
トランザクション、即ち、長期間保留にされているトラ
ンザクションを示す。同様に、ＤＴＩ値が大きい程、新
しいトランザクションを示す。例えば、３ビットのイン
デックスＤＴＩ［０：２］では、ＤＴＩ＝０００は最も
古いトランザクションを選択し、ＤＴＩ＝１１１は８番
目に古いトランザクションを選択する。所与のデータ・
バス保有期間に対するＤＴＩ信号は、関連するデータ・
バス付与（ＤＢＧ）に関係する時点において、システム
によって駆動される。
ータ・トランザクション・インデックス（ＤＴＩ）を用
いる。ＤＴＩは、所与のマスタまたはスレーブに対し
て、未決のデータ・トランザクションのキュー内へのポ
インタとして作用する。キュー内の情報は、続くデータ
保有期間にどのトランザクションを処理する(serve)か
を示す。一実施例によれば、ＤＴＩ値が小さい程、古い
トランザクション、即ち、長期間保留にされているトラ
ンザクションを示す。同様に、ＤＴＩ値が大きい程、新
しいトランザクションを示す。例えば、３ビットのイン
デックスＤＴＩ［０：２］では、ＤＴＩ＝０００は最も
古いトランザクションを選択し、ＤＴＩ＝１１１は８番
目に古いトランザクションを選択する。所与のデータ・
バス保有期間に対するＤＴＩ信号は、関連するデータ・
バス付与（ＤＢＧ）に関係する時点において、システム
によって駆動される。
【００１５】また、アービタ４０には、マスタ認識ユニ
ット７０およびターゲット認識ユニット７２も含まれて
おり、各々ブロック４４に結合されている。再び図１を
参照すると、分割バスに結合されているデバイスの各々
は、バスを監視し、それらのアドレスの１つを有するト
ランザクション、即ち、当該デバイスをターゲットとす
るトランザクションを求める。あるデバイスが、トラン
ザクションのターゲットであることを検出した場合、こ
のデバイスは、ターゲット指示信号をターゲット認識ユ
ニット７２に送る。すると、ターゲット認識ユニット７
２は、トランザクション・ターゲット情報をブロック４
４に与え、ターゲットとしたデバイス，およびユニット
４４におけるその対応するキューを識別する。例えば、
デバイス１０は、ブロック４４のキュー１に対応する。
デバイス１０がターゲットに指定されたデバイスである
場合、デバイス１０はターゲット指示信号をアービタ４
０に与える。デバイス１０からのターゲット指示信号の
受信時に、ターゲット認識ユニット７２は、情報をブロ
ック４４に供給し、ブロック４４は、キュー１，即ち、
デバイス１０に対応するキューを選択する。
ット７０およびターゲット認識ユニット７２も含まれて
おり、各々ブロック４４に結合されている。再び図１を
参照すると、分割バスに結合されているデバイスの各々
は、バスを監視し、それらのアドレスの１つを有するト
ランザクション、即ち、当該デバイスをターゲットとす
るトランザクションを求める。あるデバイスが、トラン
ザクションのターゲットであることを検出した場合、こ
のデバイスは、ターゲット指示信号をターゲット認識ユ
ニット７２に送る。すると、ターゲット認識ユニット７
２は、トランザクション・ターゲット情報をブロック４
４に与え、ターゲットとしたデバイス，およびユニット
４４におけるその対応するキューを識別する。例えば、
デバイス１０は、ブロック４４のキュー１に対応する。
デバイス１０がターゲットに指定されたデバイスである
場合、デバイス１０はターゲット指示信号をアービタ４
０に与える。デバイス１０からのターゲット指示信号の
受信時に、ターゲット認識ユニット７２は、情報をブロ
ック４４に供給し、ブロック４４は、キュー１，即ち、
デバイス１０に対応するキューを選択する。
【００１６】マスタ認識ユニット７０は、マスタが実行
するアドレス保有期間のために必要とされるデータ・ト
ランザクションを識別する。マスタ認識ユニット７０
は、アドレス・バス６０に結合されており、ここから、
データ・バス５０上で実行するトランザクションに対応
するアドレス情報を受信する。アドレス情報は、データ
・アクセスのアドレスを含み、更に、アクセスするデー
タのサイズ等のような、トランザクションの種別に関す
る情報も含むことができる。マスタ認識ユニット７０
は、アドレス・バス６０から受信したトランザクション
情報をブロック４４に供給する。マスタ認識ユニット７
０からの情報は、選択したキーの内容を与えるために用
いられる。
するアドレス保有期間のために必要とされるデータ・ト
ランザクションを識別する。マスタ認識ユニット７０
は、アドレス・バス６０に結合されており、ここから、
データ・バス５０上で実行するトランザクションに対応
するアドレス情報を受信する。アドレス情報は、データ
・アクセスのアドレスを含み、更に、アクセスするデー
タのサイズ等のような、トランザクションの種別に関す
る情報も含むことができる。マスタ認識ユニット７０
は、アドレス・バス６０から受信したトランザクション
情報をブロック４４に供給する。マスタ認識ユニット７
０からの情報は、選択したキーの内容を与えるために用
いられる。
【００１７】また、アービタ４０は、ＤＢＧおよびＤＴ
Ｉ値発生ユニット７４も含み、これはブロック４４に双
方向的に結合されている。ＤＢＧおよびＤＴＩ値発生ユ
ニット７４は、個々のデータ・バス付与信号ＤＢＧ１，
ＤＢＧ２ないしＤＢＧｎを発生し、更にＤＴＩ値も発生
して、バスに結合されているデバイスの各々に供給す
る。所与のトランザクションに対して、ＤＢＧおよびＤ
ＴＩ値発生ユニット７４は、ブロック４４内のどのキュ
ーからのどのトランザクション・インディケータが次の
トランザクションに対応するかについて判定を行う。次
のトランザクションに対応するＤＴＩ値は、適切なＤＢ
Ｇによって駆動され、そのトランザクションのデータ保
有期間を実行する。
Ｉ値発生ユニット７４も含み、これはブロック４４に双
方向的に結合されている。ＤＢＧおよびＤＴＩ値発生ユ
ニット７４は、個々のデータ・バス付与信号ＤＢＧ１，
ＤＢＧ２ないしＤＢＧｎを発生し、更にＤＴＩ値も発生
して、バスに結合されているデバイスの各々に供給す
る。所与のトランザクションに対して、ＤＢＧおよびＤ
ＴＩ値発生ユニット７４は、ブロック４４内のどのキュ
ーからのどのトランザクション・インディケータが次の
トランザクションに対応するかについて判定を行う。次
のトランザクションに対応するＤＴＩ値は、適切なＤＢ
Ｇによって駆動され、そのトランザクションのデータ保
有期間を実行する。
【００１８】図３は、図１のデバイス１０を詳細な形態
で示す。デバイス１０は、マスタ制御ユニット９０，タ
ーゲット判定ユニット９２，ＤＢＧおよびＤＴＩ値認識
ユニット９４，ならびにデータ・トランザクション・キ
ュー（ＤＴＱ）１２を含む。データ転送ユニット９６
は、データ・バス５０に双方向的に結合されており、デ
ータ転送ユニット９６は、データ・バス５０からデータ
およびトランザクション情報を受信する。データ転送ユ
ニット９６は、データ・トランザクション・キュー（Ｄ
ＴＱ）１２にも双方向的に結合されている。ＤＴＱ１２
は、０ないしｍまでのインデックスされたエントリを収
容する。エントリの各々は、アービタ４０に与えられた
マスタ・トランザクションまたはスレーブ・トランザク
ションを表す。データ転送ユニット９６は、ＤＴＱ１２
内にデータ・トランザクション情報を格納し、データ保
有期間に必要とされる機能を実行する。
で示す。デバイス１０は、マスタ制御ユニット９０，タ
ーゲット判定ユニット９２，ＤＢＧおよびＤＴＩ値認識
ユニット９４，ならびにデータ・トランザクション・キ
ュー（ＤＴＱ）１２を含む。データ転送ユニット９６
は、データ・バス５０に双方向的に結合されており、デ
ータ転送ユニット９６は、データ・バス５０からデータ
およびトランザクション情報を受信する。データ転送ユ
ニット９６は、データ・トランザクション・キュー（Ｄ
ＴＱ）１２にも双方向的に結合されている。ＤＴＱ１２
は、０ないしｍまでのインデックスされたエントリを収
容する。エントリの各々は、アービタ４０に与えられた
マスタ・トランザクションまたはスレーブ・トランザク
ションを表す。データ転送ユニット９６は、ＤＴＱ１２
内にデータ・トランザクション情報を格納し、データ保
有期間に必要とされる機能を実行する。
【００１９】ＤＢＧおよびＤ対値認識ユニット９４は、
アービタ４０から、個々のデータ・バス付与信号ＤＢＧ
１およびＤＴＩ値を受信する。尚、一実施例によれば、
ＤＴＩ信号はバス上の全デバイスに提供され、一方ＤＢ
Ｇ１はデバイス１０にのみ通知される。別の実施例で
は、各デバイスは、システム内の他のいずれのデバイス
とも接続されていない、専用のＤＴＩ信号をアービタ４
０から有することができる。次に、ＤＢＧおよびＤＴＩ
値認識ユニット９４は、次のトランザクションに対応す
るエントリをＤＴＱ１２内から選択するために、ＤＴＱ
１２に情報を与える。
アービタ４０から、個々のデータ・バス付与信号ＤＢＧ
１およびＤＴＩ値を受信する。尚、一実施例によれば、
ＤＴＩ信号はバス上の全デバイスに提供され、一方ＤＢ
Ｇ１はデバイス１０にのみ通知される。別の実施例で
は、各デバイスは、システム内の他のいずれのデバイス
とも接続されていない、専用のＤＴＩ信号をアービタ４
０から有することができる。次に、ＤＢＧおよびＤＴＩ
値認識ユニット９４は、次のトランザクションに対応す
るエントリをＤＴＱ１２内から選択するために、ＤＴＱ
１２に情報を与える。
【００２０】マスタ制御ユニット９０は、アドレス・バ
ス６０に双方向的に結合されており、トランザクション
情報がマスタ制御ユニット９０によって与えられる。マ
スタ制御ユニット９０はＤＴＱ１２に結合され、デバイ
ス１０についてのトランザクション情報をＤＴＱ１２に
与える。ターゲット判定ユニット９２も、アドレス・バ
ス６０に双方向的に結合されている。ターゲット判定ユ
ニット９２は、アドレス・バス６０から受信したアドレ
ス情報を用いて、ターゲット・インディケータをいつア
サートするかについて判定を行う。デバイス１０が、ト
ランザクションのターゲットであることを検出した場
合、ターゲット判定ユニット９２は、それ自体を識別す
るターゲット指示をアービタ４０に供給する。デバイス
１０は、バス１０を探索し、そのアドレス（群）を含む
全てのトランザクションを求める。
ス６０に双方向的に結合されており、トランザクション
情報がマスタ制御ユニット９０によって与えられる。マ
スタ制御ユニット９０はＤＴＱ１２に結合され、デバイ
ス１０についてのトランザクション情報をＤＴＱ１２に
与える。ターゲット判定ユニット９２も、アドレス・バ
ス６０に双方向的に結合されている。ターゲット判定ユ
ニット９２は、アドレス・バス６０から受信したアドレ
ス情報を用いて、ターゲット・インディケータをいつア
サートするかについて判定を行う。デバイス１０が、ト
ランザクションのターゲットであることを検出した場
合、ターゲット判定ユニット９２は、それ自体を識別す
るターゲット指示をアービタ４０に供給する。デバイス
１０は、バス１０を探索し、そのアドレス（群）を含む
全てのトランザクションを求める。
【００２１】図４は、図１のデータ処理システム５の動
作をタイミング図形態で示す。横軸は時間を表し、ｔ
１，ｔ２，ｔ３，ｔ４，ｔ５，ｔ６，ｔ７において時間
分割されている。縦軸は、データ処理システム５内部に
おける種々の信号の二進電圧レベルを示すために用いら
れる。指定した時間期間の各々の下に、デバイス１０内
にあるキューの例を示す。キューの状態は、サイクルの
終了時におけるものである。この情報は、各時間期間毎
にその間のＤＴＱ１２の状態を与える。
作をタイミング図形態で示す。横軸は時間を表し、ｔ
１，ｔ２，ｔ３，ｔ４，ｔ５，ｔ６，ｔ７において時間
分割されている。縦軸は、データ処理システム５内部に
おける種々の信号の二進電圧レベルを示すために用いら
れる。指定した時間期間の各々の下に、デバイス１０内
にあるキューの例を示す。キューの状態は、サイクルの
終了時におけるものである。この情報は、各時間期間毎
にその間のＤＴＱ１２の状態を与える。
【００２２】アドレス情報はアドレス・バス６０上に与
えられ、０からｔ１までの第１時間期間において、アド
レスＡ０がバス上でアクティブとなる。アドレスＡ０
は、バス上に常駐するデバイスの１つから与えられる。
また、縦軸は、データ・バス付与信号，データ・トラン
ザクション・インデックス（ＤＴＩ）およびデータ・信
号も示す。データはデータ・バス５０上に与えられる。
ｔ１で終了する時間期間において、アドレスＡ０はアド
レス・バス上でアクティブとなっており、時間期間ｔ１
の下に与えるキュー内に示すように、Ａ０が与える情報
は、ＤＴＱ１２のＱ０エントリ内に格納される。一実施
例によれば、ＤＴＱ１２は、アドレスＡ０としてブロー
ドキャストされる情報全体を格納するのではなく、アド
レスＡ０に対応するトランザクションの指示を格納す
る。
えられ、０からｔ１までの第１時間期間において、アド
レスＡ０がバス上でアクティブとなる。アドレスＡ０
は、バス上に常駐するデバイスの１つから与えられる。
また、縦軸は、データ・バス付与信号，データ・トラン
ザクション・インデックス（ＤＴＩ）およびデータ・信
号も示す。データはデータ・バス５０上に与えられる。
ｔ１で終了する時間期間において、アドレスＡ０はアド
レス・バス上でアクティブとなっており、時間期間ｔ１
の下に与えるキュー内に示すように、Ａ０が与える情報
は、ＤＴＱ１２のＱ０エントリ内に格納される。一実施
例によれば、ＤＴＱ１２は、アドレスＡ０としてブロー
ドキャストされる情報全体を格納するのではなく、アド
レスＡ０に対応するトランザクションの指示を格納す
る。
【００２３】ｔ１ないしｔ２にわたる次の時間期間にお
いて、アドレスＡ１がアドレス・バス上でアクティブと
なる。この時間期間の終端において、ＤＴＱ１２は、キ
ューのエントリＱ１内に格納されているアドレスＡ１に
対応するアドレス・インディケータを有する。尚、ＤＴ
Ｑ１２のエントリＱ０は、Ａ０を保持することを注記し
ておく。同様に、ｔ２から開始しｔ３で終了する時間期
間では、アドレスＡ２がアドレス・バス上でアクティブ
となる。時点ｔ３におけるＤＴＱ１２の情報は、エント
リＱ２内のアドレスＡ２に対応するトランザクション・
インディケータ，エントリＱ１内のＡ１に対応するトラ
ンザクション・インディケータ，およびエントリＱ０内
のＡ０に対応するトランザクション・インディケータを
有する。ｔ３からｔ４までの時間期間において、データ
付与がデバイス１０に与えられる。また、この時間期間
において、アービタ４０が与えるＤＴＩは、１の値を有
する。これは、ＤＴＱ１２内のＱ１エントリに対応す
る。この結果、時点ｔ４ないしｔ５の間ＤＡＴＡ１がデ
ータ・バス上に与えられる。ＤＡＴＡ１は、アドレスＡ
１に対応する。
いて、アドレスＡ１がアドレス・バス上でアクティブと
なる。この時間期間の終端において、ＤＴＱ１２は、キ
ューのエントリＱ１内に格納されているアドレスＡ１に
対応するアドレス・インディケータを有する。尚、ＤＴ
Ｑ１２のエントリＱ０は、Ａ０を保持することを注記し
ておく。同様に、ｔ２から開始しｔ３で終了する時間期
間では、アドレスＡ２がアドレス・バス上でアクティブ
となる。時点ｔ３におけるＤＴＱ１２の情報は、エント
リＱ２内のアドレスＡ２に対応するトランザクション・
インディケータ，エントリＱ１内のＡ１に対応するトラ
ンザクション・インディケータ，およびエントリＱ０内
のＡ０に対応するトランザクション・インディケータを
有する。ｔ３からｔ４までの時間期間において、データ
付与がデバイス１０に与えられる。また、この時間期間
において、アービタ４０が与えるＤＴＩは、１の値を有
する。これは、ＤＴＱ１２内のＱ１エントリに対応す
る。この結果、時点ｔ４ないしｔ５の間ＤＡＴＡ１がデ
ータ・バス上に与えられる。ＤＡＴＡ１は、アドレスＡ
１に対応する。
【００２４】時点ｔ５において、Ａ１に対応するトラン
ザクション・インディケータをキューから取り出し、Ａ
２に対応するトランザクション・インディケータにキュ
ーのエントリＱ１に移動する。同様に、Ａ０に対応する
トランザクション・インディケータは、エントリＱ０内
にある。また、この時間期間において、データ・バス付
与信号ＤＢＧ１が、デバイス１０に与えられる。尚、Ｄ
ＴＩは再度、ＤＴＱ１２内のＱ１エントリに対応する、
１の値を有することを注記しておく。
ザクション・インディケータをキューから取り出し、Ａ
２に対応するトランザクション・インディケータにキュ
ーのエントリＱ１に移動する。同様に、Ａ０に対応する
トランザクション・インディケータは、エントリＱ０内
にある。また、この時間期間において、データ・バス付
与信号ＤＢＧ１が、デバイス１０に与えられる。尚、Ｄ
ＴＩは再度、ＤＴＱ１２内のＱ１エントリに対応する、
１の値を有することを注記しておく。
【００２５】ｔ５から開始しｔ６で終了する次のサイク
ルの間、ＤＡＴＡ２がデータ・バス５０上に与えられ
る。ＤＡＴＡ２は、キューのエントリＱ１にあるアドレ
スＡ２に対応する。ここで、位置Ｑ１からＡ２を取り出
す際にキューを更新し、Ａ０に対応するインディケータ
が、残っている唯一のエントリとなる。これは、キュー
のエントリＱ０である。また、この時間期間において、
付与信号が再度デバイス１０に対してアサートされ、値
が０のＤＴＩが与えられる。
ルの間、ＤＡＴＡ２がデータ・バス５０上に与えられ
る。ＤＡＴＡ２は、キューのエントリＱ１にあるアドレ
スＡ２に対応する。ここで、位置Ｑ１からＡ２を取り出
す際にキューを更新し、Ａ０に対応するインディケータ
が、残っている唯一のエントリとなる。これは、キュー
のエントリＱ０である。また、この時間期間において、
付与信号が再度デバイス１０に対してアサートされ、値
が０のＤＴＩが与えられる。
【００２６】図４に示す最後のサイクルの間、付与信号
はデバイス１０に対してアサートされず、したがってデ
バイス１０は、システム上で発生するＤＴＩ値に応答し
ない。最後のサイクルに対するＤＴＩに対応するＤＡＴ
Ａ０が、バス上に与えられる。尚、データの供給は、図
４において１サイクルだけ、付与信号のアサートを遅ら
せることを注記しておく。別の実施例では、データがデ
ータ・バス付与信号のアサートを遅らせる時間量は、様
々である。ここで、時間期間ｔ６〜ｔ７では、デバイス
１０のキューに格納されているトランザクション・イン
ディケータはない。
はデバイス１０に対してアサートされず、したがってデ
バイス１０は、システム上で発生するＤＴＩ値に応答し
ない。最後のサイクルに対するＤＴＩに対応するＤＡＴ
Ａ０が、バス上に与えられる。尚、データの供給は、図
４において１サイクルだけ、付与信号のアサートを遅ら
せることを注記しておく。別の実施例では、データがデ
ータ・バス付与信号のアサートを遅らせる時間量は、様
々である。ここで、時間期間ｔ６〜ｔ７では、デバイス
１０のキューに格納されているトランザクション・イン
ディケータはない。
【００２７】図５は、本発明の一実施例によるデータ処
理システム５の動作の一例を、タイミング図形態で示
す。ここでは、少なくとも１回のトランザクションに、
デバイス１０およびデバイス２０が関与する。図５の横
軸は時間を表し、ｔ１，ｔ２，ｔ３，ｔ４，ｔ５，ｔ
６，ｔ７，ｔ８で示す時間期間を含む。縦軸は、データ
処理システム５内部の種々の信号を表す。信号は、デバ
イス１０マスタリング・アドレスを含み、アドレス情報
がデバイス１０によってアドレス・バス６０上に与えら
れる。また、信号は、デバイス２０マスタリング・アド
レスも含み、これは、デバイス２０によってアドレス・
バス６０に与えられるアドレス情報を示す。
理システム５の動作の一例を、タイミング図形態で示
す。ここでは、少なくとも１回のトランザクションに、
デバイス１０およびデバイス２０が関与する。図５の横
軸は時間を表し、ｔ１，ｔ２，ｔ３，ｔ４，ｔ５，ｔ
６，ｔ７，ｔ８で示す時間期間を含む。縦軸は、データ
処理システム５内部の種々の信号を表す。信号は、デバ
イス１０マスタリング・アドレスを含み、アドレス情報
がデバイス１０によってアドレス・バス６０上に与えら
れる。また、信号は、デバイス２０マスタリング・アド
レスも含み、これは、デバイス２０によってアドレス・
バス６０に与えられるアドレス情報を示す。
【００２８】更に、デバイス１０およびデバイス２０の
ターゲット・インディケータも示されており、デバイス
・ターゲット・インディケータは、各デバイスからアー
ビタ４０に与えられる。ＤＢＧ１，ＤＢＧ２も、図５に
示す信号に含まれている。ＤＢＧ１は、アービタ４０が
デバイス１０に与えるデータ・バス付与信号であり、Ｄ
ＢＧ２は、アービタ４０からデバイス２０に与えるデー
タ・バス付与信号である。更に、データ・トランザクシ
ョン・インデックス情報（ＤＴＩ）も、図５には示され
ている。一実施例によれば、ＤＴＩは、アービタ４０に
よって、システム内部にある全てのデバイスに与えられ
ることを注記しておく。
ターゲット・インディケータも示されており、デバイス
・ターゲット・インディケータは、各デバイスからアー
ビタ４０に与えられる。ＤＢＧ１，ＤＢＧ２も、図５に
示す信号に含まれている。ＤＢＧ１は、アービタ４０が
デバイス１０に与えるデータ・バス付与信号であり、Ｄ
ＢＧ２は、アービタ４０からデバイス２０に与えるデー
タ・バス付与信号である。更に、データ・トランザクシ
ョン・インデックス情報（ＤＴＩ）も、図５には示され
ている。一実施例によれば、ＤＴＩは、アービタ４０に
よって、システム内部にある全てのデバイスに与えられ
ることを注記しておく。
【００２９】最後に、縦軸に沿って、ＤＡＴＡが示され
ている。これは、データ・バス５０上でアクティブなデ
ータ情報を示す。各時間期間の下に、２つのキューが示
されている。左側に位置する第１キューは、デバイス１
０のデータ・トランザクション・キューであるＤＴＱ１
２を表す。右側に位置する第２キューは、デバイス２０
のデータ・トランザクション・キューであるＤＴＱ２４
を表す。ｔ１で終了する時間期間において、ＤＴＱ１２
は、エントリＱ０内にアドレスＡ０に対応するトランザ
クション・インディケータを有し、その他のエントリは
全て空である。また、この時間期間において、ＤＴＱ２
４は、その全てのエントリが空である。この第１時間期
間に示すように、デバイス１０はマスタであり、アドレ
ス・バス６０上のアドレスＡ０に対応するアドレス情報
を与えている。アドレスＡ０は、実行すべき具体的なト
ランザクションを示し、この場合トランザクション・イ
ンディケータはＤＴＱ１２に格納されている情報であ
る。トランザクション・インディケータは、典型的に、
アドレスおよびトランザクション種別を含む。トランザ
クション種別は、リード，ライト，または修正を意図す
るリードとすることができる。別の実施例では、バース
ト型トランザクションにおける転送するバイト数、即
ち、トランザクションのサイズを含むことも可能であ
る。
ている。これは、データ・バス５０上でアクティブなデ
ータ情報を示す。各時間期間の下に、２つのキューが示
されている。左側に位置する第１キューは、デバイス１
０のデータ・トランザクション・キューであるＤＴＱ１
２を表す。右側に位置する第２キューは、デバイス２０
のデータ・トランザクション・キューであるＤＴＱ２４
を表す。ｔ１で終了する時間期間において、ＤＴＱ１２
は、エントリＱ０内にアドレスＡ０に対応するトランザ
クション・インディケータを有し、その他のエントリは
全て空である。また、この時間期間において、ＤＴＱ２
４は、その全てのエントリが空である。この第１時間期
間に示すように、デバイス１０はマスタであり、アドレ
ス・バス６０上のアドレスＡ０に対応するアドレス情報
を与えている。アドレスＡ０は、実行すべき具体的なト
ランザクションを示し、この場合トランザクション・イ
ンディケータはＤＴＱ１２に格納されている情報であ
る。トランザクション・インディケータは、典型的に、
アドレスおよびトランザクション種別を含む。トランザ
クション種別は、リード，ライト，または修正を意図す
るリードとすることができる。別の実施例では、バース
ト型トランザクションにおける転送するバイト数、即
ち、トランザクションのサイズを含むことも可能であ
る。
【００３０】ｔ１から開始しｔ２で終了する第２時間期
間では、デバイス１０が再度アドレス・バスのマスタと
なり、このときは、アドレス・バス６０上にアドレスＡ
１を与える。アドレスＡ１も対応するトランザクション
を有し、アドレスＡ１に対応するトランザクション情報
は、ＴＤＱ１２のエントリＱ１に格納されている。デバ
イス１０がアドレス・バス６０上にアドレスＡ１を与え
ると、デバイス２０は、アドレス・バスを探索し、それ
が関与するトランザクションを監視する。また、この時
間期間において、デバイス２０は、それがアドレスＡ１
によって示されるトランザクションのターゲットである
と判断し、したがってアービタ４０に対するそのターゲ
ット・インディケータをアサートする。このようにし
て、デバイス２０は、アービタ４０に、それがこのトラ
ンザクションに関与するターゲット・デバイスであるこ
とを承認する。デバイス２０は、このトランザクション
におけるシンクでもソースでもよい。尚、これは、アー
ビタ４０に、アドレスＡ１に関連するトランザクション
指示情報は、ＤＴＱ１２のみに格納するのではなく、デ
バイス２０のデータ・トランザクション・キューである
ＤＴＱ２４にも格納すべきことを示すという点を注記し
ておく。
間では、デバイス１０が再度アドレス・バスのマスタと
なり、このときは、アドレス・バス６０上にアドレスＡ
１を与える。アドレスＡ１も対応するトランザクション
を有し、アドレスＡ１に対応するトランザクション情報
は、ＴＤＱ１２のエントリＱ１に格納されている。デバ
イス１０がアドレス・バス６０上にアドレスＡ１を与え
ると、デバイス２０は、アドレス・バスを探索し、それ
が関与するトランザクションを監視する。また、この時
間期間において、デバイス２０は、それがアドレスＡ１
によって示されるトランザクションのターゲットである
と判断し、したがってアービタ４０に対するそのターゲ
ット・インディケータをアサートする。このようにし
て、デバイス２０は、アービタ４０に、それがこのトラ
ンザクションに関与するターゲット・デバイスであるこ
とを承認する。デバイス２０は、このトランザクション
におけるシンクでもソースでもよい。尚、これは、アー
ビタ４０に、アドレスＡ１に関連するトランザクション
指示情報は、ＤＴＱ１２のみに格納するのではなく、デ
バイス２０のデータ・トランザクション・キューである
ＤＴＱ２４にも格納すべきことを示すという点を注記し
ておく。
【００３１】ｔ２から開始しｔ３で終了する次の時間期
間では、アドレスＡ２に関連するトランザクションに対
して、デバイス２０がここではアドレス・バスのマスタ
となる。デバイス２は、アドレスＡ２をアドレス・バス
６０上に与える。この時間期間において、デバイス１０
はアドレス・バスを探索し、アドレスＡ２が示すトラン
ザクションのターゲットであることを発見する。これに
応答して、デバイス１０は、アービタ４０に対するその
ターゲット・インディケータをアサートする。時点ｔ３
において、ＤＴＱ１２は、アドレスＡ２に対応するトラ
ンザクション・インディケータをエントリＱ２に収容
し、アドレスＡ１に対応するトランザクション・インデ
ィケータをエントリＱ１に収容し、アドレスＡ０に対応
するアドレス・インディケータをエントリＱ０に収容す
る。同様に、ＤＴＱ２４は、アドレスＡ２に対応するト
ランザクション・インディケータをエントリＱ１に含
み、アドレスＡ１に対応するトランザクション・インデ
ィケータをエントリＱ０に含む。尚、ｔ１からｔ２まで
のサイクルおよびｔ２からｔ３までのサイクルでは、こ
れらのキューは同一トランザクション・インディケータ
を収容するが、位置が異なることを注記しておく。ｔ１
からｔ２までの第１時間期間では、アドレスＡ１に対応
するトランザクション・インディケータは、ＤＴＱ１２
ではエントリＱ１内に位置するが、ＤＴＱ２４ではエン
トリＱ０に位置する。同様に、ｔ２からｔ３までの時間
期間では、アドレスＡ２に対応するトランザクション・
インディケータは、ＤＴＱ１２ではエントリＱ２に格納
されるが、ＤＴＱ２４ではエントリＱ１に格納される。
本発明の別の実施例では、アドレス保有期間と関連する
ターゲット・インディケータとの間には遅延があり得る
ことを注記しておく。
間では、アドレスＡ２に関連するトランザクションに対
して、デバイス２０がここではアドレス・バスのマスタ
となる。デバイス２は、アドレスＡ２をアドレス・バス
６０上に与える。この時間期間において、デバイス１０
はアドレス・バスを探索し、アドレスＡ２が示すトラン
ザクションのターゲットであることを発見する。これに
応答して、デバイス１０は、アービタ４０に対するその
ターゲット・インディケータをアサートする。時点ｔ３
において、ＤＴＱ１２は、アドレスＡ２に対応するトラ
ンザクション・インディケータをエントリＱ２に収容
し、アドレスＡ１に対応するトランザクション・インデ
ィケータをエントリＱ１に収容し、アドレスＡ０に対応
するアドレス・インディケータをエントリＱ０に収容す
る。同様に、ＤＴＱ２４は、アドレスＡ２に対応するト
ランザクション・インディケータをエントリＱ１に含
み、アドレスＡ１に対応するトランザクション・インデ
ィケータをエントリＱ０に含む。尚、ｔ１からｔ２まで
のサイクルおよびｔ２からｔ３までのサイクルでは、こ
れらのキューは同一トランザクション・インディケータ
を収容するが、位置が異なることを注記しておく。ｔ１
からｔ２までの第１時間期間では、アドレスＡ１に対応
するトランザクション・インディケータは、ＤＴＱ１２
ではエントリＱ１内に位置するが、ＤＴＱ２４ではエン
トリＱ０に位置する。同様に、ｔ２からｔ３までの時間
期間では、アドレスＡ２に対応するトランザクション・
インディケータは、ＤＴＱ１２ではエントリＱ２に格納
されるが、ＤＴＱ２４ではエントリＱ１に格納される。
本発明の別の実施例では、アドレス保有期間と関連する
ターゲット・インディケータとの間には遅延があり得る
ことを注記しておく。
【００３２】ｔ３からｔ４までの次のサイクルの間、ア
ービタ４０は、デバイス１０にデータ・バスを付与する
データ・バス付与信号ＤＢＧ１をアサートし、デバイス
１０が次のトランザクションに関与することを示す。同
時に、値が１のＤＴＩ信号を与え、ＤＴＱ１２のエント
リ１にあるトランザクションが次のデータ・トランザク
ションであることを示す。ＤＴＱ１２のエントリ１内に
ある情報は、次のトランザクションがアドレスＡ１に対
応するデータを伴うことを示す。
ービタ４０は、デバイス１０にデータ・バスを付与する
データ・バス付与信号ＤＢＧ１をアサートし、デバイス
１０が次のトランザクションに関与することを示す。同
時に、値が１のＤＴＩ信号を与え、ＤＴＱ１２のエント
リ１にあるトランザクションが次のデータ・トランザク
ションであることを示す。ＤＴＱ１２のエントリ１内に
ある情報は、次のトランザクションがアドレスＡ１に対
応するデータを伴うことを示す。
【００３３】デバイス１０は、アドレスＡ１に対応する
データを与える場合も、あるいはアドレスＡ１に対応す
るデータを受信する場合もあり得る。トランザクション
識別子は、デバイス１０がこのトランザクションのソー
スかあるいはシンクかに関する情報を与える。この場
合、デバイス１０はデータを供給しているが、アドレス
Ａ１に対応するトランザクション・インディケータがＤ
ＴＱ１２およびＤＴＱ２４において異なる位置にあるの
で、異なるサイクルにおいてデータ・バスをソースおよ
びシンクに付与する必要がある。
データを与える場合も、あるいはアドレスＡ１に対応す
るデータを受信する場合もあり得る。トランザクション
識別子は、デバイス１０がこのトランザクションのソー
スかあるいはシンクかに関する情報を与える。この場
合、デバイス１０はデータを供給しているが、アドレス
Ａ１に対応するトランザクション・インディケータがＤ
ＴＱ１２およびＤＴＱ２４において異なる位置にあるの
で、異なるサイクルにおいてデータ・バスをソースおよ
びシンクに付与する必要がある。
【００３４】このように、ｔ４からｔ５までの次のサイ
クルの間、アービタ４０は、デバイス２０に対するＤＢ
Ｇ２をアサートして、データ・バスをデバイス２０に付
与する。尚、このトランザクションでは、デバイス１０
がソースであり、デバイス２０がシンクであるが、同様
のトランザクションにおいて、デバイス１０がシンクと
なり、デバイス２０がソースとなる可能性もあることを
注記しておく。また、ＤＢＧ１，ＤＢＧ２の供給順序
は、必ずしもどちらがソースでどちらがシンクかを示す
訳ではない。ｔ４から開始するサイクルの間、アービタ
４０はＤＢＧ２をデバイス２０に与える。また、この時
間中、値が０のＤＴＩが与えられる。これが必要なの
は、アドレスＡ１が、ＤＢＧ２に対応するＤＴＱ２４の
エントリ０にあるからである。このように、データ・バ
ス付与信号の供給に、ＤＴＩの値を結合することによっ
て、各デバイス毎に、使用するトランザクション・イン
ディケータの指示を与える。
クルの間、アービタ４０は、デバイス２０に対するＤＢ
Ｇ２をアサートして、データ・バスをデバイス２０に付
与する。尚、このトランザクションでは、デバイス１０
がソースであり、デバイス２０がシンクであるが、同様
のトランザクションにおいて、デバイス１０がシンクと
なり、デバイス２０がソースとなる可能性もあることを
注記しておく。また、ＤＢＧ１，ＤＢＧ２の供給順序
は、必ずしもどちらがソースでどちらがシンクかを示す
訳ではない。ｔ４から開始するサイクルの間、アービタ
４０はＤＢＧ２をデバイス２０に与える。また、この時
間中、値が０のＤＴＩが与えられる。これが必要なの
は、アドレスＡ１が、ＤＢＧ２に対応するＤＴＱ２４の
エントリ０にあるからである。このように、データ・バ
ス付与信号の供給に、ＤＴＩの値を結合することによっ
て、各デバイス毎に、使用するトランザクション・イン
ディケータの指示を与える。
【００３５】時点ｔ５から開始しｔ６で終了する時間期
間では、アドレスＡ１に対応するトランザクションに対
応するＤＡＴＡ１が、データ・バス５０上に与えられ
る。このサイクルの間、ＤＢＧ２がアービタ４０によっ
てデバイス２０に与えられ、値が０のＤＴＩがアービタ
４０によって与えられる。これは、次のトランザクショ
ンがアドレスＡ２に対応することを示す。尚、この時間
期間において、ＤＴＱ１２は、アドレスＡ２に対応する
トランザクション・インディケータをエントリＱ１に収
容し、アドレスＡ０に対応するトランザクション・イン
ディケータをエントリＱ０に収容することを注記してお
く。一方、ＤＴＱ２４は、アドレスＡ２に対応するトラ
ンザクション・インディケータを、エントリＱ０に収容
する。
間では、アドレスＡ１に対応するトランザクションに対
応するＤＡＴＡ１が、データ・バス５０上に与えられ
る。このサイクルの間、ＤＢＧ２がアービタ４０によっ
てデバイス２０に与えられ、値が０のＤＴＩがアービタ
４０によって与えられる。これは、次のトランザクショ
ンがアドレスＡ２に対応することを示す。尚、この時間
期間において、ＤＴＱ１２は、アドレスＡ２に対応する
トランザクション・インディケータをエントリＱ１に収
容し、アドレスＡ０に対応するトランザクション・イン
ディケータをエントリＱ０に収容することを注記してお
く。一方、ＤＴＱ２４は、アドレスＡ２に対応するトラ
ンザクション・インディケータを、エントリＱ０に収容
する。
【００３６】ｔ６から開始する次のサイクルでは、アー
ビタ４０はＤＢＧ１をアサートし、デバイス１０にデー
タ・バスを付与する。同時に、値が１のＤＴＩが与えら
れる。これは、ＤＴＱ１２内の最初のエントリがトラン
ザクションを表すことを示。ここでは、トランザクショ
ンはアドレスＡ２に対応する。ｔ７から開始する次の時
間期間では、アドレスＡ２に対応するＤＡＴＡ２が、デ
ータ・バス５０上に与えられる。ここでは、ＤＴＱ１２
の状態は、エントリＱ１ないしＱ３が空であり、アドレ
スＡ０に対応するトランザクション・インディケータが
エントリＱ０に収容されている。ＤＴＱ２４のエントリ
は全て空である。
ビタ４０はＤＢＧ１をアサートし、デバイス１０にデー
タ・バスを付与する。同時に、値が１のＤＴＩが与えら
れる。これは、ＤＴＱ１２内の最初のエントリがトラン
ザクションを表すことを示。ここでは、トランザクショ
ンはアドレスＡ２に対応する。ｔ７から開始する次の時
間期間では、アドレスＡ２に対応するＤＡＴＡ２が、デ
ータ・バス５０上に与えられる。ここでは、ＤＴＱ１２
の状態は、エントリＱ１ないしＱ３が空であり、アドレ
スＡ０に対応するトランザクション・インディケータが
エントリＱ０に収容されている。ＤＴＱ２４のエントリ
は全て空である。
【００３７】アービタ４０の動作を、図６に更に詳細に
示す。ここでは、フロー・チャートを用いて、アービタ
４０内の各モジュールの動作を追跡する。図２を参照す
ると、アービタ４０の詳細が示されており、アービタ４
０は、マスタ認識ユニット７０，ターゲット認識ユニッ
ト７２，ならびにＤＢＧおよびＤＴＩ発生ユニット７４
を含む。図６は、マスタ認識ユニット７０の動作を示
す。図６を参照すると、プロセス・フローは、判断ダイ
アモンド１００から開始し、ここで新たなトランザクシ
ョンが検出されたか否かについて判定を行う。尚、図６
ないし図１１で用いる表記法では、トランザクションを
「ＸＮ」で示すことを注記しておく。判断ダイアモンド
１００に続いて、新たなトランザクションが検出されな
い場合、プロセス・フローは判断ダイアモンド１００に
戻り、新たなトランザクションを監視し続ける。新たな
トランザクションが検出された場合、プロセス・フロー
はブロック１０２に進む。ここで、デバイス「Ｘ」がト
ランザクションのマスタとして識別される。プロセス・
フローはブロック１０４に進み、デバイスＸに対応する
キューのコピーに、トランザクション情報を入力する。
デバイスＸに対応するキューのコピーは、図１および図
２に示すように、データ処理システム５のアービタ４０
のブロック４４内に常駐する。プロセス・フローはブロ
ック１０６に進み、現トランザクションに対するターゲ
ット・インディケータを監視し始める。監視は、ターゲ
ット認識ユニット７２が行う。マスタ認識ユニット７０
は、ターゲット認識ユニット７２に情報を与え、アドレ
ス・バス６０の監視を開始する。次に、マスタ認識ユニ
ット７０内部におけるプロセス・フローは、判断ダイア
モンド１００に戻り、次のトランザクションを待つ。
示す。ここでは、フロー・チャートを用いて、アービタ
４０内の各モジュールの動作を追跡する。図２を参照す
ると、アービタ４０の詳細が示されており、アービタ４
０は、マスタ認識ユニット７０，ターゲット認識ユニッ
ト７２，ならびにＤＢＧおよびＤＴＩ発生ユニット７４
を含む。図６は、マスタ認識ユニット７０の動作を示
す。図６を参照すると、プロセス・フローは、判断ダイ
アモンド１００から開始し、ここで新たなトランザクシ
ョンが検出されたか否かについて判定を行う。尚、図６
ないし図１１で用いる表記法では、トランザクションを
「ＸＮ」で示すことを注記しておく。判断ダイアモンド
１００に続いて、新たなトランザクションが検出されな
い場合、プロセス・フローは判断ダイアモンド１００に
戻り、新たなトランザクションを監視し続ける。新たな
トランザクションが検出された場合、プロセス・フロー
はブロック１０２に進む。ここで、デバイス「Ｘ」がト
ランザクションのマスタとして識別される。プロセス・
フローはブロック１０４に進み、デバイスＸに対応する
キューのコピーに、トランザクション情報を入力する。
デバイスＸに対応するキューのコピーは、図１および図
２に示すように、データ処理システム５のアービタ４０
のブロック４４内に常駐する。プロセス・フローはブロ
ック１０６に進み、現トランザクションに対するターゲ
ット・インディケータを監視し始める。監視は、ターゲ
ット認識ユニット７２が行う。マスタ認識ユニット７０
は、ターゲット認識ユニット７２に情報を与え、アドレ
ス・バス６０の監視を開始する。次に、マスタ認識ユニ
ット７０内部におけるプロセス・フローは、判断ダイア
モンド１００に戻り、次のトランザクションを待つ。
【００３８】ターゲット認識ユニット７２内部における
フローを更に図７に示す。ブロック１０６は、ターゲッ
ト認識ユニット７２の動作を起動し、ブロック１１０に
て開始する。プロセス・フローは判断ダイアモンド１１
２に進み、このトランザクションに対してターゲット・
インディケータが検出されたか否かについて判定を行
う。インディケータが検出されない場合、プロセス・フ
ローは判断ダイアモンド１１２に戻る。ターゲット・イ
ンディケータが検出された場合、プロセス・フローはブ
ロック１１４に進み、ターゲット・インディケータ情報
に基づいて、このトランザクションに対してターゲット
・デバイス「Ｙ」を識別する。プロセス・フローはブロ
ック１１６に進み、このトランザクションに対応するト
ランザクション識別子を、アービタ４０内に位置するデ
バイスＹのキューのコピーにも入力する。尚、デバイス
Ｙに対応するキューは、図２に示したブロック４４の多
数のキュー内にも収容されることを注記しておく。一旦
トランザクション識別子がＹのキューのコピーに格納さ
れたなら、ターゲット認識ユニット７２のプロセス・フ
ローは完了する。
フローを更に図７に示す。ブロック１０６は、ターゲッ
ト認識ユニット７２の動作を起動し、ブロック１１０に
て開始する。プロセス・フローは判断ダイアモンド１１
２に進み、このトランザクションに対してターゲット・
インディケータが検出されたか否かについて判定を行
う。インディケータが検出されない場合、プロセス・フ
ローは判断ダイアモンド１１２に戻る。ターゲット・イ
ンディケータが検出された場合、プロセス・フローはブ
ロック１１４に進み、ターゲット・インディケータ情報
に基づいて、このトランザクションに対してターゲット
・デバイス「Ｙ」を識別する。プロセス・フローはブロ
ック１１６に進み、このトランザクションに対応するト
ランザクション識別子を、アービタ４０内に位置するデ
バイスＹのキューのコピーにも入力する。尚、デバイス
Ｙに対応するキューは、図２に示したブロック４４の多
数のキュー内にも収容されることを注記しておく。一旦
トランザクション識別子がＹのキューのコピーに格納さ
れたなら、ターゲット認識ユニット７２のプロセス・フ
ローは完了する。
【００３９】図８は、ＤＢＧおよびＤＴＩ値発生ユニッ
ト７４の動作を示す。プロセス・フローはブロック１２
０にて開始し、アービタ４０のブロック４４内に収容さ
れているデータ・トランザクション・キュー（ＤＴＱ）
の全てを検索する。ブロック４４を検索し、次に実行す
るべき優先トランザクション(priority transaction)を
見つけ出す。これは、最も高い優先度とすればよく、あ
るいは他の何らかの優先順方式にしたがって選択するこ
とも可能である。典型的に、次のトランザクションの選
択は、データ・バスの利用度を最大に高めるように考慮
することを基準とする。このようにして、データ・バス
上で長い待ち時間を必要とするトランザクションの順序
を変更し、これらの待ち時間に、順序通りではないトラ
ンザクションのためのデータ転送を満たす。
ト７４の動作を示す。プロセス・フローはブロック１２
０にて開始し、アービタ４０のブロック４４内に収容さ
れているデータ・トランザクション・キュー（ＤＴＱ）
の全てを検索する。ブロック４４を検索し、次に実行す
るべき優先トランザクション(priority transaction)を
見つけ出す。これは、最も高い優先度とすればよく、あ
るいは他の何らかの優先順方式にしたがって選択するこ
とも可能である。典型的に、次のトランザクションの選
択は、データ・バスの利用度を最大に高めるように考慮
することを基準とする。このようにして、データ・バス
上で長い待ち時間を必要とするトランザクションの順序
を変更し、これらの待ち時間に、順序通りではないトラ
ンザクションのためのデータ転送を満たす。
【００４０】次に、プロセス・フローはブロック１２２
に進み、このトランザクションに対するデータ・ソース
・デバイスＸに対応するデータ・トランザクション・イ
ンデックス（ＤＴＩ）値「Ａ」，およびこのトランザク
ションに対するデータ・シンク・デバイスＹに対応する
ＤＴＩ値「Ｂ」を決定する。ここでは、デバイスＸがデ
ータを与え、デバイスＹがデータを受信する。尚、ソー
スおよびシンクの指示は、マスタおよび／またはスレー
ブの指示ではなく、むしろデータ処理システム５内部に
おけるデータ・フローの方向を示すことを注記してお
く。シンクおよびソースの指示は、ＤＴＱ内に格納され
ているトランザクション・インディケータ内に収容され
る。
に進み、このトランザクションに対するデータ・ソース
・デバイスＸに対応するデータ・トランザクション・イ
ンデックス（ＤＴＩ）値「Ａ」，およびこのトランザク
ションに対するデータ・シンク・デバイスＹに対応する
ＤＴＩ値「Ｂ」を決定する。ここでは、デバイスＸがデ
ータを与え、デバイスＹがデータを受信する。尚、ソー
スおよびシンクの指示は、マスタおよび／またはスレー
ブの指示ではなく、むしろデータ処理システム５内部に
おけるデータ・フローの方向を示すことを注記してお
く。シンクおよびソースの指示は、ＤＴＱ内に格納され
ているトランザクション・インディケータ内に収容され
る。
【００４１】次に、プロセス・フローは判断ダイアモン
ド１２４に進み、デバイスＸに対応するＤＴＩ値が、デ
バイスＹに対応するＤＴＩ値に等しいか否か、即ち、Ａ
＝Ｂか否かについて判定を行う。本発明の一実施例によ
るＤＴＩ値は、それぞれのキューにおける位置であるこ
とを注記しておく。したがって、デバイスＸに対するＤ
ＴＩ値は、デバイスＸに対応するキューのコピー内部に
おけるこのトランザクションに対するトランザクション
・インディケータの位置となる。同様に、デバイスＹの
ＤＴＩ値は、このトランザクションに対応するトランザ
クション・インディケータが格納されている、デバイス
Ｙに対応するキューのコピー内における位置となる。
ド１２４に進み、デバイスＸに対応するＤＴＩ値が、デ
バイスＹに対応するＤＴＩ値に等しいか否か、即ち、Ａ
＝Ｂか否かについて判定を行う。本発明の一実施例によ
るＤＴＩ値は、それぞれのキューにおける位置であるこ
とを注記しておく。したがって、デバイスＸに対するＤ
ＴＩ値は、デバイスＸに対応するキューのコピー内部に
おけるこのトランザクションに対するトランザクション
・インディケータの位置となる。同様に、デバイスＹの
ＤＴＩ値は、このトランザクションに対応するトランザ
クション・インディケータが格納されている、デバイス
Ｙに対応するキューのコピー内における位置となる。
【００４２】双方のＤＴＩ値が等しい場合、プロセス・
フローはブロック１２６に進み、ＤＴＩ導体上のデータ
・バス５０に、そのＤＴＩ値を与える。次に、プロセス
・フローはブロック１３０に進み、アービタ４０はデバ
イスＸおよびデバイスＹに同時にデータ・バスを付与す
る。これを行う際、デバイスＸ，Ｙに向かうＤＢＧ信号
を同時にアサートする。次に、データ・フローはブロッ
ク１３４に進む。ブロック１３４において、このトラン
ザクションに対応するトランザクション・インディケー
タを、アービタ４０のブロック４４内部にある関連する
キューの各々から除去する。次に、プロセス・フローは
ブロック１２０に戻り、ブロック４４のキューから次の
優先トランザクションを検索する。
フローはブロック１２６に進み、ＤＴＩ導体上のデータ
・バス５０に、そのＤＴＩ値を与える。次に、プロセス
・フローはブロック１３０に進み、アービタ４０はデバ
イスＸおよびデバイスＹに同時にデータ・バスを付与す
る。これを行う際、デバイスＸ，Ｙに向かうＤＢＧ信号
を同時にアサートする。次に、データ・フローはブロッ
ク１３４に進む。ブロック１３４において、このトラン
ザクションに対応するトランザクション・インディケー
タを、アービタ４０のブロック４４内部にある関連する
キューの各々から除去する。次に、プロセス・フローは
ブロック１２０に戻り、ブロック４４のキューから次の
優先トランザクションを検索する。
【００４３】判断ダイアモンド１２４に戻り、デバイス
ＸおよびデバイスＹに対応するＤＴＩ値が等しくない場
合、プロセス・フローはブロック１２８に進む。この時
点において、デバイスＸに対するこのトランザクション
に対応するトランザクション・インデックスを、ＤＴＩ
導体上のデータ・バスに与える。このように、データ処
理システム５内部においてＤＴＩ値を提供する。同時
に、１つのＤＢＧ信号をデバイスに与える。この時点で
は、デバイスＹにバス付与信号を与えない。次いで、プ
ロセス・フローはブロック１３２に進み、後の時点にお
いて、デバイスＹに対するトランザクションに対応する
ＤＴＩ値をデータ・バス５０上に与え、同時に、デバイ
スＹに対するＤＢＧ信号をデバイスＹに与える。このよ
うに、第１時間期間では、ＤＴＩおよびＤＢＧの組み合
わせは、デバイスＸのＤＴＱ内におけるトランザクショ
ン・インディケータの位置を示す。後の時点において、
ＤＢＧおよびＤＴＩの組み合わせは、デバイスＹのＤＴ
Ｑにおけるトランザクション・インディケータの位置に
関する情報を与える。これが必要なのは、アービタ４０
のブロック４４はデバイスの各々に常駐するキューのコ
ピーを収容するからである。所与のトランザクションに
対して、トランザクション・インディケータの位置が、
デバイスＸおよびデバイスＹでは異なる場合、一方のみ
の位置を与えるだけでは十分ではない。むしろ、デバイ
スＸおよびデバイスＹのＤＴＱ内におけるトランザクシ
ョン・インディケータの位置が、トランザクションに影
響を与えると判断される。この情報を時間的にシフトす
ることによって、各デバイスは、データ・バス付与信号
を受信したときに、トランザクション・インディケータ
を突き止めることが可能となる。尚、ＤＴＩ値は処理シ
ステム５内部にある全てのデバイスに付与されるが、各
デバイスは個々のデータ・バス付与信号を有することを
注記しておく。別の実施例では、各デバイスがそれ自体
のＤＴＩ信号をアービタから受信する場合、ＤＴＩが同
一でなくとも、トランザクションに同時に関与するデバ
イス双方に、ＤＢＧ信号およびＤＴＩ信号を発行するこ
とができる。
ＸおよびデバイスＹに対応するＤＴＩ値が等しくない場
合、プロセス・フローはブロック１２８に進む。この時
点において、デバイスＸに対するこのトランザクション
に対応するトランザクション・インデックスを、ＤＴＩ
導体上のデータ・バスに与える。このように、データ処
理システム５内部においてＤＴＩ値を提供する。同時
に、１つのＤＢＧ信号をデバイスに与える。この時点で
は、デバイスＹにバス付与信号を与えない。次いで、プ
ロセス・フローはブロック１３２に進み、後の時点にお
いて、デバイスＹに対するトランザクションに対応する
ＤＴＩ値をデータ・バス５０上に与え、同時に、デバイ
スＹに対するＤＢＧ信号をデバイスＹに与える。このよ
うに、第１時間期間では、ＤＴＩおよびＤＢＧの組み合
わせは、デバイスＸのＤＴＱ内におけるトランザクショ
ン・インディケータの位置を示す。後の時点において、
ＤＢＧおよびＤＴＩの組み合わせは、デバイスＹのＤＴ
Ｑにおけるトランザクション・インディケータの位置に
関する情報を与える。これが必要なのは、アービタ４０
のブロック４４はデバイスの各々に常駐するキューのコ
ピーを収容するからである。所与のトランザクションに
対して、トランザクション・インディケータの位置が、
デバイスＸおよびデバイスＹでは異なる場合、一方のみ
の位置を与えるだけでは十分ではない。むしろ、デバイ
スＸおよびデバイスＹのＤＴＱ内におけるトランザクシ
ョン・インディケータの位置が、トランザクションに影
響を与えると判断される。この情報を時間的にシフトす
ることによって、各デバイスは、データ・バス付与信号
を受信したときに、トランザクション・インディケータ
を突き止めることが可能となる。尚、ＤＴＩ値は処理シ
ステム５内部にある全てのデバイスに付与されるが、各
デバイスは個々のデータ・バス付与信号を有することを
注記しておく。別の実施例では、各デバイスがそれ自体
のＤＴＩ信号をアービタから受信する場合、ＤＴＩが同
一でなくとも、トランザクションに同時に関与するデバ
イス双方に、ＤＢＧ信号およびＤＴＩ信号を発行するこ
とができる。
【００４４】処理フローはブロック１３４に進む。ブロ
ック１３４において、このトランザクションに対応する
トランザクション・インディケータを、アービタ４０の
ブロック４４内部にある、関連するＤＴＱの各々から除
去する。次いで、プロセス・フローはブロック１２０に
戻り、ブロック４４内部のＤＴＱのコピーを検索して、
次の優先トランザクションを求める。
ック１３４において、このトランザクションに対応する
トランザクション・インディケータを、アービタ４０の
ブロック４４内部にある、関連するＤＴＱの各々から除
去する。次いで、プロセス・フローはブロック１２０に
戻り、ブロック４４内部のＤＴＱのコピーを検索して、
次の優先トランザクションを求める。
【００４５】図３を参照すると、デバイス１０が詳細に
示されている。デバイス１０の動作を図９に示す。デバ
イス１０は、マスタ制御ユニット９０，ターゲット判定
ユニット９２，ならびにＤＢＧおよびＤＴＩ値認識ユニ
ット９４を含む。処理フローは、判断ダイアモンド２０
０にて開始し、このデバイスが新たなトランザクション
のマスタであるか否かについて判定を行う。この判断に
より、デバイス１０がアドレス・バス６０上に情報を与
えることになるか否かについて判定を行う。このデバイ
スがアドレス保有期間のマスタでない場合、プロセス・
フローは判断ダイアモンド２００に戻る。このデバイス
がマスタである場合、プロセス・フローはブロック２０
２に進み、アドレス・バス６０上にアドレス値を置く。
次に、プロセス・フローはブロック２０４に進み、デー
タ・トランザクション・キュー１２の最初に使用可能な
エントリ、即ち、末尾にトランザクション識別子を入力
する。マスタは、各トランザクションの開始毎に、デー
タ保有期間を必要とするトランザクションのために、そ
のＤＴＱの末尾に新たなトランザクションを追加する。
次に、プロセス・フローは判断ダイアモンド２００に戻
る。
示されている。デバイス１０の動作を図９に示す。デバ
イス１０は、マスタ制御ユニット９０，ターゲット判定
ユニット９２，ならびにＤＢＧおよびＤＴＩ値認識ユニ
ット９４を含む。処理フローは、判断ダイアモンド２０
０にて開始し、このデバイスが新たなトランザクション
のマスタであるか否かについて判定を行う。この判断に
より、デバイス１０がアドレス・バス６０上に情報を与
えることになるか否かについて判定を行う。このデバイ
スがアドレス保有期間のマスタでない場合、プロセス・
フローは判断ダイアモンド２００に戻る。このデバイス
がマスタである場合、プロセス・フローはブロック２０
２に進み、アドレス・バス６０上にアドレス値を置く。
次に、プロセス・フローはブロック２０４に進み、デー
タ・トランザクション・キュー１２の最初に使用可能な
エントリ、即ち、末尾にトランザクション識別子を入力
する。マスタは、各トランザクションの開始毎に、デー
タ保有期間を必要とするトランザクションのために、そ
のＤＴＱの末尾に新たなトランザクションを追加する。
次に、プロセス・フローは判断ダイアモンド２００に戻
る。
【００４６】図１０は、デバイス１０内部にあるターゲ
ット判定ユニット９２のプロセス・フローを示す。ここ
では、プロセス・フローはブロック２０６にて開始し、
デバイス１０はアドレス・バス６０を探索する。探索を
行い、デバイス１０が、アドレス・バス６０上で指定さ
れているいずれかのトランザクションのターゲットであ
るか否かについて判定を行う。次に、プロセスは判断ダ
イアモンド２０８に進み、デバイス１０がトランザクシ
ョンのターゲットであるか否かについて判定を行う。タ
ーゲットでない場合、プロセス・フローはブロック２０
６に戻り、探索を継続する。デバイスがトランザクショ
ンのターゲットである場合、プロセス・フローはブロッ
ク２１０に進み、ターゲット・インディケータをアサー
トし、このデバイスが次のトランザクションに関与する
ことの指示を、アービタ４０に与える。アービタ４０が
ターゲット・インディケータを受信すると、このデバイ
スに関連するキューにトランザクション・インディケー
タ情報を格納することがわかる。次に、プロセス・フロ
ーはブロック２１２に進み、デバイスのＤＴＱ内で最初
に使用可能なエントリに、トランザクション識別子を入
力する。次いで、ブロック２０６に戻ることによって、
プロセス・フローは継続する。
ット判定ユニット９２のプロセス・フローを示す。ここ
では、プロセス・フローはブロック２０６にて開始し、
デバイス１０はアドレス・バス６０を探索する。探索を
行い、デバイス１０が、アドレス・バス６０上で指定さ
れているいずれかのトランザクションのターゲットであ
るか否かについて判定を行う。次に、プロセスは判断ダ
イアモンド２０８に進み、デバイス１０がトランザクシ
ョンのターゲットであるか否かについて判定を行う。タ
ーゲットでない場合、プロセス・フローはブロック２０
６に戻り、探索を継続する。デバイスがトランザクショ
ンのターゲットである場合、プロセス・フローはブロッ
ク２１０に進み、ターゲット・インディケータをアサー
トし、このデバイスが次のトランザクションに関与する
ことの指示を、アービタ４０に与える。アービタ４０が
ターゲット・インディケータを受信すると、このデバイ
スに関連するキューにトランザクション・インディケー
タ情報を格納することがわかる。次に、プロセス・フロ
ーはブロック２１２に進み、デバイスのＤＴＱ内で最初
に使用可能なエントリに、トランザクション識別子を入
力する。次いで、ブロック２０６に戻ることによって、
プロセス・フローは継続する。
【００４７】図１１は、デバイス１０のＤＢＧおよびＤ
ＴＩ値認識ユニットの動作を示す。ここでは、プロセス
・フローは判断ダイアモンド２１４にて開始し、ＤＢＧ
信号がこのデバイスに与えられたか否かについて判定を
行う。データ・バス付与が受信されていない場合、プロ
セス・フローは判断ダイアモンド２１４に戻る。ＤＢＧ
信号が受信されている場合、プロセス・フローはブロッ
ク２１６に進む。ここで、ＤＴＩ信号値を用いて、デー
タ・トランザクション・キュー１２からトランザクショ
ン識別子を選択する。次に、プロセス・フローはブロッ
ク２１８に進み、ＤＴＱ１２からトランザクション識別
子を除去し、ＤＴＱ１２を更新する。次いで、プロセス
・フローは判断ダイアモンド２１４に戻る。
ＴＩ値認識ユニットの動作を示す。ここでは、プロセス
・フローは判断ダイアモンド２１４にて開始し、ＤＢＧ
信号がこのデバイスに与えられたか否かについて判定を
行う。データ・バス付与が受信されていない場合、プロ
セス・フローは判断ダイアモンド２１４に戻る。ＤＢＧ
信号が受信されている場合、プロセス・フローはブロッ
ク２１６に進む。ここで、ＤＴＩ信号値を用いて、デー
タ・トランザクション・キュー１２からトランザクショ
ン識別子を選択する。次に、プロセス・フローはブロッ
ク２１８に進み、ＤＴＱ１２からトランザクション識別
子を除去し、ＤＴＱ１２を更新する。次いで、プロセス
・フローは判断ダイアモンド２１４に戻る。
【００４８】以上、具体的な実施例を参照しながら本発
明を説明しかつ例示したが、本発明をこれら例示の実施
例に限定することを意図するものではない。本発明の精
神および範囲から逸脱することなく、変更や変形が可能
であることを当業者は認めよう。したがって、本発明
は、特許請求の範囲に該当する変形や変更全てを包含す
ることを意図するものである。
明を説明しかつ例示したが、本発明をこれら例示の実施
例に限定することを意図するものではない。本発明の精
神および範囲から逸脱することなく、変更や変形が可能
であることを当業者は認めよう。したがって、本発明
は、特許請求の範囲に該当する変形や変更全てを包含す
ることを意図するものである。
【００４９】本発明は、トランザクションのアドレス部
分と共にタグ情報を含ませるという必要性を排除しつ
つ、分割通信バス上においてデータ・トランザクション
の順序変更を可能にする。これは、時間基準データ・ト
ランザクション・インデックスを用いることによって、
完全な順序不問のデータ転送を可能にするものである。
このインデックスは、データ保有期間においてのみ用い
られる。許される保留トランザクションの最大数が、最
小サイズのインデックスを決定する。
分と共にタグ情報を含ませるという必要性を排除しつ
つ、分割通信バス上においてデータ・トランザクション
の順序変更を可能にする。これは、時間基準データ・ト
ランザクション・インデックスを用いることによって、
完全な順序不問のデータ転送を可能にするものである。
このインデックスは、データ保有期間においてのみ用い
られる。許される保留トランザクションの最大数が、最
小サイズのインデックスを決定する。
【００５０】一実施例によれば、バスに結合されている
各デバイス内にデータ・トランザクション・キューを維
持し、かつ中央の調停ユニット内に各キューのコピーを
維持することによって、キュー条件の異なる２つのデバ
イス間の単一のトランザクションを調整することが可能
となる。データ・トランザクション・インデックスを用
いて、次のトランザクションのキュー内の位置を突き止
め、データ・トランザクション・インデックスをシステ
ム内の全てのデバイスに提供する。各デバイスに個々の
データ・バス付与信号を与え、それらの間で区別する。
本発明の一実施例は、単一トランザクションのソース・
デバイスおよびシンク・デバイス双方に、１組の信号の
みを用いて、これらのデバイスに異なるトランザクショ
ン情報を与える。これは、デバイスへの情報を時間多重
化することによって行う。これは、各デバイスの状態を
調整し、１組のバス信号(bussed signal)のみを用い
て、同一トランザクションに対して多数のトランザクシ
ョン情報を生成するという利点が得られる。
各デバイス内にデータ・トランザクション・キューを維
持し、かつ中央の調停ユニット内に各キューのコピーを
維持することによって、キュー条件の異なる２つのデバ
イス間の単一のトランザクションを調整することが可能
となる。データ・トランザクション・インデックスを用
いて、次のトランザクションのキュー内の位置を突き止
め、データ・トランザクション・インデックスをシステ
ム内の全てのデバイスに提供する。各デバイスに個々の
データ・バス付与信号を与え、それらの間で区別する。
本発明の一実施例は、単一トランザクションのソース・
デバイスおよびシンク・デバイス双方に、１組の信号の
みを用いて、これらのデバイスに異なるトランザクショ
ン情報を与える。これは、デバイスへの情報を時間多重
化することによって行う。これは、各デバイスの状態を
調整し、１組のバス信号(bussed signal)のみを用い
て、同一トランザクションに対して多数のトランザクシ
ョン情報を生成するという利点が得られる。
【図１】本発明の一実施例によるデータ処理システムを
示すブロック図。
示すブロック図。
【図２】本発明の一実施例による、図１のデータ処理シ
ステムのアービタを示すブロック図。
ステムのアービタを示すブロック図。
【図３】本発明の一実施例による、図１のデータ処理シ
ステムのデバイスを示すブロック図。
ステムのデバイスを示すブロック図。
【図４】本発明の一実施例の動作を示すタイミング図。
【図５】本発明の一実施例の動作を示すタイミング図。
【図６】本発明の一実施例におけるアービタの動作を示
すフロー・チャート。
すフロー・チャート。
【図７】本発明の一実施例におけるターゲット認識ユニ
ットの動作を示すフロー・チャート。
ットの動作を示すフロー・チャート。
【図８】本発明の一実施例におけるＤＢＧおよびＤＴＩ
値発生ユニットの動作を示すフロー・チャート。
値発生ユニットの動作を示すフロー・チャート。
【図９】本発明の一実施例におけるデバイスの動作を示
すフロー・チャート。
すフロー・チャート。
【図１０】本発明の一実施例におけるターゲット判定ユ
ニットの動作を示すフロー・チャート。
ニットの動作を示すフロー・チャート。
【図１１】本発明の一実施例におけるＤＢＧおよびＤＴ
Ｉ値認識ユニットの動作を示すフロー・チャート。
Ｉ値認識ユニットの動作を示すフロー・チャート。
５ データ処理システム １０，２０，３０ デバイス １２，２４，３４ データ・トランザクション・キュ
ー（ＤＴＱ） ４０ アービタ ４４ データ転送キュー ５０ データ・バス ６０ アドレス・バス ７０ マスタ認識ユニット ７２ ターゲット認識ユニット ７４ データ・バス付与（ＧＤＢ）およびＤＴＩ値発
生ユニット ９０ マスタ制御ユニット ９２ ターゲット判定ユニット ９４ ＤＢＧおよびＤＴＩ値認識ユニット ９６ データ転送ユニット
ー（ＤＴＱ） ４０ アービタ ４４ データ転送キュー ５０ データ・バス ６０ アドレス・バス ７０ マスタ認識ユニット ７２ ターゲット認識ユニット ７４ データ・バス付与（ＧＤＢ）およびＤＴＩ値発
生ユニット ９０ マスタ制御ユニット ９２ ターゲット判定ユニット ９４ ＤＢＧおよびＤＴＩ値認識ユニット ９６ データ転送ユニット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デイビッド・ウィリアム・トッド アメリカ合衆国テキサス州オースチン、バ ック・ベイ・レーン6203 (72)発明者 ブライアン・キース・レイノルズ アメリカ合衆国テキサス州ラウンド・ロッ ク、ボブキャット・ドライブ8710 (72)発明者 マイケル・ジュリオ・ガーシア アメリカ合衆国テキサス州オースチン、ケ イビュー・ドライブ5803
Claims (5)
- 【請求項１】データ処理システムにおけるトランザクシ
ョン実行方法であって：複数のトランザクションを表す
複数のトランザクション・インディケータを受信する段
階；前記複数のトランザクション・インディケータの各
々に、一意のトランザクション・インデックス値を割り
当てる段階；前記複数のトランザクションの内第１トラ
ンザクションを実行する段階であって、前記複数のトラ
ンザクションの内第２トランザクションが、前記複数の
トランザクションの内前記第１トランザクションよりも
長く保留にされている、段階；および前記一意のトラン
ザクション・インデックス値の少なくとも１つを割り当
てし直す段階；から成ることを特徴とする方法。 - 【請求項２】データ処理システムであって：複数のトラ
ンザクションを表す複数のトランザクション・インディ
ケータを受信可能な第１回路；前記複数のトランザクシ
ョン・インディケータの各々に一意のトランザクション
・インデックス値を割り当て可能な第２回路；前記複数
のトランザクションの内第１トランザクションを実行可
能な第３回路であって、前記複数のトランザクションの
内第２トランザクションが、前記複数のトランザクショ
ンの内前記第１トランザクションより古い、第３回路；
およびおよび前記一意のトランザクション・インデック
ス値の少なくとも１つを割り当てし直すことが可能な第
４回路；から成ることを特徴とするデータ処理システ
ム。 - 【請求項３】データ処理システムであって：データ信号
部分およびデータ・インデックス信号部分を有する分割
トランザクション・バス（５０，６０）；前記分割トラ
ンザクション・バスに結合された第１デバイス；および
前記分割トランザクション・バスに結合されたアービタ
（４０）；から成り、前記アービタが：前記第１デバイ
ス（１０，２０，．．．，３０）に対応する第１トラン
ザクション・キュー（１，２，．．．，ｎ）であって、
第１トランザクションを伴う第１位置，および第２トラ
ンザクションを伴う第２位置を有する、第１トランザク
ション・キュー；第２トランザクションを実行する際
に、前記第１トランザクションを前記第１位置から前記
第２位置に変更可能な第１回路（７４）；第１データ・
バス付与信号を前記第１デバイスに与えることが可能な
第２回路（７４）；およびトランザクション・インデッ
クス信号を前記第１デバイスに与えることが可能な第３
回路（７４）であって、前記第１トランザクション・イ
ンデックス信号が、前記第１トランザクション・キュー
内の第２位置に対応する、第３回路；を備え、前記第１
デバイスは、当該第１デバイスが前記アービタから前記
第１データ・バス付与信号を受信し、かつ前記トランザ
クション・インデックス信号を受信したことに応答し
て、前記分割トランザクション・バスの前記データ部分
にアクセス可能であることを特徴とするデータ処理シス
テム。 - 【請求項４】データ処理システムにおけるデータ・トラ
ンザクション実行方法であって：第１トランザクション
の第１識別子および第２トランザクションの第２識別子
を、第１デバイスに対応する第１デバイス・キューに格
納し、その際前記第１識別子を前記第１デバイス・キュ
ー内の第１位置に格納し、前記第２識別子を前記第１デ
バイス・キュー内の第２位置に格納する段階、前記第１
位置が前記第２位置とは異なる、段階；第１時点におい
て、第１データ・トランザクション・インデックス信号
および第１データ・バス付与信号を前記第１デバイスに
発生する段階であって、前記第１データ・トランザクシ
ョン・インデックス信号が前記第１位置に対応する、段
階；前記第１デバイス・キューの順序を変更し、前記第
２識別子を前記第２位置から前記第１デバイス・キュー
内の第３位置に移動する段階であって、前記第３位置が
前記第２位置とは異なる、段階；および前記第１時点後
の第２時点において、第２データ・トランザクション信
号および第２データ・バス付与信号を前記第２デバイス
に発生する段階であって、前記第２データ・トランザク
ション・インデックス信号が前記第３位置に対応する、
段階；から成ることを特徴とするトランザクション実行
方法。 - 【請求項５】データ処理方法であって：アービタ内部に
おいて第１ターゲット・インディケータを受信する段階
であって、前記アービタが第１デバイス・キューおよび
第２デバイス・キューを有し、前記第１ターゲット・イ
ンディケータが第１デバイスを識別する、段階；第１ト
ランアクションの第１識別子を、前記第１デバイスに対
応する前記第１デバイス・キューに格納する段階であっ
て、前記第１識別子を前記第１デバイス・キュー内の第
１位置に格納する段階；前記第１トランザクションの前
記第１識別子を、前記第２デバイスに対応する前記第２
デバイス・キューに格納する段階であって、前記第１識
別子を前記第２デバイス・キュー内の第２位置に格納
し、前記第２位置が前記第１位置と異なる、段階；第１
時点において、第１データ・トランザクション・インデ
ックス値および第１データ・バス付与信号を前記第１デ
バイスに発生する段階；および前記第１時点後の第２時
点において、第２データ・トランザクション・インデッ
クス値および第２データ・バス付与信号を前記第２デバ
イスに発生する段階；から成ることを特徴とするデータ
処理方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/127,459 US6240479B1 (en) | 1998-07-31 | 1998-07-31 | Method and apparatus for transferring data on a split bus in a data processing system |
| US127459 | 1998-07-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000285068A true JP2000285068A (ja) | 2000-10-13 |
Family
ID=22430233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11216930A Pending JP2000285068A (ja) | 1998-07-31 | 1999-07-30 | データ処理システムにおけるデータ・トランザクション実行方法および装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6240479B1 (ja) |
| EP (1) | EP0981093A3 (ja) |
| JP (1) | JP2000285068A (ja) |
| KR (1) | KR100596947B1 (ja) |
| CN (1) | CN1191521C (ja) |
| TW (1) | TW518470B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020030223A (ko) * | 2000-10-16 | 2002-04-24 | 주식회사 알라딘소프트 | 주기억장치 데이터베이스 시스템에서 고성능 트랜잭션을지원하기 위한 로깅 및 회복 방법 |
| JP2006331426A (ja) * | 2005-05-26 | 2006-12-07 | Arm Ltd | データ処理装置用相互接続論理 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6816934B2 (en) * | 2000-12-22 | 2004-11-09 | Hewlett-Packard Development Company, L.P. | Computer system with registered peripheral component interconnect device for processing extended commands and attributes according to a registered peripheral component interconnect protocol |
| DE19854178A1 (de) * | 1998-11-24 | 2000-05-31 | Siemens Ag | Bus für hochskalierbares Multiprozessorsystem, dazugehöriges redundantes Bussystem, sowie Verfahren zum Übertragen von Information in einem derartigen Bussystem |
| US6513084B1 (en) * | 1999-06-29 | 2003-01-28 | Microsoft Corporation | Arbitration of state changes |
| US6801954B1 (en) * | 2000-02-25 | 2004-10-05 | Hewlett-Packard Development Company, L.P. | Method and apparatus to concurrently operate on multiple data movement transactions in a disk array subsystem |
| US6594722B1 (en) * | 2000-06-29 | 2003-07-15 | Intel Corporation | Mechanism for managing multiple out-of-order packet streams in a PCI host bridge |
| US6845115B2 (en) * | 2002-12-05 | 2005-01-18 | Agilent Technologies, Inc. | Coupled resonant cavity surface-emitting laser |
| US7111001B2 (en) * | 2003-01-27 | 2006-09-19 | Seiko Epson Corporation | Event driven transaction state management with single cache for persistent framework |
| US7062582B1 (en) * | 2003-03-14 | 2006-06-13 | Marvell International Ltd. | Method and apparatus for bus arbitration dynamic priority based on waiting period |
| US6993619B2 (en) * | 2003-03-28 | 2006-01-31 | International Business Machines Corporation | Single request data transfer regardless of size and alignment |
| US20050091306A1 (en) | 2003-10-02 | 2005-04-28 | Charbel Khawand | Interprocessor communication protocol with high level service composition |
| US7203780B2 (en) | 2005-02-22 | 2007-04-10 | Kabushiki Kaisha Toshiba | System and method for facilitating communication between devices on a bus using tags |
| US7290074B2 (en) * | 2005-04-06 | 2007-10-30 | Kabushiki Kaisha Toshiba | Back-off timing mechanism |
| US7373444B2 (en) * | 2005-04-15 | 2008-05-13 | Kabushiki Kaisha Toshiba | Systems and methods for manipulating entries in a command buffer using tag information |
| US7865684B2 (en) * | 2005-06-27 | 2011-01-04 | Ab Initio Technology Llc | Managing message queues |
| CN100410884C (zh) * | 2005-09-06 | 2008-08-13 | 大连海事大学 | 一种基于pid思想的小组协同处理事务的事务分配方法 |
| US7738483B2 (en) * | 2005-09-08 | 2010-06-15 | Kabushiki Kaisha Toshiba | Systems and methods for managing communication between master and slave devices |
| KR100873010B1 (ko) | 2007-05-17 | 2008-12-09 | 한국과학기술원 | 논블록킹 마스터, 버스 중재장치, 버스 시스템, 및 버스중재 방법 |
| US7613859B2 (en) * | 2007-09-12 | 2009-11-03 | Kabushiki Kaisha Toshiba | Back-off timing mechanism in a digital signal processor |
| US20100325327A1 (en) * | 2009-06-17 | 2010-12-23 | Freescale Semiconductor, Inc. | Programmable arbitration device and method therefor |
| US10255103B2 (en) * | 2017-04-04 | 2019-04-09 | Arm Limited | Transaction handling |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5036456A (en) * | 1987-02-13 | 1991-07-30 | Honeywell Information Systems Inc. | Apparatus for controlling concurrent operations of a system control unit including activity register circuitry |
| US6182176B1 (en) * | 1994-02-24 | 2001-01-30 | Hewlett-Packard Company | Queue-based predictive flow control mechanism |
| US5394351A (en) * | 1994-03-11 | 1995-02-28 | Nexgen, Inc. | Optimized binary adder and comparator having an implicit constant for an input |
| US5548795A (en) * | 1994-03-28 | 1996-08-20 | Quantum Corporation | Method for determining command execution dependencies within command queue reordering process |
| US5659707A (en) * | 1994-10-07 | 1997-08-19 | Industrial Technology Research Institute | Transfer labeling mechanism for multiple outstanding read requests on a split transaction bus |
| US5699516A (en) | 1994-12-22 | 1997-12-16 | Motorola, Inc. | Method and apparatus for implementing a in-order termination bus protocol within a data processing system |
| US5890222A (en) * | 1995-01-04 | 1999-03-30 | International Business Machines Corporation | Method and system for addressing registers in a data processing unit in an indirect addressing mode |
| US5638538A (en) * | 1995-01-13 | 1997-06-10 | Digital Equipment Corporation | Turbotable: apparatus for directing address and commands between multiple consumers on a node coupled to a pipelined system bus |
| US5901295A (en) * | 1995-04-28 | 1999-05-04 | Apple Computer, Inc. | Address and data bus arbiter for pipelined transactions on a split bus |
| US5778434A (en) * | 1995-06-07 | 1998-07-07 | Seiko Epson Corporation | System and method for processing multiple requests and out of order returns |
| JPH09128325A (ja) * | 1995-11-06 | 1997-05-16 | Mitsubishi Electric Corp | 階層バス制御方式及びバスブリッジ |
| US5790813A (en) * | 1996-01-05 | 1998-08-04 | Unisys Corporation | Pre-arbitration system allowing look-around and bypass for significant operations |
| US5805595A (en) * | 1996-10-23 | 1998-09-08 | Cisco Systems, Inc. | System and method for communicating packetized data over a channel bank |
| KR100253192B1 (ko) * | 1997-09-05 | 2000-04-15 | 구자홍 | 분산 공유 메모리 구조에서의 시스템 버스 제어방법 |
-
1998
- 1998-07-31 US US09/127,459 patent/US6240479B1/en not_active Expired - Lifetime
-
1999
- 1999-07-26 EP EP99114595A patent/EP0981093A3/en not_active Withdrawn
- 1999-07-30 JP JP11216930A patent/JP2000285068A/ja active Pending
- 1999-07-30 CN CNB99111910XA patent/CN1191521C/zh not_active Expired - Fee Related
- 1999-07-31 KR KR1019990031534A patent/KR100596947B1/ko active IP Right Grant
- 1999-08-17 TW TW088113011A patent/TW518470B/zh not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020030223A (ko) * | 2000-10-16 | 2002-04-24 | 주식회사 알라딘소프트 | 주기억장치 데이터베이스 시스템에서 고성능 트랜잭션을지원하기 위한 로깅 및 회복 방법 |
| JP2006331426A (ja) * | 2005-05-26 | 2006-12-07 | Arm Ltd | データ処理装置用相互接続論理 |
| JP4696024B2 (ja) * | 2005-05-26 | 2011-06-08 | エイアールエム リミテッド | データ処理装置用相互接続論理 |
| US8190801B2 (en) | 2005-05-26 | 2012-05-29 | Arm Limited | Interconnect logic for a data processing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100596947B1 (ko) | 2006-07-07 |
| EP0981093A2 (en) | 2000-02-23 |
| CN1191521C (zh) | 2005-03-02 |
| EP0981093A3 (en) | 2002-12-11 |
| US6240479B1 (en) | 2001-05-29 |
| CN1245920A (zh) | 2000-03-01 |
| TW518470B (en) | 2003-01-21 |
| KR20000012128A (ko) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000285068A (ja) | データ処理システムにおけるデータ・トランザクション実行方法および装置 | |
| US7941584B2 (en) | Data processing apparatus and method for performing hazard detection | |
| US5377332A (en) | Bus arbitration algorithm and apparatus | |
| US5664117A (en) | Apparatus and method for prefetching data to load buffers in a bridge between two buses in a computer | |
| KR100524575B1 (ko) | 데이타 처리시스템에서 복수개의 메모리 억세스 리퀘스트신호를리오더링하는 방법 | |
| US5901295A (en) | Address and data bus arbiter for pipelined transactions on a split bus | |
| US5574868A (en) | Bus grant prediction technique for a split transaction bus in a multiprocessor computer system | |
| US20170004097A1 (en) | System bus transaction queue reallocation | |
| KR100387541B1 (ko) | 멀티프로세서 시스템에서 캐쉬 코히어런시 유지 방법, 멀티프로세서 시스템 및 노드 제어기 | |
| JP4414096B2 (ja) | 多重プロセッサ・コンピュータ・システム用の順序外れスヌーピング | |
| JP5576030B2 (ja) | データ応答を順序変更するためのシステム | |
| AU1716888A (en) | Computer systems | |
| US20060277349A1 (en) | Method of accessing information and system therefor | |
| US7107367B1 (en) | Method for efficient buffer tag allocation | |
| US6907502B2 (en) | Method for moving snoop pushes to the front of a request queue | |
| US6901467B2 (en) | Enhancing a PCI-X split completion transaction by aligning cachelines with an allowable disconnect boundary's ending address | |
| SE519920C2 (sv) | Förfarande och anordning för genomförande av busstransaktioner i ett datorsystem | |
| US6493802B1 (en) | Method and apparatus for performing speculative memory fills into a microprocessor | |
| US6560664B1 (en) | Method and apparatus for translation lookaside buffers to access a common hardware page walker | |
| US7130946B2 (en) | Configuration and method having a first device and a second device connected to the first device through a cross bar | |
| JPH08161254A (ja) | 情報処理システムおよびそのバス調停方式 | |
| US5708783A (en) | Data bus arbiter for pipelined transactions on a split bus | |
| JPH0581178A (ja) | パイプラインバス | |
| US5872937A (en) | System for optimizing bus arbitration latency and method therefor | |
| US5815676A (en) | Address bus arbiter for pipelined transactions on a split bus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060117 |