JP2008524846A - 薄膜トランジスタのためのｎ型半導体材料 - Google Patents

Abstract

各イミド窒素原子に直接に結合されている、1つ又は2つ以上のフッ素含有基で置換された炭素環式又は複素環式芳香環系を有する、テトラカルボン酸ジイミド3,4,9,10ペリレン系化合物を含む有機半導体材料の層を含んで成る薄膜トランジスタ。そのようなトランジスタは、前記材料に接触している、離隔された第1及び第2のコンタクト手段又は１つもしくは複数の電極をさらに含む。さらに、好ましくは、基体上への昇華又は液相堆積による薄膜トランジスタデバイスの製造法であって、基体温度が100℃以下である製造方法を開示する。

Description

本発明は、薄膜トランジスタのためのnチャネル半導体膜内の半導体材料として、フッ素含有N,N'-ジアリールペリレン系テトラカルボン酸ジイミド化合物を使用することに関する。本発明は、電子デバイスのための薄膜トランジスタにおけるこれらの材料の使用、及びこのようなトランジスタ及びデバイスの製造方法に関する。

薄膜トランジスタ(TFT)は、電子装置、例えばアクティブマトリックス液晶ディスプレイ、スマートカード、及び種々の他の電子デバイス及びこれらの構成部分におけるスイッチング素子として、幅広く使用される。薄膜トランジスタ(TFT)は、電界トランジスタ(FET)の一例である。FETの最もよく知られた例は、MOSFET(金属酸化膜半導体-FET)であり、これは高速用途のための今日のコンベンショナルなスイッチング素子である。目下のところ、たいていの薄膜デバイスは、半導体として非晶質シリコンを使用して形成される。非晶質シリコンは、結晶シリコンに対する低廉な代替物である。この事実は、大面積用途におけるトランジスタのコスト削減のために特に重要である。しかしながら、非晶質シリコンの用途は、低速デバイスに限られる。それというのもその最大移動度(0.5〜1.0 cm²/V sec)が、結晶シリコンの約1000分の1の小ささであるからである。

非晶質シリコンは、TFTにおける使用に際して高結晶質シリコンよりも低廉ではあるが、非晶質シリコンは依然としてその欠点を有している。トランジスタの製造中の非晶質シリコンの堆積は、ディスプレイ用途に十分な電気的特性を達成するために比較的コストの高いプロセス、例えばプラズマ支援型化学気相堆積及び高い温度(約360℃)を必要とする。このような高い処理温度は、可撓性ディスプレイのような用途で使用する場合に、高い処理温度でなければ望ましいはずの特定のプラスチックから形成される基板を、堆積のために使用するのを許さない。

過去10年間、TFTの半導体チャネルにおいて使用するための無機材料、例えば非晶質シリコンの代わりになり得るものとして、有機材料が注目を集めている。有機半導体材料、特に有機溶剤中に可溶性であり、従って高価ではない方法、例えばスピン塗布、浸漬塗布、及びマイクロコンタクト印刷によって大面積に適用することができる材料が、よりシンプルに処理できる。さらに有機材料は、より低い温度で堆積させることができ、プラスチックを含む広範囲の基板材料を、可撓性電子デバイスのために利用可能にする。従って、有機材料から形成される薄膜トランジスタは、製作しやすさ、機械的フレキシビリティ、及び／又は中程度の作業温度が重要な考慮事項となるようなディスプレイドライバ、ポータブルコンピュータ、ポケットベル（商標）、トランザクションカード内のメモリー素子、及び識別タグにおけるプラスチック回路の潜在的主要技術と見なすことができる。

TFTにおける潜在的な半導体チャネルとして使用するための有機材料が、例えば「Thin-Layer Field-Effect Transistors with MIS Structure Whose Insulator and Semiconductors Are Made of Organic Materials(有機材料から形成された絶縁体及び半導体を有する、MIS構造を備えた薄層電界効果トランジスタ)」と題される米国特許第5,347,144号明細書(Garnier他)に開示されている。

その多くが、0.01 cm²/Vsを十分に上回る有意な移動度、及び1000を上回る電流オン／オフ比(以後「オン／オフ比」と呼ぶ)を必要とする電子構成部分において、スイッチング素子及び／又は論理素子を提供するために、有機半導体材料をTFT内に使用することができる。このような特性を有する有機TFTは、電子用途、例えばディスプレイ及び識別タグのための画素ドライバのために使用することができる。しかし、これらの望ましい特性を示す化合物のほとんどは、「p型」又は「pチャネル」であり、これは、デバイスのチャネル領域内に正電荷(正孔)を誘発するために、ソース電源に対して負のゲート電圧が印加されることを意味する。p型有機半導体材料の代わりとして、N型有機半導体材料をTFT内に使用することができる。「n型」又は「nチャネル」という用語は、デバイスのチャネル領域内に負電荷を誘発するために、ソース電源に対して正のゲート電圧が印加されることを意味する。

さらに、相補回路として知られる1つの重要なタイプのTFT回路は、p型半導体材料に加えてn-型半導体材料を必要とする。Dodabalapur他、「Complementary circuits with organic transistors(有機トランジスタを有する相補回路)」(Appl. Phys. Lett. 1996, 69, 4227)を参照されたい。具体的には、相補回路の製作は、少なくとも1つのpチャネルTFT及び少なくとも1つのnチャネルTFTを必要とする。相補回路のアーキテクチャを使用して、インバータのような単純な構成部分が実現されている。通常のTFT回路に対する相補回路の利点は、より低い電力散逸、より長い寿命、及びより良好なノイズ許容度を含む。このような相補回路において、pチャネルデバイスの移動度及びオン／オフ比と同様の規模の、nチャネルデバイスの移動度及びオン／オフ比を有することがしばしば望ましい。有機p型半導体と無機n型半導体とを使用したハイブリッド相補回路が、Dodabalapur他(Appl. Phys. Lett. 1996, 68, 2264)に記載されているように知られているが、しかし製作しやすさのために、このような回路内には有機nチャネル半導体材料が望まれる。

ほんの僅かの、限られた数の有機材料がTFT内で半導体nチャネルとして使用するために開発されている。このような1材料であるバックミンスターフラーレンC60は、0.08 cm²/Vsの移動度を示すが、しかし空気中で不安定であると考えられる。R. C. Haddon、A. S. Perel, R. C. Morris、T. T. M. Palstra、A. F. Hebard及びR. M. Fleming、「C₆₀ Thin Film Transistor(C₆₀薄膜トランジスタ)」Appl. Phys. Let. 1995, 67, 121を参照されたい。ペルフルオロ化銅フタロシアニンは0.03 cm²/Vsの移動度を有し、そして空気中の作業に対して一般に安定であるが、しかし、この材料における移動度を最大化するために、100℃を上回る温度に基板を加熱しなければならない。「New Air-Stable n-Channel Organic Thin film Transistor(新しい空気安定性nチャネル有機薄膜トランジスタ」Z. Bao, A. J. Lovinger、及びJ. Brown J. Am. Chem, Soc. 1998, 120, 207を参照されたい。ナフタレンフレーム構造に基づくものを含む他のnチャネル半導体も報告されているが、しかしこれらの移動度はより低い。Laquindanum他「n-Channel Organic Transistor Materials Based on Naphthalene Frameworks(ナフタレンフレーム構造に基づくn-チャネル有機トランジスタ材料)」J. Am. Chem, Soc. 1996, 118, 11331を参照されたい。1つのこのようなナフタレン系nチャネル半導体材料であるテトラシアノナフトキノ-ジメタン(TCNNQD)は、空気中での作業が可能ではあるが、しかしこの材料は低いオン／オフ比を示しており、また、調製して精製するのが難しい。

ナフタレン芳香族フレーム構造に基づく芳香族テトラカルボン酸ジイミドはまた、n型半導体として、トップコンタクト形態のデバイスを使用して0.1 cm²/Vsを上回るnチャネル移動度を提供することが実証されている。トップコンタクト形態において、ソース電極とドレイン電極とは半導体の上側に位置する。ボトムコンタクトデバイス、すなわち、ソース電極とドレイン電極とが半導体の下側に位置するデバイスを用いると、比較可能な結果が得られはするが、しかし、金でなければならない電極と、半導体との間に、チオール下層が適用されることが必要となった。Katz他「Naphthalenetetracarboxylic Diimide-Based n-Channel Transistor Semiconductors: Structural Variation and Thiol-Enhanced Gold contact(ナフタレンテトラカルボン酸ジイミド系nチャネルトランジスタ半導体：構造バリエーション及びチオール増強型の金コンタクト)」J. Am. Chem. Soc. 2000 122, 7787；「A Soluble and Air-stable Organic Semiconductor with High Electron Mobility(高電子移動度を有する可溶性且つ空気安定性の有機半導体)」Nature 2000 404, 478；Katz他の欧州特許第1041653号明細書又は米国特許第6,387,727号明細書を参照されたい。チオール下層が存在しないと、移動度は、ボトムコンタクトデバイスにおいて大幅に低くなることが判った。パルス放射線分解時間分解マイクロ波導電率測定によって、線状アルキル側鎖を有するペリレンテトラカルボン酸ジイミドの膜内に、比較的高い移動度が測定されている。Struijk他「Liquid Crystalline Peryllene Diimides：Architecture and Charge Carrier Mobilities(液晶ペリレンジイミド：アーキテクチャ及び電荷キャリヤ移動度)」J. Am. Chem. Soc.第2000巻、122、11057を参照されたい。しかし、有機半導体としてペリレンフレーム構造が使用された材料に基づく初期のデバイスは、低移動度のデバイス、例えばペリレンテトラカルボン酸ジアンヒドリド(PTCDA)の場合には10^-5 cm²/Vsであり、N,N'-ジフェニルペリレンテトラカルボン酸ジミド(PTCDI-Ph)の場合には1.5×10^-5 cm²のデバイスをもたらした。Horowitz他「Evidence for n-Type Conduction in a Perylene Tetracarboxylic Diimide Derivative(ペリレンテトラカルボン酸ジイミド誘導体中のn型伝導の証拠)」Adv. Mater. 1996, 8, 242、及びOstrick他、J Appl. Phys. 1997, 81, 6804を参照されたい。

米国特許出願公開第2002/0164835号明細書(Dimitrakopoulos他)に開示された、改善されたnチャネル半導体膜は、ペリレンテトラカルボン酸ジイミド化合物から形成されており、これらの化合物の一例は、N,N'-ジ(n-1H,1H-ペルフルオロオクチル)ペリレン-3,4,9,10-テトラカルボン酸ジイミドである。ジイミド構造内のイミド窒素に結合された置換基は、アルキル鎖、電子不足アルキル基、電子不足ベンジル基を含み、鎖は好ましくは4〜18原子長さを有する。米国特許第6,387,727号明細書(Katz他)に開示された縮合環テトラカルボン酸ジイミド化合物の一例は、N,N'-ビス(4-トリフルオロメチルベンジル)ナフタレン-1,4,5,8-テトラカルボン酸ジイミドである。このような化合物は、還元がより容易な顔料である。

トランジスタ材料のための新しい改善された有機半導体材料、及びこれらの製造及び使用のための改善された技法が、この技術分野で求められている。特に、有機薄膜トランジスタデバイスにおける有意な移動度及び電流オン／オフ比を示すn型半導体材料が求められている。

本発明は、薄膜トランジスタのためのnチャネル半導体膜において、各イミド窒素原子に直接に結合されている、1つ又は2つ以上のフッ素含有基が結合された炭素環式又は複素環式芳香環系を有する、フッ素含有N,N'-ジアリールペリレン系テトラカルボン酸ジイミド化合物の使用に関する。このような膜は、膜の形態で、0.05 cm²/Vsを上回る電界効果電子移動度を示すことができる。このような半導体膜は、10⁵以上の範囲のデバイスオン／オフ比を提供することもできる。

本発明の別の態様は、このようなnチャネル半導体膜を薄膜トランジスタ内に使用することであって、それぞれのこのようなトランジスタはさらに、nチャネル半導体膜に接続された、互いに離隔された第1のコンタクト及び第2のコンタクトと、第1及び第2のコンタクト手段から離隔された第3のコンタクト手段とを含み、第3のコンタクト手段は、前記膜を通る第1のコンタクト手段と第2のコンタクト手段との間の電流を、第3のコンタクト手段に印加される電圧によって制御するように適合されている。第1、第2、及び第3のコンタクト手段は、電界効果トランジスタにおけるドレイン、ソース及びゲート電極に相当することができる。より具体的には、有機薄膜トランジスタ(OTFT)は、有機半導体層を有する。いかなる公知の薄膜トランジスタ構造の選択も、本発明を用いて可能である。

本発明の別の態様は、薄膜トランジスタの製作方法であって、好ましくは、nチャネル半導体膜を基板上に昇華によって又は液相堆積によって堆積することによって行われ、堆積中の基板温度が100℃以下である、薄膜トランジスタの製作方法に関する。

本発明の１つの態様では、フッ素含有N,N'-ジアリールペリレン系テトラカルボン酸ジイミド化合物は、下記構造：

によって表され、上記式中、A₁及びA₂は独立して、少なくとも1つの芳香環を含む炭素環式又は複素環式芳香環系であり、該芳香環内では、1つ又は2つ以上の水素原子が、少なくとも1つのフッ素含有基で置換されている。A₁及びA₂部分は、単環又は縮合芳香族多環系であることが可能であり、これらの環系は、炭素環系、複素環系、又は炭素環が炭素環に縮合されたハイブリッド環系を含む。上記構造Iにおいて、第1及び第2のジカルボン酸イミド部分は、ペリレン核の3,4位置及び9,10位置において、ペリレン核の互いに対向する側で結合されている。ペリレン核は任意選択的に、最大8つの独立して選択されたX基で置換することができ、nは0〜8の任意の整数である。

本発明の1つの好ましい態様では、構造Iにおいてnは0である。別の好ましい態様では、A₁及び／又はA₂、好ましくは、A₁及びA₂の両方は少なくとも2つのフッ素含有基を含有する。さらに別の好ましい態様では、A₁及びA₂はそれぞれ、単一のフッ素含有基で置換され、この基はフッ素である。最後に、さらに別の好ましい態様では、A₁及びA₂はそれぞれペルフルオロ化フェニル基である。

有利なのは、本発明によるトランジスタデバイスにおいて使用されるnチャネル半導体膜が、高移動度を得るために、膜に接続された第1及び第2のコンタクト手段の前処理を必ずしも必要としないことである。さらに、本発明に使用される化合物は有意な揮発性を有するので、有機薄膜トランジスタにおいてnチャネル半導体膜を基板に適用するために、気相堆積を所望の場合に利用することができる。

本明細書中で、単数形で使用されたものは、「少なくとも1つ」と互換可能に使用され、当該要素の「1つ又は2つ以上」の言い換えを意味する。

インクジェット媒体中の層に対して、本明細書中で使用された「上」「上方」及び「下」などの用語は、支持体上の層の順序を意味するが、しかし層がすぐに隣接すること、又は中間の層がないことを必ずしも示すものではない。

本発明の上記及びその他の目的、特徴、及び利点は、下記説明及び図面と関連させればより明らかになる。図面において、図面に共通の同一又は同様の構成要件を表すために、可能な場合には同一の符号を使用している。

典型的な有機薄膜トランジスタの断面が図1及び図2に示されている。図1は、典型的なボトムコンタクト形態を示し、図2は、典型的なトップコンタクト形態を示す。

図1及び2における各薄膜トランジスタ(TFT)は、ソース電極20、ドレイン電極30、ゲート電極44、ゲート誘電体56、基板28、及びソース電極20をドレイン電極30に接続する膜の形態を成す本発明の半導体70を含有する。この半導体は、本明細書中に記載されたフッ素含有N,N'置換型3,4,9,10ペリレンテトラカルボン酸ジイミド化合物のクラスから選択された化合物を含む。

TFTが蓄積モード内で作業しているときには、ソース電極から半導体へ注入された電荷は移動可能であり、主に約100オングストロームの半導体−誘電体界面内部の薄いチャネル領域内で、電流はソースからドレインへ流れる。A. Dodabalapur、L. Torsi、H. E. Katz, Science 1995, 268, 270を参照されたい。この文献を参考のため本明細書中に引用する。図1の形態の場合、電荷をソース電極20から横方向に注入するだけで、チャネルを形成することができる。ゲート電界が存在しない場合には、チャネルは理想的には電荷キャリヤをほとんど有さず、結果として、ソース−ドレイン伝導がないのが理想的である。

オフ電流は、ゲート電圧を印加することにより電荷が意図的にチャネル内に注入されてはいないときに、ソース電極20とドレイン電極30との間に流れる電流と定義される。蓄積モードのTFTの場合、このことは、nチャネルを想定すると、ゲート−ソース電圧が閾値電圧として知られる特定電圧よりも負である場合に生じる。Sze「Semiconductor Devices−Physics and Technology(半導体デバイス−物理学及び技術)」John Wiely & Sons (1981)、第438-443頁を参照されたい。オン電流は、適切な電圧をゲート電極44に印加することにより、電荷キャリヤがチャネル内に意図的に蓄積されており、そしてチャネルが導電性であるときに、ソース電極20とドレイン電極30との間に流れる電流と定義される。nチャネル蓄積モードのTFTの場合、このことは閾値電圧よりも正のゲート−ソース電圧で発生する。この閾値電圧はnチャネル作業の場合、ゼロ又はわずかに正であることが望ましい。オンとオフとの切換えは、ゲート電極44からゲート誘電体56を横切って半導体−誘電体界面(図示せず)へ電界を印加してキャパシタを効果的に荷電し、そしてこの電界を除去することによって達成される。

本発明によれば、本発明において使用される有機半導体材料は、これがnチャネル膜の形態で使用される場合、特殊な化学下層を必要としないで、周囲条件下で高い性能を示すことができる。

本明細書中に記載するフッ素含有N,N'-ジアリール3,4,9,10ペリレン系テトラカルボン酸ジイミドを含んで成る本発明の改善されたnチャネル半導体膜は、0.01 cm²/Vsを上回る、好ましくは0.05 cm²/Vsを上回る電界効果電子移動度を示すことができる。最も有利には、このような移動度は空気中で示される。事実、上記フッ素含有N,N'-ジアリール3,4,9,10ペリレン系テトラカルボン酸ジイミド化合物は、0.01〜0.2 cm²/Vsの移動度を示した。これらは、空気中のnチャネル半導体材料に関してこれまでに報告された最高値のうちのいくつかの値である。

加えて、本発明のnチャネル半導体膜は、10⁴以上、有利には10⁵以上のオン／オフ比を提供することができる。オン／オフ比は、ドレイン電流の最大値/最小値として測定される。それというのも、ゲート電圧はゼロから80ボルトまで掃引され、そしてドレイン−ソース電圧は一定値80ボルトに保持され、そして二酸化ケイ素ゲート誘電体を採用するからである。

さらに、これらの特性は、膜堆積前にn型半導体材料を空気に対して繰り返し暴露した後、並びに堆積後にトランジスタデバイス及び／又はチャネル層を空気に対して暴露した後で得られる。

本発明において使用されるnチャネル半導体材料は、所望の高移動度を得るために酸素の徹底的な排除を必要としないという点で、従前報告されている他のnチャネル半導体を凌ぐ利点を提供する。

理論に縛られたくはないが、本発明のフッ素含有ジアリールペリレン系テトラカルボン酸ジイミド化合物の望ましい特性に関与していると思われるいくつかのファクターがある。材料のソリッドステート構造は、共役系の軌道、芳香環系を含有する分子及び／又は隣接分子のイミドカルボキシル基が相互作用して、高移動度をもたらすように充填された個々の分子を有する。この相互作用の方向は、アクティブ層としてこの材料を使用するデバイスにおいて、所望の電流の方向に対して平行な成分を有する。材料によって形成される膜の形態は、実質的に連続しているので、容認できない中断なしに材料を通って電流が流れる。具体的には、本発明において使用される化合物は、縮合芳香環を有する共役ペリレンコア構造を含有する。

この化合物の最低空分子軌道は、妥当な仕事関数を有する金属から、有用な電圧で電子を注入するのを可能にするエネルギーに位置する。この共役構造は一般に、真空エネルギーレベルを基準として、望ましい最低空分子軌道(LUMO)エネルギーレベル約3.5 eV〜約4.6 eVを有する。当業者に知られているように、LUMOエネルギーレベル及び還元電位はほぼ、同じ材料特性を表す。LUMOエネルギーレベル値は、真空エネルギーレベルを基準として測定され、そして還元電位値は、標準電極に対して溶液中で測定される。デバイス用途の利点は、半導体の伝導帯である結晶性固体中のLUMO、及び固体の電子親和力の両方が、真空レベルを基準として測定されることである。後者のパラメータは通常、溶液から得られる前者のパラメータとは異なる。

本発明の１つの態様では、nチャネル半導体膜は、一般構造Iによって表されるフッ素含有N,N'-ジアリール3,4,9,10ペリレン系テトラカルボン酸ジイミド化合物を含む：

（上記式中、nは任意の整数0〜8であり、A₁及びA₂は独立して、少なくとも1つのフッ素含有基、好ましくは少なくとも2つのフッ素含有基で置換された炭素環式芳香環系(すなわち炭化水素)又は複素環式芳香環系である(水素の置換による)。）

炭素環系の例はフェニル又はナフチルを含む。複素環式芳香族基の例は、チエニル、フラニル、及びピラゾリルを含む。フッ素含有基の例は、フッ素原子、フルオロアルキル基、及び、好ましくは環原子数5〜10、より好ましくは環原子数5〜6のフッ素化炭素環式又は複素環式芳香環 (最も好ましくはフェニル)、又はこれらの任意の組み合わせを含む。A₁及びA₂部分は、一緒に縮合された炭素環(すなわち炭化水素)及び複素環式芳香環の両方を含む縮合芳香環系、例えば、環上でフッ素含有基で置換された3-インドリニルであってよい。好ましくは、A₁及びA₂はそれぞれ、2つ以下の縮合芳香環を含む。

ペリレン核上のX置換基は、例えばアルキル基、アルケニル基、アルコキシ基、ハロゲン、例えばフッ素又は塩素、及びシアノ、又はこのような化合物から形成された膜のn型半導体特性に影響を及ぼさない任意の他の基を含むことができる。半導体特性に寄与する分子の積み重ね配列を成す化合物の共役コアの密な接近を妨害する傾向のある置換基を回避することが有利である。このような置換基は、高分枝状基、環構造、及び原子数12を上回る基であって、具体的にはこのような基又は環が、共役コアの密な接近に重大な立体障壁をもたらすように配向された場合のものを含む。加えて、化合物の溶解度及び／又は揮発度を著しく低下させて、望ましい製作プロセスが妨げられるような置換基も回避されるべきである。

特に断りのない限り、「置換型」又は「置換基」という用語の使用は、任意の基又は水素以外の原子を意味する。加えて、「基」という用語が使用されるときには、これは置換基が置換可能な水素を含有する場合には、置換基の無置換形態だけでなく、置換基が半導体の有用性に必要な特性を破壊しない限り、任意の置換基(最大限可能な数まで)でさらに置換され得る範囲の形態をも含むことも意図される。必要に応じて、置換基はそれ自体、許容され得る置換基で1回又は2回以上さらに置換されてよい。例えば、1種又は2種以上のフッ素元素で、アルキル基又はアルコキシ基を置換することができる。分子が2つ又は3つ以上の置換基を有することができる場合には、特に断りのない限り、これらの置換基が一緒になって、脂肪族環又は不飽和環を形成することができる。

上記アルキル基のうちのいずれかの例は、メチル、エチル、プロピル、イソプロピル、ブチル、イソブチル、t-ブチル、ペンチル、ヘキシル、オクチル、2-エチルヘキシル、及び同族体である。好ましくは炭素原子数1〜６、より好ましくは炭素原子数1〜4のアルキル基は、分枝状又は線状基を含むものとする。アルケニル基は、ビニル、1-プロペニル、1-ブテニル、2-ブテニル、及び同族体であってよい。アリール基は、フェニル、ナフチル、スチリル、及び同族体であってよい。アリールアルキル基はベンジル、フェネチル、及び同族体であってよい。前述の基又は開示された他の基上の有用な置換基は、ハロゲン、アルコキシ、及び同族体を含む。ペリレン核又はペリレンコア上の好ましいX置換基は、電子求引性基である。

一般構造Iの場合、共役コアの密な接近を妨害しないフッ素含有A₁及びA₂基を有することが有利である。複数のフッ素置換基を有するが、しかしそれでも、好適な積み重ね幾何学的配置に従って置換基の密な接近を妨害しないことが可能である。適正に選択された置換基が、その所望の密な接近を促進することも可能である。

特に有用な１つの態様では、本発明において有用なフッ素含有N,N'-ジアリール3,4,9,10ペリレン系テトラカルボン酸ジイミド化合物は、構造IIによって表される：

（上記式中、R¹〜R⁵基は独立して、水素及びフッ素含有基であり、これらのうちの少なくとも1つがフッ素含有基であり、好ましくはこれらのうちの少なくとも2つがフッ素含有基である。置換基Xはペリレン核上の任意の利用可能な位置における有機又は無機基であり、そしてnは任意の整数ゼロ〜8である。）

好ましくは、フッ素含有基は、フッ素又はトリフルオロメチル、又はこれらの任意の組み合わせから選択される。

1つの特に有用なN,N'-ジアリール3,4,9,10ペリレン系テトラカルボン酸ジイミド化合物が、構造IIIによって表される:

（上記式中、X及びnは上記に定義された通りである。）

このような化合物は、N,N'-ビス(ペンタフルオロフェニル)ペリレン3,4,9,10テトラカルボン酸ジイミド(下記化合物I-10)である。

有用なフッ素含有N,N'置換型3,4,9,10ペリレン系テトラカルボン酸ジイミド誘導体の具体例が、下記式によって示される。

本発明の別の態様は、半導体構成部分及びこのような構成部分を内蔵する電子デバイスの製造方法に関する。１つの態様では、基板を提供し、そして上記半導体材料層を基板に適用することができ、この層によって電気コンタクトが形成される。正確なプロセス順序は、所望の半導体成分の構造によって決定される。このように、有機電界効果トランジスタの製造に際して、例えばゲート電極を可撓性基板、例えば有機ポリマーフィルム上に先ず堆積させ、次いで、ゲート電極を誘電体で絶縁することができ、次いでソース電極及びドレイン電極と、nチャネル半導体材料層とを上側に適用することができる。このようなトランジスタの構造、ひいてはその製造順序は、当業者に知られた習慣的な形式で変化させることができる。従ってこの代わりに、ゲート電極を先ず堆積させ、続いてゲート誘電体を堆積させ、次いで有機半導体を適用することができ、そして最後にソース電極及びドレイン電極のためのコンタクトを半導体層上に堆積させることもできる。第3の構造では、先ずソース電極及びドレイン電極を堆積させ、次いで有機半導体を堆積させ、そして上側に誘電体及びゲート電極を堆積させることもできる。

本発明のさらに別の態様では、ソース、ドレイン及びゲートはすべて共通の基板上に位置していてよく、そしてゲート誘電体はゲート電極を取り囲んで、ゲート電極がソース電極及びドレイン電極から電気的に絶縁されるようにすることができ、そして半導体層はソース、ドレイン及び誘電体上に位置決めすることができる。

当業者に明らかなように、他の構造を構成し、そして／又は、薄膜トランジスタの上記構成部分間に、中間表面改質層を挿入することができる。たいていの態様では、電界トランジスタは絶縁層、ゲート電極、本明細書中に記載された有機材料を含む半導体層、ソース電極、及びドレイン電極を含む。ゲート電極と有機半導体材料薄膜との両方が誘電層に接触し、そしてソース電極とドレイン電極との両方が半導体層と接触している限り、絶縁層、ゲート電極、半導体層、ソース電極、及びドレイン電極が任意の配列を成している。

製造中、試験中、及び／又は使用中にOTFTを支持するために支持体を使用することができる。当業者に明らかなように、商業的な実施態様のために選択される支持体は、種々の実施態様を試験又はスクリーニングするために選択される支持体とは異なっていてよい。いくつかの態様では、支持体は、TFTのためのいかなる所要の電気機能も提供しない。このタイプの支持体は、本明細書において「非関与支持体」と称される。有用な材料は、有機又は無機材料を含むことができる。例えば、支持体は無機ガラス、セラミックフォイル、高分子材料、充填高分子材料、被覆金属フォイル、アクリル、エポキシ、ポリアミド、ポリカーボネート、ポリイミド、ポリケトン、ポリ(オキシ-1,4-フェニレンオキシ-1,4-フェニレンカルボニル-1,4-フェニレン)(ポリ(エーテルエーテルケトン)又はPEEKと呼ばれることがある)、ポリノルボルネン、ポリフェニレンオキシド、ポリ(エチレンナフタレンジカルボキシレート)(PEN)、ポリ(エチレンテレフタレート)(PET)、ポリ(フェニレンスルフィド)(PPS)、及び繊維強化プラスチック(FRP)を含むことができる。

本発明のいくつかの態様では、可撓性支持体が使用される。これはロール処理を可能にする。ロール処理は連続的に行われてよく、平ら且つ/又は硬質の支持体を凌ぐ、規模の経済性及び製造の経済性を提供する。選択された可撓性支持体は好ましくは、直径約50 cm未満、より好ましくは25 cm未満、最も好ましくは10 cm未満のシリンダーの周面に、素手のような低い力によって、歪み又は破断を生じさせずに巻き付けることができる。好ましい可撓性支持体はそれ自体に巻き付けることができる。

本発明のいくつかの態様では、支持体は任意である。例えば、図2のトップ構造において、ゲート電極及び／又はゲート誘電体が、結果として得られたTFTの意図された用途に十分な支持を提供するときには、支持体は必要とされない。加えて、支持体は一時的な支持体と組み合わせることができる。このような態様において、一時的な目的、例えば製造、搬送、試験、及び／又は貯蔵のために一時的な支持体が望まれる場合、支持体に一時的な支持体を取り外し可能に付着させるか、又は機械的に固定することができる。例えば、可撓性高分子支持体は硬質ガラス支持体に付着させることができ、この支持体は取り除くことができる。

ゲート電極は任意の有用な導電性材料であってよい。金属、縮退ドープ型半導体、導電性ポリマー、及び印刷可能材料、例えばカーボンインク又は銀−エポキシを含む、当業者に知られた種々様々なゲート材料も好適である。例えば、ゲート電極は、ドープ型シリコン、又は金属、例えばアルミニウム、クロム、金、銀、ニッケル、パラジウム、白金、タンタル、及びチタンを含んでよい。導電性ポリマー、例えばポリアニリン、ポリ(3,4-エチレンジオキシチオフェン)/ポリ(スチレンスルホネート)(PEDOT:PSS)を使用することもできる。加えて、これらの材料から成る合金、組み合わせ、及び多層が有用となることができる。

本発明のいくつかの態様では、同じ材料がゲート電極機能を提供し、そして支持体の支持機能も提供する。例えば、ドープ型シリコンは、ゲート電極として機能し、そしてOTFTを支持することができる。

ゲート誘電体は、ゲート電極上に提供される。このゲート誘電体は、OTFTデバイスの残りからゲート電極を電気的に絶縁する。こうして、ゲート誘電体は、電気絶縁材料を含む。ゲート誘電体は、好適な誘電定数、好ましくは2〜100又はそれ以上を有するべきである。ゲート誘電体に有用な材料は、例えば無機電気絶縁材料を含んでよい。ゲート誘電体は、高分子材料、例えばポリビニリデンジフルオリド(PVDF)、シアノセルロース、ポリイミドなどを含むことができる。

ゲート誘電体にとって有用な材料の具体例は、ストロンチア酸塩、タンタル酸塩、チタン酸塩、ジルコン酸塩、酸化アルミニウム、酸化ケイ素、酸化タンタル、酸化チタン、窒化ケイ素、チタン酸バリウム、チタン酸バリウムストロンチウム、ジルコン酸チタン酸バリウム、セレン化亜鉛、及び硫化亜鉛を含む。加えて、これらの例から成る合金、組み合わせ、及び多層をゲート誘電体のために使用することもできる。これらの材料のうち、酸化アルミニウム、酸化ケイ素、及びセレン化亜鉛が好ましい。加えて、高分子材料、例えばポリイミド、及び高い誘電定数を示す絶縁体も好ましい。このような絶縁体が、米国特許第5,981,970号明細書に論じられており、これを参考のため本明細書中に引用する。

ゲート誘電体はOTFT内に別個の層として提供するか、又は例えばゲート材料を酸化させてゲート誘電体を形成することにより、ゲート上に形成することができる。誘電層は、異なる誘電定数を有する2つ又は3つ以上の層を含むことができる。

ソース電極及びドレイン電極は、ゲート誘電体によってゲート電極から分離されるのに対して、有機半導体層は、ソース電極及びドレイン電極の上側又は下側に位置することができる。ソース電極及びドレイン電極は、任意の有用な導電性材料であることが可能である。有用な材料は、ゲート電極に関して上述した材料のうちのほとんど、例えばアルミニウム、バリウム、カルシウム、クロム、金、銀、ニッケル、パラジウム、白金、チタン、ポリアニリン、PEDOT:PSS、他の導電性ポリマー、これらの合金、これらの組み合わせ、及びこれらの多層を含む。

薄膜電極(例えばゲート電極、ソース電極、及びドレイン電極)は、任意の有用な手段、例えば物理的蒸着(例えば熱蒸発、スパッタリング)又はインクジェット印刷によって提供することができる。これらの電極のパターン化は、公知の方法、例えばシャドーマスク、加法的フォトリソグラフィ、減法的フォトリソグラフィ、印刷、マイクロコンタクト印刷、及びパターン塗布によって達成することができる。

有機半導体層は、薄膜トランジスタ物品に関して上述したように、ソース電極及びドレイン電極の上側又は下側に提供することができる。本発明はまた、本明細書中に記載された方法によって形成された複数のOTFTを含む集積回路を提供する。上記フッ素含有N,N'置換型3,4,9,10ペリレンテトラカルボン酸ジイミド化合物を使用して形成されたnチャネル半導体材料は、任意の好適な基板上に形成することができる。基板は、支持体及び任意の中間層、例えば当業者に知られたものを含む誘電体又は絶縁体材料を含むことができる。

本発明の薄膜トランジスタ又は集積回路を形成するプロセス全体を、支持体最大温度約450℃未満、好ましくは約250℃未満、より具体的には約150℃未満、及びさらにより好ましくは約100℃未満、又は室温付近の温度(約25℃〜70℃)でも、実施することができる。本明細書に含まれる本発明に関する知識を得れば、温度は一般に、支持体、及び当業者に知られた処理パラメータに応じて選択される。これらの温度は、伝統的な集積回路及び半導体の処理温度を十分に下回る。このことは、種々の比較的低廉な支持体、例えば可撓性高分子支持体のいずれかを使用することを可能にする。こうして、本発明は、有意に改善された性能を有する有機薄膜トランジスタを含有する比較的低廉な集積回路の製造を可能にする。

本発明において使用される化合物は容易に処理することができ、そして例えばこれらを蒸発させることができる程度に熱安定である。これらの化合物は有意な揮発度を有しているので、所望の場合には気相堆積が容易に達成される。このような化合物は、真空昇華によって、又は浸漬塗布、ドロップ流延、スピン塗布、ブレード塗布を含む溶剤処理によって、基板上に堆積させることができる。

急速昇華法による堆積も可能である。このような1つの方法は、基板と、化合物を粉末形態で保持する供給源容器とを含有するチャンバに、35 mTorrの真空を負荷し、そして化合物が基板上に昇華するまで数分間にわたって容器を加熱することである。一般に、最も有用な化合物は整列膜を形成し、非晶質膜はあまり有用でない。

或いは、例えば、上記化合物は先ず、基板上に堆積するためのスピン塗布又は印刷の前に、溶剤中に溶解させることもできる。

本発明のnチャネル半導体膜が有用であるようなデバイスは、特に薄膜トランジスタ(TFT)、特に有機電界薄膜トランジスタを含む。また、米国特許出願公開第2004/0021204号明細書(Liu)(参考のため本明細書中に引用する)の第13〜15頁に記載されているような、有機p-n結合を有する種々のタイプのデバイス内に、このような膜を使用することもできる。

TFT及びその他のデバイスが有用であるような電子デバイスは、例えば、より複雑な回路、例えばシフトレジスタ、集積回路、論理回路、スマートカード、メモリーデバイス、ラジオ周波数識別タグ、アクティブマトリックスディスプレイのためのバックプレーン、アクティブマトリックスディスプレイ(例えば液晶又はOLED)、太陽電池、リングオシレータ、及び相補回路、例えばインバータ回路を、例えば入手可能なp型有機半導体材料、例えばペンタセンを使用して形成されたその他のトランジスタとの組み合わせにおいて含む。アクティブマトリックスディスプレイの場合、ディスプレイの画素の電圧保持回路の一部として、本発明によるトランジスタを使用することができる。本発明のTFTを含有するデバイスの場合、このようなTFTは、当業者に知られた手段によって、作用接続される。

本発明はさらに、上記電子デバイスのいずれかの製造方法を提供する。このように本発明は、上記TFTのうちの1つ又は2つ以上を含む物品内で具体化される。

一例であることが意図される下記例によって、本発明の利点が実証される。

A. 材料の合成
N,N'-ジアルキルペリレンテトラカルボン酸ジイミドの合成は、Rademacher, A.他、Chem. Ber. 1982 115, 2927に記載されている。本発明によれば、Aldrich Chemical Companyから入手可能なペリレンテトラカルボン酸ジイミド、3〜4当量過剰のアミン、例えば、やはりAldrichから入手可能なペンタフルオロアニリン、触媒量の酢酸亜鉛、及びジアンヒドリド分子1グラム当たり10〜15 mlのキノリンの混合物を、温度約220℃で4〜5時間にわたって加熱した。混合物を室温まで冷やしておき、そして沈澱した固形物を捕集し、濾過し、そしてアセトンで、続いてそれぞれ200 mlの沸騰0.1 M水性Na₂CO₃、沸騰水、及び高温トルエンで洗浄し、これを、生成物が実質的に溶解されることになる温度未満で維持する。次いで、10^-5〜10^-6 Torrで一連の昇華を施すことにより、固形物を精製する。

B. デバイスの調製
本発明の種々の材料の電気特性を試験するために、トップコンタクト幾何学的配置を使用して、電界効果トランジスタを典型的な形式で形成した。使用した基板は、重度にドープされたシリコンウェハーである。これはトランジスタのゲートとしても役立つ。ゲート誘電体は、厚さ165 nmの熱成長させられたSiO₂層である。ゲート誘電体の表面を処理することにより電気特性を改善できることが、p型及びn型トランジスタの両方に関して、以前に示されている。本明細書中に記載された試験のほとんどの場合、酸化物表面は、薄い(＜10 nm)スピン塗布ポリマー層、又はオクタデシルトリクロロシラン(OTS)の自己集成単層(SAM)で処理された。典型的には、未処理酸化物試料が比較例に含まれた。

ペリレンテトラカルボン酸ジイミドから成るアクティブ層を、熱蒸発器内で真空蒸着によって堆積させた。堆積速度は1秒当たり0.1オングストロームである一方、ほとんどの態様では、基板温度は75℃に保持した。アクティブ層の厚さはいくつかの試験において種々様々であったが、しかし典型的には40 nmであった。厚さ50 nmの銀コンタクトを、シャドーマスクを通して堆積させた。チャネル幅を500ミクロンで保持する一方、チャネル長は20〜80ミクロンで変化させた。他のコンタクト材料の効果を見るために、いくつかの試験を実施した。いくつかのデバイスをボトムコンタクト幾何学的配置で形成し、この幾何学的配置において、アクティブ材料の前にコンタクトを堆積させた。

C. デバイス測定及び分析
製作されたデバイスの電気的特徴付けを、Hewlett Packard HP 4145b(商標)パラメータ分析器で実施した。空気中のデバイスの安定性を意図的に試験することを除けば、プローブ測定ステーションは、全ての測定に対して正のN₂環境内で保持した。白色光に対する感光性を検査する場合を除いては、測定を硫黄光下で実施した。デバイスを試験前に空気に対して暴露した。

実施されるそれぞれの試験に対して、調製された各試料に関して4〜10個の個々のデバイスを試験した。その結果を平均した。各デバイスに関して、ゲート電圧(Vg)の種々の値に対するソース−ドレイン電圧(Vd)の関数として、ドレイン電流(Id)を測定した。たいていのデバイスの場合、測定されたゲート電圧のそれぞれに対して、Vdを0 V〜80 V、典型的には0 V、20 V、40 V、60 V、及び80 Vで掃引した。これらの測定において、デバイスを通る漏れ電流を検出するために、ゲート電流(Ig)も記録した。さらに、各デバイスに関して、ソース−ドレイン電圧の種々の値に対するゲート電圧の関数として、ドレイン電流を測定した。たいていのデバイスの場合、測定されたゲート電圧のそれぞれに対して、Vgを0 V〜80 V、典型的には40 V、60 V、及び80 Vで掃引した。

データから抽出されたパラメータは、電界効果移動度(μ)、閾値電圧(Vth)、閾値下勾配(S)、及び測定されたドレイン電流のI_on/I_offの比を含む。電解移動度は飽和領域(Vd＞Vg−Vth)において抽出した。この領域内では、ドレイン電流は、下記等式によって提供される(Sze「Semiconductor Devices−Physics and Technology」John Wiely & Sons (1981)参照)。

上記式中、Wはチャネル幅、そしてLはチャネル長であり、C_oxは酸化物層のキャパシタンスであり、これは、酸化物厚及び材料の誘電定数の関数である。この等式から、飽和電界効果移動度を、√Id対Vg曲線の線形部分に対する直線適合部分から抽出した。閾値電圧V_thは、この直線適合部分のx切片である。移動度は、線形領域(Vd ≦ Vg−Vth)から抽出することもできる。この場合、ドレイン電流は下記等式によって提供される(Sze「Semiconductor Devices−Physics and Technology」John Wiely & Sons (1981)参照)。

これらの試験の場合には、線形領域における移動度は抽出しなかった。それというのも、このパラメータはコンタクトにおける注入の問題点によって著しく多くの影響を受けるからである。一般に、低V_dにおけるI_d対V_dの曲線が非線形であることは、デバイスの性能がコンタクトによる電荷の注入によって限られることを示す。所与のデバイスのコンタクトの不完全性とはより無関係な結果を得るために、線形移動度ではなく飽和移動度を、デバイス性能の特性パラメータとして抽出した。

ドレイン電流の対数を、ゲート電圧の関数としてプロットした。log I_dプロットから抽出されたパラメータは、I_on/I_off比、及び閾値下勾配(S)を含む。I_on/I_off比は単純に、ドレイン電流の最小値に対する最大値の比であり、Sは、ドレイン電流が増大しつつある(すなわちデバイスがオンになりつつある)領域内のI_d曲線の勾配の逆数である。

D. 結果
下記例は、フッ素非含有N,N'置換型3,4,9,10ペリレンテトラカルボン酸ジイミドと比較して、フッ素含有N,N'-ジアリール3,4,9,10ペリレン系テトラカルボン酸ジイミドを含む本発明のデバイスが、高い移動度及びオン／オフ比を有する、改善されたnチャネル半導体フィルムを提供することを実証する。飽和領域内で計算された移動度は、0.05〜0.2 cm²/Vsであり、オン／オフ比は10⁴〜10⁵であった。改善された性能に加えて、デバイスはまた、典型的なnチャネルTFTに対して改善された空気中の安定性、及び優れた再現性を示す。

比較例1
この例は、フッ素非含有N,N'-ジフェニル3,4,9,10ペリレンテトラカルボン酸ジイミドC-1から形成されたn型TFTデバイスを実証する。

厚さ165 nmの熱成長させられたSiO₂層を有する重度ドープ型シリコンウェハーを、基板として使用した。ウェハーをピラニア溶液中で10分間にわたって洗浄し、続いてUV/オゾンチャンバ内に6分間にわたって暴露した。次いで、洗浄済表面を、湿度制御環境下でヘプタン溶液から形成されたオクタデシルトリクロロシラン(OTS)の自己集成単層で処理した。水接触角及び層厚を測定して、処理済表面の品質を保証した。良好な品質のOTS層を有する表面の水接触角は＞90°であり、偏光解析法から測定された厚さは27Å〜35Åであった。

精製されたフッ素非含有N,N'置換型3,4,9,10ペリレンテトラカルボン酸ジイミドC-1半導体材料を、5×10^-7 Torrの圧力及び1秒当たり0.1オングストロームの速度の真空昇華により、水晶結晶によって測定して40 nmの厚さまで堆積させた。堆積中に基板を一定温度75℃で保持した。短時間にわたって試料を空気に暴露したあと、続いて、シャドーマスクを通して50 nmの厚さまでAg源及びドレイン電極を堆積させた。形成されたデバイスのチャネル幅は500ミクロンであり、チャネル長は20〜80ミクロンで変化した。複数のOTFTを調製し、そして4〜10個のOTFTの代表試料を、それぞれの堆積作業に関して試験した。平均した結果を表1に示す。

Hewlett Packard HP 4145B(商標)半導体パラメータ分析器を使用して窒素雰囲気中で測定する前に、デバイスを空気に暴露した。図3Aは、飽和領域におけるlog I_DのV_G(右側y軸)に対する依存度を示す。この依存度は、W/L=515/85の典型的なトランジスタに対応するV_D＝80 Vの場合である。電界移動度μは、(I_D)^1/2対VGプロット(左側y軸)の勾配から、飽和領域において2.5×10^-3 cm²/Vsであることが計算された。オン／オフ比は、5.1×10³であり、閾値電圧はV_T＝50 Vであった。こうして調製された同様のデバイスから、最大2.8×10^-3 cm²/Vsの飽和移動度が測定された。

例2
この例は、本発明によるフッ素含有N,N'-ジアリール3,4,9,10ペリレン系テトラカルボン酸ジイミドI-1から形成されたn型TFTデバイスの改善された性能を実証する。

アクティブ材料として発明I-1を使用したn型TFTデバイスを、例1におけるように形成した。従って、I-1は、5×10^-7 Torrの圧力及び1秒当たり0.1オングストロームの速度の真空昇華により、水晶結晶によって測定して40 nmの厚さまで堆積させた。堆積中に基板を一定温度75℃で保持した。短時間にわたって試料を空気に暴露したあと、続いて、シャドーマスクを通して50 nmの厚さまでAg源及びドレイン電極を堆積させた。形成されたデバイスのチャネル幅はほぼ500ミクロンであり、チャネル長は20〜80ミクロンで変化した。複数の有機薄膜トランジスタ(OTFT)を調製し、そして4〜10個のOTFTの代表試料を、それぞれの堆積作業に関して試験した。平均した結果を下記表1に示す。

Hewlett Packard 4145B(商標)半導体パラメータ分析器を使用して窒素雰囲気中で測定する前に、デバイスを空気に暴露した。図3Bは、チャネル長39ミクロン及びチャネル幅520ミクロンの、このように調製された典型的なOTFTの電気性能を示す。

図3Bは、飽和領域におけるlog I_DのV_G(右側y軸)に対する依存度を示す。この依存度は、チャネル長39ミクロン及びチャネル幅520ミクロンのデバイスがV_D＝80 Vである場合である。電界移動度μは、飽和領域における(I_D)^1/2対VGプロット(左側y軸)の勾配から、5.5×10^-2 cm²/Vsであることが計算された。オン／オフ比は、1.5×10⁵であり、閾値電圧はV_T＝21.28 Vであった。こうして調製された同様のデバイスから、最大7.1×10^-2 cm²/Vsの飽和移動度が測定された。

この例はn型材料としての発明I-1の利点を明示する。従って、移動度及びオン／オフ比の両方は、比較例1を大幅に凌いで改善され、デバイス性能に対するフッ素の効果を明示する。

例3
この例は、フッ素含有N,N'-ジフェニル3,4,9,10ペリレン系テトラカルボン酸ジイミドI-10から形成されたn型TFTデバイスの改善された性能を実証する。OTFTのアクティブ材料として発明I-1を使用したn型TFTデバイスを、例1におけるように形成した。複数のOTFTを調製し、そしてそれぞれの堆積作業に関して試験した。平均した結果を表2に示す。

チャネル長31ミクロン及びチャネル幅514ミクロンのデバイスに対応する電界移動度μは、(I_D)^1/2対V_Gプロットの勾配から、飽和領域において0.16 cm²/Vsであることが計算された。オン／オフ比は、7.3×10⁵であり、閾値電圧はV_T＝26.3 Vであった。こうして調製された同様のデバイスから、最大0.2 cm²/Vsの飽和移動度が測定された。

比較例1と比較して改善された移動度及びオン／オフ比は、デバイス性能に対する少なくとも2つのフッ素の効果を明示する。

例4
この例は、トリフルオロメチル含有N,N'-ジフェニル3,4,9,10ペリレン系テトラカルボン酸ジイミドI-14から形成されたn型TFTデバイスの改善された性能を実証する。

OTFTのアクティブ材料として発明I-14を使用したn型TFTデバイスを、例1におけるように形成した。複数のOTFTを調製し、そしてそれぞれの堆積作業に関して試験した。平均した結果を表3に示す。

比較例1と比較して改善された移動度及びオン／オフ比は、デバイス性能に対するフッ素含有I-14化合物の有利な効果影響を明示する。

例5
この例は、半導体膜層の厚さに関連して、本発明において使用されたアクティブ材料の堅牢性を実証する。

デバイスの性能に対するアクティブ層の厚さの効果を、本発明の材料I-10を使用して検査した。発明例3におけるように試料を調製した。ただしこの例では、半導体層の厚さを15〜40 nmで変化させた。

結果を表4に要約する。これは、I-10の性能が堅牢であり、そしてこの範囲において半導体の厚さとは無関係であることを明示する。

例6
この例は、半導体材料の堆積中の基板温度に関連して、本発明において使用されたアクティブ材料の堅牢性を実証する。

発明例3におけるように試料を調製した。ただしこの例では、半導体材料I-10の堆積中の基板温度を30℃から90℃まで変化させた。結果を表5に要約する。これは、半導体層堆積中の基板温度に対する堅牢性、及び発明I-10材料の改善された電気性能を実証する。

例7
この例は、OTFTデバイスの幾何学的配置に関連して、本発明において使用された材料の堅牢性を実証する。

アクティブ半導体材料として化合物I-10を使用して調製されたTFTのコンタクト位置に対するデバイス性能の影響を検査するように、試験を実施した。トップコンタクト形態のジオメトリ(図2参照)のために、発明例3におけるように試料を調製した。発明例3におけるように、ボトムコンタクトデバイス(図1参照)を調製した。ただしこの例では、銀電極を、シャドーマスクを通して堆積させた後、SC層を堆積させた。表4の結果は、被験デバイスの最適な性能が、トップコンタクト形態のデバイス幾何学的配置を成す銀コンタクトによって得られることを示す。しかし、ボトムコンタクト形態の幾何学的配置も、比較例1を凌ぐ改善された電気性能を実証する。図6は、本発明による半導体材料を使用して、トップコンタクト及びボトムコンタクト形態の幾何学的配置で調製されたOTFTの電気性能を示す。

図1は、ボトムコンタクト形態を有する典型的な有機薄膜トランジスタを示す断面図である。 図2は、トップコンタクト形態を有する典型的な有機薄膜トランジスタを示す断面図である。 図3Aは、比較例1に従って調製された有機薄膜トランジスタの電気性能を示すグラフである。 図3Bは、例2に従って調製された有機薄膜トランジスタの電気性能を示すグラフである。

符号の説明

20 ソース電極
28 基板
30 ドレイン電極
44 ゲート電極
56 ゲート誘電体
70 半導体

Claims (29)

1. 各イミド窒素原子に直接に結合されている、1つ又は2つ以上のフッ素含有基が結合された炭素環式又は複素環式芳香環系を有する、フッ素含有N,N'-ジアリールペリレン系テトラカルボン酸ジイミド化合物を含む有機半導体材料から成る薄膜を、薄膜トランジスタ内に含んで成る物品。
2. 該薄膜トランジスタが、誘電層を含む電界効果トランジスタであり、第3のコンタクト手段がゲート電極であり、第1及び第2のコンタクト手段がソース電極及びドレイン電極であり、そして該ゲート電極と該有機半導体材料薄膜との両方が該誘電層に接触し、そして該ソース電極と該ドレイン電極との両方が該有機半導体材料薄膜と接触している限り、該誘電層、該ゲート電極、該有機半導体材料薄膜、該ソース電極、及び該ドレイン電極が任意の配列を成している請求項1に記載の物品。
3. 該有機半導体材料が、0.01 cm²/Vsを上回る電子移動度を示すことができる請求項1に記載の物品。
4. 該有機半導体材料が、下記構造：
   

   

   （上記式中、nは整数0〜8であり、A₁及びA₂はそれぞれ独立して、少なくとも1つのフッ素含有基で置換された炭素環式又は複素環式芳香環系であり；そして該化合物中、ペリレン核は、任意選択的に、該材料のn型半導体特性に不都合な影響を与えることのない、最大8つの独立して選択された有機又は無機置換基Xで置換されている）
   によって表されるフッ素含有N,N'-ジアリール3,4,9,10ペリレン系テトラカルボン酸ジイミド化合物である化合物を含む請求項1に記載の物品。
5. A₁及びA₂部分がそれぞれ独立して、1つ又は2つ以上のフッ素もしくはフルオロアルキル基又はこれらの任意の組み合わせで置換されたフェニル環系を含む請求項4に記載の物品。
6. 該フッ素含有基が、フッ素原子、フルオロアルキル基、環原子数5〜10のフッ素化炭素環式又は複素環式芳香環系、及びこれらの組み合わせから選択される請求項4に記載の物品。
7. A₁及びA₂がそれぞれ縮合芳香環を含む請求項4に記載の物品。
8. Xが独立して、アルキル、アルケニル、アルコキシ、ハロゲン、及びシアノ、又はこれらの組み合わせから選択される請求項4に記載の物品。
9. 該有機半導体材料が、下記構造：
   

   

   （上記式中、X及びnは前記に定義された通りであり、そして2つのフェニル環のそれぞれの環上の各R¹〜R⁵基は、該2つのフェニル環のそれぞれの環上のR¹〜R⁵のうちの少なくとも1つがフッ素含有基である限り、独立して、水素及びフッ素含有基から選択される）
   によって表されるN,N'-ジアリール3,4,9,10ペリレン系テトラカルボン酸ジイミド化合物から選択された化合物を含む請求項4に記載の物品。
10. 該2つのフェニル環のそれぞれの環上のR¹〜R⁵のうちの少なくとも2つが、フッ素含有基である請求項9に記載の物品。
11. 該2つのフェニル環のそれぞれの環上のR¹〜R⁵の全てが、フッ素含有基である請求項9に記載の物品。
12. nがゼロであり、そして該2つのフェニル環のそれぞれの環上のR¹〜R⁵のどれもがフッ素原子である請求項11に記載の物品。
13. 該薄膜トランジスタのソース／ドレイン電流のオン／オフ比が、10⁴以上である請求項1に記載の物品。
14. 該有機半導体材料が、下記構造：
    

    

    （上記式中、X及びnは上記に定義された通りである）
    によって表される化合物を含む請求項1に記載の物品。
15. 該ゲート電極が、前記有機半導体材料を通る該ソース電極と該ドレイン電極との間の電流を、該ゲート電極に印加される電圧によって制御するように適合されている請求項2に記載の物品。
16. 該ゲート誘電体が、無機又は有機の電気絶縁材料を含む請求項15に記載の物品。
17. 該薄膜トランジスタが、任意に可撓性である非関与支持体をさらに含む請求項1に記載の物品。
18. 該ソース電極、ドレイン電極、及びゲート電極がそれぞれ独立して、ドープ型シリコン、金属、及び導電性ポリマーから選択された材料を含む請求項2に記載の物品。
19. 請求項1に記載の複数の薄膜トランジスタを含む、集積回路、アクティブマトリックスディスプレイ、及び太陽電池から成る群から選択される電子デバイス。
20. 複数の薄膜トランジスタが、任意に可撓性である非関与支持体上にある請求項19に記載の電子デバイス。
21. 必ずしも下記順序通りではないが、以下の各工程：
    (a) 各イミド窒素原子に直接に結合されている、1つ又は2つ以上のフッ素含有基が結合された炭素環式又は複素環式芳香環系を有する、フッ素含有N,N'-ジアリールペリレン系テトラカルボン酸ジイミド化合物を含む有機半導体材料から成る薄膜を、有機半導体材料薄膜が0.01 cm²/Vsを上回る電界効果電子移動度を示すように、基板上に堆積する工程、
    (b) 離隔されたソース電極とドレイン電極とを形成する工程、該ソース電極と該ドレイン電極はnチャネル半導体膜によって分離され、且つ該nチャネル半導体膜と電気的に接続されている；及び
    (c) 該半導体材料から離隔されたゲート電極を形成する工程
    を含んで成る薄膜半導体デバイスの製作方法。
22. 該化合物が、昇華によって又は液相堆積によって該基板上に堆積され、該基板が堆積中に100℃以下の温度を有する請求項21に記載の方法。
23. 前記電極と前記薄膜との間の界面に対する前処理が行われない請求項21に記載の方法。
24. 該フッ素含有N,N'-ジアリールペリレン系テトラカルボン酸ジイミド化合物が、N,N'-ビス(ペンタフルオロフェニル)ペリレン3,4,9,10テトラカルボン酸ジイミドから成る請求項21に記載の方法。
25. 必ずしも下記順序通りではないが、以下の各工程：
    (a) 支持体を用意する工程；
    (b) 該基板上にゲート電極材料を提供する工程；
    (c) 該ゲート電極材料上にゲート誘電体を提供する工程；
    (d) 該ゲート誘電体上に、有機半導体材料薄膜を堆積する工程；
    (e) 該有機半導体材料の薄膜に隣接して、ソース電極及びドレイン電極を提供する工程
    を含む請求項21に記載の方法。
26. 該工程が上記順序で行われる請求項25に記載の方法。
27. 該支持体が可撓性である請求項25に記載の方法。
28. 全体的に、100℃のピーク温度未満で行われる請求項25に記載の方法。
29. 請求項21に記載の方法によって形成された複数の薄膜トランジスタを含んで成る集積回路。

Images