JP2008507235A

JP2008507235A - スイッチフィルタバンクおよびスイッチフィルタバンクを作成する方法

Info

Publication number: JP2008507235A
Application number: JP2007522494A
Authority: JP
Inventors: ウィリアムアール．ゴエッティ，
Original assignee: ノースロップグルムマンスペースアンドミッションシステムズコーポレイション
Priority date: 2004-07-22
Filing date: 2005-05-10
Publication date: 2008-03-06
Anticipated expiration: 2025-05-10
Also published as: JP4559478B2; US7084722B2; WO2006022932A1; EP1776732B1; EP1776732A1; US20060017525A1; DE602005025643D1

Abstract

一体化スイッチフィルタバンクおよび一体化スイッチフィルタバンクを形成する方法が開示される。一実施形態は、アクティブなサブアセンブリと、アクティブなサブアセンブリの下に実装された複数のアクティブ装置と、アクティブなサブアセンブリの下にスタックされたストリップラインフィルタセンブリとを含むスイッチフィルタバンクを含む。ストリップラインフィルタサブアセンブリは、ストリップラインフィルタサブアセンブリに埋め込まれた複数の可変通過帯域のストリップラインフィルタを有し、複数のストリップラインフィルタは、アクティブなサブアセンブリを介してストリップラインフィルタから複数のアクティブ装置のうちの少なくとも一つまで延びている接触部のセットを介することにより、アクティブサブアセンブリに実装されているアクティブ装置に結合されている。

Description

本発明は一般に電子装置に関し、より詳細には、スイッチフィルタバンクおよびスイッチフィルタバンクを作成する方法に関する。

スイッチフィルタバンクは通常、信号またはチャネルの事前選択または事後選択のためにトランシーバにおいて用いられる。フィルタバンクは通常、最適なフィルタを選択するために、スイッチマトリクスを有するディスクリートフィルタのバンクを用いて構成される。フィルタは通常、サブオクターブであり、イメージ周波数における不必要な信号とスプリアス感度の他の点とを除去することによって受信器（ＲＸ）感度を向上させるために用いられる。送信器（ＴＸ）側において、フィルタは、最終の増幅に先立ち、パワーアンプステージを介して不必要なスプリアスと高調波とを除去するために用いられる。スイッチフィルタバンクの物理的なインプリメンテーションは通常、１：Ｎスイッチバンク、Ｎディスクリートフィルタのバンク、およびＮ：１スイッチバンクを含む。通常の平面的なインプリメンテーションは、スイッチバンクとフィルタとに割り当てられる相当に大きな領域を有する。大部分の領域は電気的絶縁の要求と絶縁接地とに割り当てられる。ディスクリートフィルタに関連するコストはかなり高い。通常、これらのフィルタは、集中素子またはセラミック共振器のトポロジーのいずれかとして、別個の表面実装型構成要素として購入される。

無線周波数（ＲＦ）プリント配線板（ＰＷＢ）上に設計された分散型（ｄｉｓｔｒｉｂｕｔｅｄ）フィルタは、最上部のマイクロストリップ層を用い、マイクロストリップ層は通常、かなり大きく、くぼみ効果に対して極めて敏感であり、絶縁壁を必要とする。分散型ストリップラインフィルタは、コストを増大することなしに、標準的なＲＦＰＷＢのスタックに組み込むことは、困難である。

本発明は、一体化スイッチフィルタバンクおよび一体化スイッチフィルタバンクを形成する方法に関する。本発明の一局面は、アクティブなサブアセンブリと、該アクティブなサブアセンブリに実装された複数のアクティブ装置と、該アクティブなサブアセンブリの下にスタックされたストリップラインフィルタセンブリとを含むスイッチフィルタバンクを含む。該ストリップラインフィルタサブアセンブリは、該ストリップラインフィルタサブアセンブリに埋め込まれた複数の可変通過帯域のストリップラインフィルタを含み、該複数のストリップラインフィルタは、該アクティブなサブアセンブリを介して該ストリップラインフィルタから該複数のアクティブ装置のうちの少なくとも一つまで延びている接触部のセットを介することにより、該アクティブなサブアセンブリに実装されているアクティブ装置に結合されている。

本発明の別の局面は、スイッチフィルタバンク装置に関する。スイッチフィルタバンク装置は、上面および底面を有するアクティブなサブアセンブリと、該上面に実装されている複数のスイッチと、該アクティブなサブアセンブリの該底面に接着されているストリップラインフィルタサブアセンブリを備える。該ストリップラインフィルタアセンブリは、並列長手方向の配置において配置され誘電体に埋め込まれている可変長の複数の縁結合されたくし型ストリップラインフィルタを含む。該複数のストリップラインフィルタは、該アクティブなサブアセンブリを介して該ストリップラインフィルタの対向する端部から該複数のスイッチまで延びている接触部を介することにより、該複数のスイッチと結合される。

本発明のさらに別の局面は、スイッチフィルタバンクを製造する方法に関する。該方法は、上部表面および底表面を有するアクティブなサブアセンブリを形成することと、誘電層に組み込まれている複数のストリップラインフィルタを有するストリップラインフィルタサブアセンブリを製造することと、該ストリップラインフィルタサブアセンブリを該アクティブなサブアセンブリの該底表面に接着することとを包含する。次いで、該アクティブなサブアセンブリの該上部表面を介して該複数のストリップラインフィルタまでに接触部が形成され、該接触部を介して該複数のストリップラインフィルタのそれぞれに対してフィルタパスを提供するように構成されている該アクティブなサブアセンブリの該上部表面にスイッチが形成される。

前述の目的および関連する目的を達成するために、本発明の所定の例示的な局面は、以下の記載および添付の図面に関連して本明細書において記載される。これらの局面は目安となるが、しかしながら、これらの局面は、本発明の原理が用いられ得、本発明がそのような局面のすべてとそれらの均等物とを含むことを意図されている様々な方法のうちのいくつかである。本発明の他の利点および新たな特徴は、図面と併せて考慮される場合に、本発明の以下の詳細な記載から明らかになる。

本発明は、スイッチフィルタバンクおよびその作成方法に関する。スイッチフィルタバンクは、多層回路アセンブリからなる。多層回路アセンブリは、無線周波数ＲＦプリント配線板（ＰＷＢ）アセンブリ、低温焼成セラミック（ＬＴＣＣ）構造、半導体構造またはスタックされた他の回路アセンブリを含み得る。多層回路アセンブリは、アクティブなサブアセンブリの下にスタックされた一つ以上のストリップラインサブアセンブリに製造された複数のストリップラインフィルタ装置を有するアクティブなサブアセンブリを含む。ストリップラインフィルタ装置は、アクティブなサブアセンブリの下にスタックされた一つ以上のストリップラインサブアセンブリに並列して配置され、密度および保護性能を最大化する。ストリップラインフィルタ装置は、Ｌ帯域領域（例えば、４００ＭＨＺから約２．４ＧＨＺ）において動作する帯域幅のような、より高い周波数帯域幅に適している。

図１は、本発明の一局面に従った、一体化スイッチフィルタバンク１０を示す。一体化スイッチフィルタバンク１０は、広帯域ＲＦ入力信号のサブ帯域（ｓｕｂｂａｎｄ）またはチャネルに同調するために、複数のフィルタから一つのフィルタを選択するようにプログラム可能である。一体化スイッチフィルタバンクは、選択されたサブ帯域またはチャネルの外側の周波数を除去する。選択されたフィルタは、イメージ周波数における不必要な信号および選択されたサブ帯域またはチャネルについてのスプリアス感度の他の点を除去することによって受信器（ＲＸ）の感度を向上させる。一体化スイッチフィルタバンクは、アクティブなサブアセンブリ１２と一つ以上のストリップラインサブアセンブリ１４、１６とを有する多層回路アセンブリを用いる。多層回路アセンブリは、ＲＦＰＷＢアセンブリ、ＬＴＣＣ構造または他の多層構造であり得る。アクティブなサブアセンブリ１２は、取り付け表面に、一体化スイッチフィルタバンク１０に関連するアクティブ装置を提供するように動作する。

一つ以上のストリップラインサブアセンブリのそれぞれは、複数の並列したストリップラインフィルタ装置２８、３０を含む。ストリップラインフィルタ装置は、導電性材料の組み合わせによって製造され、ストリップラインサブアセンブリを含む誘電体およびプレペグ（ｐｒｅｐｅｇ）の接着材料を包囲している。ストリップラインフィルタは、できる限り空間効率が良いように設計されており、個々のフィルタの対向する端部において供給部を有する。本発明の一局面において、ストリップラインフィルタは、偶数個の共振器を有する縁結合された（ｅｄｇｅｃｏｕｐｌｅｄ）くし型構造からなる。このことは、対向する端部に供給部を有する中央周波数の四分の一波長と等しい長さの構造を可能にする。このトポロジのマルチフィルタは、空間効率が良い方法で並列に配置され得、杭（ｐｉｃｋｅｔ）を介して接地することによって絶縁される。ストリップライン誘電性材料は、３以上の（例えば、３、６、１０）誘電定数Ｅと低ロス特性とを有するＲＦＰＷＢ材料、ならびに、ストリップライン導電性材料を密封する高さ制御された積層プリプレグ（ｐｒｅｐｒｅｇ）によって構成される。これは、サイズ面で適切なフィルタ（例えばＬ帯域領域において）を提供する。上記フィルタは、標準的な製造プロセスを用いることにより、高い生産率で大量生産され得る。

ストリップラインサブアセンブリの個数は、一体化フィルタバンク１０における所望のストリップラインフィルタの個数（例えば、２，４，８，１６）に依存する。所定のストリップラインサブアセンブリにおける並列のストリップライン装置の個数は、スイッチフィルタバンク装置１０の所望の寸法（例えば幅、長さ）に依存する。例えば、一体化フィルタバンク１０は二つのストリップラインサブアセンブリを含む。それぞれのストリップラインサブアセンブリは、２つ、４つ、または８つの並列のストリップラインフィルタを有し得る。本例において、それぞれのストリップラインサブアセンブリは４つのストリップラインフィルタを含む。あるいは、スイッチフィルタバンクは、２つ、４つ、または８つのストリップラインフィルタを有する単一のサブアセンブリを有し得る。さらに、スイッチフィルタバンクは、４つのストリップラインサブアセンブリを有し得、それぞれのストリップラインサブアセンブリは、２つまたは４つの並列のストリップラインフィルタを有する。

図１の一体化スイッチフィルタバンクにおいて、アクティブなサブアセンブリ１２は、一つ以上のストリップラインフィルタ装置２８を有する第１のストリップラインサブアセンブリ１４の上、および、一つ以上のストリップラインフィルタ装置３０を有する第２のストリップラインサブアセンブリ１６の上に配置される。アクティブなサブアセンブリ１２は、一体化スイッチフィルタバンク１０に関連するアクティブな構成要素のための取り付け表面を提供する。アクティブな構成要素は、スイッチバンク、イメージリジェクションローパスフィルタ、バイアス、電源、および制御回路網を含み得る。一体化スイッチフィルタバンク１０は、アクティブなサブアセンブリ１２の第１の領域に配置された入力スイッチバンク１８と低帯域通過フィルタ２０の第１のセットとを含む。入力スイッチバンク１８は、広帯域ＲＦ入力信号を受信するように動作する。一体化スイッチフィルタバンク１０はまた、アクティブなサブアセンブリの第２の領域に配置された制御装置２２を含む。制御装置２２は、一体化フィルタバンク１０を通過することが可能である選択された周波数帯域またはチャネルを制御する。制御装置２２はプログラム可能であり、一体化スイッチフィルタバンク１０に関連するスイッチの状態を選択し、所望の通過帯域を提供するために、その選択されたストリップラインフィルタを通過する。一体化スイッチフィルタバンク１０はまた、アクティブなサブアセンブリ１２の第３の領域に配置された出力スイッチバンク２６と低帯域通過フィルタ２４の第２のセットとを含む。出力スイッチバンク２６は、選択された通過帯域において、ＲＦ出力信号を提供する。

アクティブサブアセンブリ１２は、制御装置２２をスイッチバンクおよび低帯域通過フィルタ装置に結合する導電性ラインおよび接触部（図示されず）を含む制御層（図示されず）を含む。アクティブなサブアセンブリ１２からの導電性ラインおよび導電接触部（図示されず）は、第１のストリップラインサブアセンブリ１４におけるストリップラインフィルタ２８と、第２のストリップラインサブアセンブリ１６におけるストリップラインフィルタとをアクティブなサブアセンブリ１２に実装されたスイッチバンク１８、２６および低帯域通過フィルタ２０、２４に結合させる。本発明の一局面において、より短い長さ（例えば、より高い周波数通過帯域）のストリップラインフィルタを有するストリップラインサブアセンブリは、より長い長さ（例えば、より低い周波数帯域）のストリップラインフィルタを有するストリップラインサブアセンブリよりも、アクティブなサブアセンブリにより隣接して配置される。このことは、スタックされたストリップラインサブアセンブリ１４と１６との間の接触部に干渉することなく、ストリップラインフィルタの端部を、アクティブなサブアセンブリ１２におけるスイッチに結合させる、単純なビアパターニング（例えば、アクティブサブアセンブリから個々のフィルタ端部へのビア）を可能にする。それゆえ、アクティブなサブアセンブリ１２から個々のストリップラインサブアセンブリへとルーティングする導電性ラインおよび導電接触部は単純化され得、これにより、一体化フィルタバンク１０の製造を簡素化する。ストリップラインフィルタは、並列長手方向の配置において配置され、第１のストリップラインサブアセンブリ１４と第２のストリップラインサブアセンブリ１６との両方に包囲された領域の大きさを最小化する。アクティブなサブアセンブリ（アクティブなサブアセンブリの下にスタックされたストリップラインサブアセンブリに製造されたストリップラインフィルタデバイスを有する）に実装された、制御回路網、スイッチ回路網、およびフィルタリング回路網を用いて、一体化フィルタバンクを製造することにより、コンパクトで密度が最大のスタックされた一体化フィルタバンクが提供され、同時に、設計性能および製造の反復性が維持される。

動作中、制御回路網２２は、例えば、入力接触端子を介して、所望の帯域通過フィルタを選択するようにプログラム可能である。次いで、制御回路網２２は、入力スイッチバンク１８におけるスイッチのセットを閉じる。上記スイッチのセットは、それぞれの低帯域通過フィルタ２０を介することにより、ストリップサブアセンブリ１４，１６のうちの１つにおける選択された帯域通過ストリップラインフィルタへとＲＦ入力信号をルーティングする。同時に、制御回路網２２は、出力スイッチバンク２６におけるスイッチのセットを閉じる。上記スイッチのセットは、それぞれの低帯域通過フィルタ２４を介することにより、選択された帯域通過ストリップラインフィルタ２８，３０からのＲＦ出力信号をその後の回路に提供され得るＲＦ出力信号としてルーティングする。その結果としての出力は、選択された帯域通過ストリップラインフィルタに基づいた周波数範囲内の信号であり、不必要なスプリアスおよび高調波反応が取り除かれ、イメージ（またはカムバック）周波数における不必要な信号が（例えば、低帯域通過フィルタを介して）取り除かれた信号である。

図２は、図１の一体化スイッチフィルタバンク１０の上面図を示す。一体化スイッチフィルタバンク１０は、より大きいＰＷＢ構造３０に実装されている。一体化スイッチフィルタバンク１０は、第１の領域４０に配置された入力スイッチバンクおよびフィルタ、第２の領域４２に配置された制御回路網、および第３の領域４４に配置された出力スイッチバンクおよびフィルタを含む。第１の領域４０および第２の領域４２は、絶縁領域５８によって分離されており、第２の領域４２および第３の領域４４は、絶縁領域６０によって分離されている。一体化スイッチフィルタバンク１０は、はんだリフローの技術によって、より大きいＰＷＢ構造３０に実装され得る。

ＰＷＢ構造３０は、第１の領域４０に配置された入力スイッチバンクおよび低帯域通過フィルタ回路網に結合される入力端子４６を含む。入力端子４６は、ＲＦ入力信号を受信するように動作し、ＲＦ入力信号を入力スイッチバンクおよび低帯域通過フィルタ回路網に提供する。ＲＦ入力信号は、一体化スイッチフィルタバンクが受信器として用いられる場合、アンテナ構造またはアンテナ構造に接続された増幅器によって提供され得る。送信器の用途において、フィルタバンクは、通常、変調器または励振器の出力と電力増幅器の出力との間に挿入される。フィルタバンクはまた、電力増幅器の出力とアンテナの出力との間に挿入され得る。ＰＷＢ構造３０は、第２の領域４４に配置された出力スイッチバンクおよび低帯域通過フィルタ回路網に結合される出力端子５８を含む。出力端子５８は、選択されたサブ帯域またはチャネルに対応するＲＦ出力信号を提供するように動作する。ＲＦ出力信号５８は、一体化スイッチフィルタバンクが受信器において用いられる場合、選択されたサブ帯域またはチャネルから情報信号を抽出するために、復調器またはデコーダ回路網に提供され得る。ＲＦ出力信号は、電力増幅器またはアンテナのいずれかに対して提供され得、ＲＦ出力信号は、送信器において用いられる場合、変調器（励振器）または電力増幅器のいずれかによって供給される。

ＰＷＢ構造３０は、一体化スイッチフィルタバンク構造１０に結合される電源端子４８を含む。電源端子４８は、一体化スイッチフィルタバンク１０に関連する機能を実行するために、制御回路網４２、スイッチ、およびフィルタに電力を供給する。３つの制御信号端子５２、５４、５６は、所望のストリップラインフィルタを選択するために（そしてこれにより、所望のサブ帯域またはチャネルを選択するために）提供されている。３つの制御信号接触端子５２、５４、５６は、３：８デコーダを用いる８つのチャネルフィルタバンクに対して８つのサブ帯域フィルタのうちの一つを選択することを可能にする。３つの制御信号接触端子５２，５４，５６は、第２の領域４２における制御回路に結合される。異なる数の制御信号が、４チャネル、１６チャネル、３２チャネルなどのフィルタバンクに対して用いられ得ることを理解されたい。スイッチバンク、フィルタ、および制御回路のレイアウトは、単極双投（ＳＰＤＴ）スイッチと集中的な入力と複数の並列なフィルタの供給とを用いることにより、電力が２：２，４，８および１６で増加する簡単なスケーリングの２元対称的（ｓｙｍｍｅｔｒｉｃａｌｂｉｎａｒｙ）な供給と、構造の縁に向けた最終的な出力のルーティングへの簡単な結合とを提供する。

一体化フィルタバンクは、集中した入力と並列な複数のフィルタの供給とを提供するように設計される。一体化フィルタバンクは、単極双投（ＳＰＤＴ）スイッチを用いることにより、２：２、４、８、および１６で増加する簡単なスケーリングの２元対称的な供給を可能にする。キーとなる特徴は、構造の縁への最終的な出力のルーティングである。アクティブなサブアセンブリは、マイクロストリップ層、接地層、制御層、および電力層を含む。材料は可能な限り薄いものが選ばれる。薄型のＳＭＴ構成要素は、上部のアクティブなサブアセンブリに用いられ得る。高調波およびフィルタイメージ（またはカムバック）リジェクションローパスフィルタは、フィルタの対に対する多数のＳＭＴ構成要素を用いてインプリメントされ得、フィルタのカムバックのリジェクションと全体的な高性能リジェクションとを提供する。

図３は、８つのチャネルフィルタバンク７０の略図を示す。８つのチャネルフィルタバンク７０は、入力部および出力部を含む。入力部は、複数の単極双投（ＳＰＤＴ）スイッチ７４と複数の低帯域通過フィルタ７６とを含み、それらは、制御回路７２によって生成された制御信号（ＣＳ）の状態に基づいて、低帯域通過フィルタを介することにより、ＲＦ入力信号が８つの帯域通過フィルタ装置７８（ＢＰＦ１−ＢＰＦ８）のうちの一つルーティングされるように配置される。出力部は、制御回路７２によって生成された制御信号（ＣＳ）の状態に基づいて、低帯域通過フィルタを介することにより、ＲＦ信号が、８つの帯域通過フィルタ装置（ＢＰＦ１〜ＢＰＦ８）のうちの１つから出力へとルーティングされるように配置された、複数の単双投スイッチ８０と、複数の低帯域通過フィルタ８２とを含む。この方法において、帯域通過フィルタのうちの任意の一つが選択され得、そして、その選択されたサブ帯域に対応する入力信号の一部が、８つのチャネルフィルタバンク７０からの出力として提供され得る。８つの帯域通過フィルタは、図１および図２に示されるように、制御回路網、ローパスフィルタおよびＳＰＤＴスイッチの下にスタックされたストリップラインサブアセンブリ（例えば、ストリップラインサブアセンブリに４つのフィルタ）に製造される複数のストリップライン帯域通過フィルタであり得る。これは、最大の密度でコンパクトな設計を提供する。

図４は、本発明の一局面に従った、一体化フィルタバンク１００の断面図を示す。一体化フィルタバンク１００は、ＲＦＰＷＢアセンブリとして形成され、アクティブなサブアセンブリ１０２、第１のストリップラインサブアセンブリ１０４、および第２のストリップラインサブアセンブリ１０６を含む。他のタイプのスタック構造（例えば、ＬＴＣＣ、半導体構造または他のスタックされた構造）が、一体化フィルタバンク１００を製造するために用いられ得ることは理解されたい。アクティブなサブアセンブリ１０２は、第１の誘電層１０８の上に配置される上部のマイクロストリップ層１３０からなる第１の部分を含み、第１の誘電層１０８は、第１の接地層１３２の上に配置される。第１の誘電層１０８は、１／１０００インチ（１ミル）の約１０倍の厚さを有し得る。アクティブなサブアセンブリ１０２はまた、第２の誘電層１１２の上に配置された制御層１３４からなる第２の部分を含み、第２の誘電層は、電力層１３６の上に配置される。第２の誘電層１１２は、約１０ミルの厚さを有し得る。第１および第２の部分は、プレペグ材料層１１０（例えば、約１．５ミルの厚さを有する）と接着される。ＶＩＡ１とラベル付けされた複数のビアは、例えば、アクティブなサブアセンブリ１０２において、ビアパターンをドリルすることによって、アクティブなサブアセンブリ１０２において形成される。ＶＩＡ１とラベル付けされた複数のビアは、制御ビア、電力ビア、および接地ビアを含み、スイッチバンク、ローパスフィルタ、および制御回路網を互いに結合する。

第１のストリップラインサブアセンブリ１０４は、第３の誘電層１１６の第２の側に配置された接地層を有する第３の誘電層１１６の第１の側にプリントされた複数の第１のストリップラインフィルタ１４０を含む。第３の誘電層１１６は約２５ミルの厚さを有し得る。第４の誘電層１２０は、第１の側に結合された接地層１４２を含む。第４の誘電層１２０は、第２の側において、プレペグ材料層１１８を介して、第３の誘電層１１６の第１の側面に接着される。プレペグ材料１１８は、例えば、Ｗ．Ｌ．ＧｏｒｅａｎｄＡｓｓｏｃｉａｔｅｓ，Ｉｎｃによって製造されているＳＰＥＥＤＢＯＡＲＤ（登録商標）などの、熱硬化性接着剤を添加された微小孔性のポリテトラフルオロエチレン（ＰＴＦＥ）構造からなる複合材料であり得る。プレペグ材料層１１８は約１．５ミルの厚さを有し得る。ＶＩＡ２とラベル付けされた複数のビアは、第１のストリップラインサブアセンブリ１０４上に形成され、例えば、第１のストリップラインサブアセンブリ１０４において、ビアパターンをドリルすることによって、第１のストリップラインサブアセンブリ１０４に、接地層を接続する。第３の誘電層は、約２５ミルの厚さを有し得る。

次いで、第１のストリップラインサブアセンブリ１０４は、プレペグ材料層１１４を介してアクティブなサブアセンブリ１０２に接着される。プレペグ材料層１１４は、約３．０ミルの厚さを有し得る。次いで、ＶＩＡ４とラベル付けされた複数のフィルタを接続するビアは、第１のストリップラインサブアセンブリ１０４におけるストリップラインフィルタにアクティブ装置を接続するために、アクティブなサブアセンブリ１０２と第１のストリップラインサブアセンブリ１０４とを介してパターニングされる。バックドリルの凹所１４４は、次いで、ＶＩＡ４とラベル付けされた複数の接続ビア上に形成され、複数の第１のストリップラインフィルタ１４０とスイッチ回路網との間に５０オームのインピーダンス整合を提供する。

第２のストリップラインサブアセンブリ１０６は、第５の誘電層１２４の第２の側に配置された接地層１４６を有する第５の誘電層１２４の第１の側にプリントされた複数の第２のストリップラインフィルタ１４８を含む。第５の誘電層１２４は約２５ミルの厚さを有し得る。第６の誘電層１２８は、第１の側に結合された接地層１５０を含む。第６の誘電層１２８は約２５ミルの厚さを有し得る。第６の誘電層１２８は、第２の側面上において、プレペグ材料層１２６を介して、第５の誘電層の第１の側に接着される。プレペグ材料１２６は、約１．５ミルの厚さを有し得る。プレペグ材料１２６は、例えば、Ｗ．Ｌ．ＧｏｒｅａｎｄＡｓｓｏｃｉａｔｅｓ，Ｉｎｃによって製造されているＳＰＥＥＤＢＯＡＲＤ（登録商標）などの、熱硬化性接着剤を添加された微小孔性のポリテトラフルオロエチレン（ＰＴＦＥ）構造からなる複合材料であり得る。ＶＩＡ３とラベル付けされた複数のビアは、第２のストリップラインサブアセンブリ１０６上に形成され、例えば、第２のストリップラインサブアセンブリ１０６において、ビアパターンをドリルすることによって、第２のストリップラインサブアセンブリ１０６に、接地層を接続する。第２のストリップラインサブアセンブリ１０６は、次いで、プレペグ材料層１２２を介して、第１のストリップラインサブアセンブリ１０４に接着される。プレペグ材料層１２２は、約１．５ミルの厚さを有し得る。プレペグ材料層１２２は、例えば、Ｗ．Ｌ．ＧｏｒｅａｎｄＡｓｓｏｃｉａｔｅｓ，Ｉｎｃによって製造されているＳＰＥＥＤＢＯＡＲＤ（登録商標）などの、熱硬化性接着剤を添加された微小孔性のポリテトラフルオロエチレン（ＰＴＦＥ）構造からなる複合材料であり得る。

第３の誘電層１１６、第４の誘電層１２０、第５の誘電層１２４、および第６の誘電層１２８は、相当に高い誘電定数（例えば、Ｅ≧３．０，Ｅ≧６．０，Ｅ≧１０．０）を有する誘電材料から形成され得る。例えば、誘電材料は、ＲｏｇｅｒｓＣｏｒｐｏｒａｔｉｏｎによって製造されている、ＲＯ３２０３^ＴＭ、ＲＯ３２０６^ＴＭ、ＲＯ３２１０^ＴＭなどの織り込まれたガラス繊維（ｗｏｖｅｎｆｉｂｅｒｇｌａｓｓ）を用いて一面に積層されたセラミックなどの高周波数回路の材料であり得る。

ＶＩＡ５とラベル付けされた複数のフィルタ接続ビアは、次いで、スイッチを複数の第２のストリップラインフィルタ１４８に接続するために、アクティブサブアセンブリ１０２、第１のストリップラインサブアセンブリ１０４、および第２のストリップラインサブアセンブリ１０６を介して、パターニングされる。バックドリル１５２は、次いで、ＶＩＡ５とラベル付けされた複数の接続ビア上に形成され、複数の第２のストリップラインフィルタ１４８とスイッチ回路網との間に、５０オームのインピーダンス整合を提供する。バックドリルは、マイクロストリップから第１および第２のストリップラインサブアセンブリへの５０オームのトランジション（ｔｒａｎｓｉｔｉｏｎ）に用いられ、５０オームのインピーダンスの維持を容易にする。さらに、ＶＩＡ６とラベル付けされた複数の接続ビアは、接地平面を接続するために、アクティブなサブアセンブリ１０２、第１のストリップラインサブアセンブリ１０４、および第２のストリップラインサブアセンブリ１０６を介してパターニングされる。最後に、ＶＩＡ７とラベル付けされた複数のビアは、外部接続および電気的遮蔽を提供するために、アクティブなサブアセンブリ１０２、第１のストリップラインサブアセンブリ１０４、および第２のストリップラインサブアセンブリ１０６を介して、パターニングされる。

第１のストリップラインサブアセンブリ１０４および第２のストリップラインサブアセンブリ１０６は、より高い誘電定数（例えば、Ｅ≧３．０）を有し、低ロス特性および高制御積層プレペグであるＲＦＰＷＢ材料から形成される。これは、フィルタ（例えば、Ｌ帯域フィルタ）がサイズ面で適切になることを可能にし、標準的な製造プロセスを用いて高い生産率で大量生産することを可能にする。ＳＭＴ構成要素は、アクティブサブアセンブリに実装される。アセンブリ全体は、次いで、より大きいＰＷＢにはんだリフローされ、電力、制御、およびＲＦの電気接続が、ブリックの底とホストＰＷＢとの間の接続においてなされる。例えば、８つのチャネルのフィルタバンクは、１．２５インチ×２．２５インチ×０．１８５で（ＳＭＴ構成要素を含んで）製造され得る。多層ＰＷＢの実際の厚さは、０．１５インチ未満であり得る。

３つのトランジションは、制御された５０オームのインピーダンス経路層を提供するように設計される。５０オームのトランジションは、上部および底部のアセンブリ上のパッドのサイズ、接地層におけるカットアウトのサイズ、および、拡張部を含むビアの直径を含む。拡張部は、バックドリルプロセスによって最小化される。ＳＭＴローンチ（ｌａｕｎｃｈ）から上部マイクロストリップへのトランジションは、半円同軸トランジションを介して達成される。上部のマイクロストリップから各ストリップラインサブアセンブリへの２つのトランジションは、接地を有する同軸トランジションとして、広帯域制御の５０オームのインピーダンスであるように設計される。コストを最小化し、簡素な構造を可能にするために、トランジションビアはバックドリルされ、寄生的な効果を最小化する（ブラインドビアプロセスとは対照的に）。

図５は、本発明の一局面に従った、８つのチャネルの一体化フィルタバンクのアクティブなサブアセンブリ１６０の上面略図を示す。アクティブなサブアセンブリ１６０は、複数の入力スイッチ、低帯域通過フィルタ、および関連するバイパスコンデンサ・デカップリング回路網を含む、第１の領域を含む。第１の領域１６２は、第１の入力スイッチに結合される入力接触端子１７４を介して、ＲＦ入力信号を受信するように動作する。複数の入力スイッチおよび低帯域通過フィルタは、図３において概略的に示される。アクティブなサブアセンブリ１６０は、複数の出力スイッチ、低帯域通過フィルタ、および関連するバイパスコンデンサ・デカップリング回路網を含む、第２の領域１６４を含む。第２の領域１６４は、最終の出力スイッチに結合される出力接触端子１８６を介して、ＲＦ出力信号を提供するように動作する。複数の出力スイッチおよび低帯域通過フィルタは、図３において概略的に示される。

アクティブなサブアセンブリ１６０は、制御回路網および電力回路網を保持する中央領域１６４を含む。中央領域１６４は、第１の絶縁領域１８８によって第１の領域１６２から分離されており、中央領域１６４は、第２の絶縁領域１９０によって、第２の領域１６６から分離されている。制御回路網および電力回路網は、フィルタコンデンサ１６８、セルフテストのためのオプションのディップスイッチ、および、３−８インバータ・デコーダ１７２を含む。３：８インバータ・デコーダは、３つの入力制御接触端子１７８、１８０、１８２を介してプログラムされる。入力制御端子１７８、１８０、１８２の状態は、複数の入力スイッチを介する経路、関連する低帯域通過フィルタ、選択された帯域通過フィルタ（図示されず）、ならびに、複数の出力スイッチおよび関連する低帯域通過フィルタを介して経路を決定する。フィルタコンデンサ１６８は、アクティブなサブアセンブリ１６０上のアクティブ装置に、クリーンパワーを提供するために、電源端子１８４に結合される。アクティブなサブアセンブリ１６０およびそれに続くストリップラインフィルタサブアセンブリの外周は、アクティブなサブアセンブリ１６０上のアクティブ装置に入力接触端子を提供することに加えて、電磁界からの遮蔽を提供する接触部１７６によって包囲される。

図６は、本発明の一局面に従った、中間ストリップラインフィルタサブアセンブリ２００の上部平面図を示す。ストリップラインフィルタサブアセンブリ２００は、並列の配置において配置され、ストリップラインフィルタサブアセンブリ２００に沿って長手方向に延びている４つのストリップラインフィルタを含む。ストリップラインフィルタは、偶数個の共振器を有する縁結合されたくし型構造からなる。このことは、対向する端部に供給部を有する中央周波数の四分の一波長と等しい長さの構造を可能にする。このトポロジのマルチフィルタは、空間効率が良い方法で並列に配置され得、杭を介した接地によって絶縁される。ストリップライン誘電性材料は、３以上の誘電定数Ｅ、および低ロス特性、ならびに、ストリップライン導電性材料を包囲する、高さ制御された積層プリプレグを有するＲＦＰＷＢ材料にて構成される。これは、サイズ面で適切なフィルタを（例えばＬ帯域領域において）提供し、標準的な製造プロセスを用いて、高い生産率で大量生産することを可能にする。

フィルタが短ければ短いほど、個々のフィルタの通過帯域周波数は高くなる。例えば、第１のフィルタ２０２は、第１の通過帯域の外部の周波数の除去を提供し、第２のフィルタ２０４は、第２の通過帯域の外部の周波数の除去を提供し、第３のフィルタ２０６は、第３の通過帯域の外部の周波数の除去を提供され、第４のフィルタ２０８は、第４の通過帯域の外部の周波数の除去を提供する。第１の通過帯域は、第２の通過帯域、第３の通過帯域、第４の通過帯域よりも高い周波数範囲である。第２の通過帯域は、第３の通過帯域および第４の通過帯域よりも高い周波数範囲であり、第３の通過帯域は第４の通過帯域よりも高い周波数範囲である。

各ストリップラインフィルタは、誘電層上にプリントされプレペグ材料層によって接着された誘電材料層に組み込まれた導電性材料（例えば銅）からなり、その導電性材料の間の材料は、３以上（例えば、１０）の誘電定数を有する。各ストリップラインフィルタ２０２、２０４、２０６および２０８は、スイッチ回路網に結合可能な各端部に結合された接触部を含む。ストリップラインフィルタサブアセンブリ２００の誘電材料および導電性材料は、アクティブなサブアセンブリ１６０に接着され得るマルチストリップラインフィルタアセンブリを形成し、一体化スイッチフィルタバンクアセンブリを形成する。

図７は、本発明の一局面に従った、外部のストリップラインフィルタサブアセンブリ２３０の平面図を示す。外部ストリップラインフィルタサブアセンブリ２３０は、並列の配置において配置され、ストリップラインフィルタサブアセンブリ２３０に沿って長手方向に延びている４つのストリップラインフィルタを含む。ストリップラインフィルタは、偶数個の共振器を有する縁結合されたくし型構造からなる。このことは、対向する端部に供給部を有する中央周波数の四分の一波長と等しい長さの構造を可能にする。このトポロジのマルチフィルタは、空間効率が良い方法で並列に配置され得、杭を介した接地によって絶縁される。ストリップライン誘電性材料は、３以上（例えば、１０）の誘電定数Ｅ、および低ロス特性、ならびに、ストリップライン導電性材料を包囲する、高さ制御された積層プリプレグを有するＲＦＰＷＢ材料にて構成される。

フィルタが短ければ短いほど、個々のフィルタの通過帯域周波数は高くなる。例えば、第５のフィルタ２３２は、第５の通過帯域の外部の周波数の除去を提供し、第６のフィルタ２３４は、第６の通過帯域の外部の周波数の除去を提供し、第７のフィルタ２３６は、第７の通過帯域の外部の周波数の除去を提供し、第８のフィルタは、第８の通過帯域の外部の周波数の除去を提供する。第５の通過帯域は、第６の通過帯域、第７の通過帯域、第８の通過帯域よりも高い周波数範囲である。第２の通過帯域は、第７の通過帯域および第８の通過帯域よりも高い周波数範囲であり、第７の通過帯域は第８の通過帯域よりも高い周波数範囲である。

第５の通過帯域、第６の通過帯域、第７の通過帯域、および第８の通過帯域は、図６の中間ストリップラインフィルタサブアセンブリ２００の第１の通過帯域、第２の通過帯域、第３の通過帯域、および第４の通過帯域の周波数範囲よりも低い周波数範囲である。なぜならば、第５のフィルタ２３２、第６のフィルタ２３４、第７のフィルタ２３６、および第８のフィルタ２３８は、第１のフィルタ２０２、第２のフィルタ２０４、第３のフィルタ２０６、および第４のフィルタ２０８よりも長いからである。各ストリップラインフィルタは、誘電層上にプリントされ、プレペグ材料層によって接着された誘電材料層に埋め込まれた導電性材料（例えば銅）からなり、その導電性材料の間における材料は、３以上（例えば、１０）の誘電定数を有する。各ストリップラインフィルタ２３２、２３４、２３６および２３８は、スイッチ回路網に結合可能な各端部に結合された接触部を含む。ストリップラインフィルタサブアセンブリ２３０の誘電材料および導電性材料は、中間サブアセンブリ２００に接着され得る、マルチストリップラインフィルタアセンブリを形成し、その中間サブアセンブリ２００は、８つのチャネルの一体化スイッチフィルタバンクアセンブリを形成するために、アクティブなサブアセンブリ１６０に接着される。

本発明の一局面において、ストリップラインフィルタは、４５０ＭＨｚから２４００ＭＨｚまでのＬ帯域領域をカバーする、約３０％の帯域幅の重複フィルタを提供するように選択される。本発明の別の局面において、ストリップラインフィルタは、Ｌ帯域領域をカバーする１６個の重複フィルタを有するフィルタを有する約１７％の帯域の重複フィルタを用いて選択される。

上記された前述の構造的および機能的な特徴を考慮すると、本発明の様々な局面に従った方法は、図８を参照してより良く理解される。一方、説明の簡素化のために、図８の方法は、連続的に実行するように示され、記載されるが、本発明にしたがういくつかの局面は、本明細書に示されたり記述されたその他の局面とは異なる順序で行なわれたり、および／または、同時に行なわれ得るので、示された順序に制限されないことは、理解されるべきである。さらに、図示された特徴の全てが、本発明の局面に従った方法をインプリメントするように要求されなくてもよい。

図８は、本発明の一局面に従った一体化スイッチフィルタバンクを製造する方法を示す。参照番号３００において、アクティブなサブアセンブリが製造される。アクティブなサブアセンブリの製造は、マイクロストリップ層、接地層、制御層、および電力層を製造することを含み得る。マイクロストリップ層は、アクティブ装置のための取り付け表面を提供し、同時に、制御層は、アクティブ装置間の相互接続を提供する。アクティブなサブアセンブリの製造はまた、アクティブサブアセンブリに続く層の間に接地および電力の相互接続を提供するためのパターニングビアを含み得る。これは、アクティブなサブアセンブリ内における接触部を形成するために、積層およびビアドリル、ならびにメッキ加工を含み得る。参照番号３１０において、一つ以上のストリップラインサブアセンブリが製造される。ストリップラインサブアセンブリは、第１の誘電層の内側に導電性材料によって形成される並列長手方向の配置における複数のストリップラインフィルタ（例えば、２、４、８）をプリントすることによって、および、第１の誘電層の内側を、プレペグ材料層によって第２の誘電層に接着することによって、製造され得、導電性材料間の材料は、３以上の誘電定数を有する。ストリップラインフィルタサブアセンブリの製造はまた、ストリップラインフィルタサブアセンブリに続く層の間に接地および電力の相互接続を提供するために、ビアをパターニングすることを含み得る。これは、ストリップラインフィルタサブアセンブリ内に接触部を形成するために、積層およびビアドリル、ならびにメッキ加工を含み得る。

さらに、一つ以上のストリップラインサブアセンブリが形成され得る。一つ以上のさらなるストリップラインサブアセンブリは、二つの誘電層間に配置された並列長手方向の配置の複数のさらなるプリントストリップラインフィルタ（例えば、２、４、８）を含み得る。ストリップラインフィルタは、対応するストリップラインサブアセンブリの各々において異なる周波数のセットを用いて配置され得、より高い周波数（より短い長さ）のフィルタが、外部のサブアセンブリにおいて提供されたより低い周波数（より長い長さ）のフィルタを有する一つ以上の中間サブアセンブリに提供され、それらのフィルタとアクティブサブアセンブリとの間における相互接続を容易にする。方法は次いで参照番号３２０に進む。

参照番号３２０において、アクティブサブアセンブリは、多層回路アセンブリを形成するために、ストリップラインフィルタサブアセンブリに接着される。多層アセンブリが、ＲＦＰＷＢアセンブリ、ＬＴＣＣ構造、またはスタックされた層の他の装置であり得ることは、理解されたい。参照番号３３０において、アクティブなサブアセンブリとストリップラインのフィルタとの間の接触部が形成される。その接触部は、アクティブなサブアセンブリ上のスイッチ装置を、ストリップラインサブアセンブリ上のフィルタに接続する。その接触部は、アクティブサブアセンブリおよび一つ以上のストリップラインサブアセンブリを介して、ビアパターンを形成することによって形成され得る。ビアパターンは、次いで、接触材料によって充填され得、平面化され得る。接触部の端部はバックドリルされ得、余分な接触材料を取り除き、５０オームのインピーダンス整合を提供する。方法は次いで参照番号３４０に進む。

参照番号３４０において、その方法は、最後のストリップラインフィルタサブアセンブリが多層回路アセンブリに接着されたかどうかを決定する。最後のストリップラインフィルタサブアセンブリが多層回路アセンブリに接着されていない場合（ＮＯ）、その方法は参照番号３２０に戻り、次のストリップラインフィルタサブアセンブリを多層回路アセンブリに接着させ、次いで、次のストリップラインフィルタサブアセンブリとアクティブサブアセンブリとの間に接触を形成する。最後のストリップラインフィルタサブアセンブリが多層回路アセンブリに接着されている場合（ＹＥＳ）、その方法は参照番号３５０に進む。

参照番号３５０において、アクティブな装置が、アクティブサブアセンブリの表面に取り付けられる。そのアクティブな装置は、スイッチバンク、低帯域通過フィルタ、ならびに、そのスイッチを制御し、電力をアクティブな装置に提供することに関連する制御回路網および電力回路網を含む。アクティブな装置は、はんだリフロー技術などを介して、アクティブサブアセンブリにはんだ付けされ得る。参照番号３６０において、一体化フィルタバンクが、より大きいＰＷＢ構造に実装される。より大きいＰＷＢ構造は、ＲＦ入力のための入力接触端子、制御信号、電源、およびＲＦ出力接触端子を含み得る。一体化フィルタバンクは、はんだリフロー技術によって、より大きいＰＷＢ構造に実装され得る。

上述された記載は本発明の例示的なインプリメンテーションを含む。もちろん、本発明を記載する目的のために、全ての考えられ得る構成要素または方法の組み合わせを記載することは可能ではないが、本発明のさらに多くの組み合わせおよび順列が可能であることを当業者は理解する。したがって、本発明は、添付の請求の範囲の精神および範囲内にあるそのような様々な変更、修正、および変形を包含することが意図されている。

図１は、本発明の一局面に従った、一体化スイッチフィルタバンクの断面図を示す。図２は、図１の一体化スイッチフィルタバンクの上面図を示す。図３は、本発明の一局面に従った、８チャネルの一体化スイッチフィルタバンクの略ブロック図を示す。図４は、本発明の一局面に従ったスタック層一体化スイッチフィルタバンクの断面の詳細な図を示す。図５は、本発明の別の局面に従った、スイッチフィルタバンクのアクティブなサブアセンブリの平面図を示す。図６は、本発明の別の局面に従った、スイッチフィルタバンクの中間ストリップサブアセンブリの平面図を示す。図７は、本発明の別の局面に従った、スイッチフィルタの外部ストリップサブアセンブリの平面図を示す。図８は、本発明の一局面に従った、一体化スイッチフィルタバンクを製造する方法を示す。

Claims

アクティブなサブアセンブリと、
該アクティブなサブアセンブリに実装された複数のアクティブ装置と、
該アクティブなサブアセンブリの下にスタックされたストリップラインフィルタサブアセンブリであって、該ストリップラインフィルタサブアセンブリは、該ストリップラインフィルタサブアセンブリに埋め込まれた複数の可変通過帯域のストリップラインフィルタを有し、該複数のストリップラインフィルタは、該アクティブなサブアセンブリを介して該ストリップラインフィルタから該複数のアクティブ装置のうちの少なくとも一つまで延びている接触部のセットを介することにより、該アクティブなサブアセンブリに実装されているアクティブ装置に結合されている、ストリップラインフィルタサブアセンブリと
を備える、一体化スイッチフィルタバンク。
前記複数のアクティブ装置は、前記アクティブなサブアセンブリの第１の領域に配置された入力スイッチバンクおよびローパスフィルタのセット、第２の領域に配置された出力スイッチバンクおよびローパスフィルタのセット、ならびに第３の領域に配置された制御回路網を備える、請求項１に記載のスイッチフィルタバンク。
前記第１の領域は前記アクティブなサブアセンブリの第１の端部に位置し、前記第２の領域は前記アクティブなサブアセンブリの第２の端部に位置し、ならびに、前記第３の領域は該第１の領域と該第２の領域との間に位置しており、絶縁領域は、該第３の領域を該第１の領域および該第２の領域から分離している、請求項１に記載のスイッチフィルタバンク。
前記複数のストリップラインフィルタは、並列長手方向の配置において配置されている複数の縁結合されたくし型構造を備える、請求項１に記載のスイッチフィルタバンク。
前記複数の縁結合されたくし型構造は、対向する端部において相互接続を有する偶数個の共振器を有する、請求項４に記載のスイッチフィルタバンク。
導電性材料からなる前記ストリップラインフィルタサブアセンブリは、３以上の誘電定数を有する誘電体をストリップラインフィルタに提供する誘電性材料層およびプレペグ材料によって密閉されている、請求項１に記載のスイッチフィルタバンク。
前記接触部のセットは、５０オームのインピーダンス整合を提供するために、バックドリルされている、請求項１に記載のスイッチフィルタバンク。
前記ストリップラインフィルタサブアセンブリの下に実装された可変通過帯域のストリップラインフィルタの第２のストリップラインフィルタサブアセンブリをさらに備え、該第２のストリップラインフィルタサブアセンブリの該ストリップラインフィルタは、該ストリップラインフィルタサブアセンブリおよび前記アクティブなサブアセンブリを介して該第２のストリップラインフィルタサブアセンブリのストリップラインフィルタから前記複数のアクティブ装置のうちの少なくとも一つまで延びている接触部のセットを介することにより、該アクティブなサブアセンブリに実装されたアクティブ装置に結合される、請求項１に記載のスイッチフィルタバンク。
前記第２のストリップラインフィルタサブアセンブリの前記ストリップラインフィルタは、前記ストリップラインフィルタサブアセンブリにおけるストリップラインフィルタの長さよりも長い長さを有し、該ストリップラインフィルタサブアセンブリおよび該第２のストリップラインフィルタサブアセンブリの両方において、前記アクティブなサブアセンブリと該ストリップラインフィルタとの間の相互接続を容易にする、請求項１に記載のスイッチフィルタバンク。
入力接触部を提供し、電磁場から遮蔽するために、スイッチフィルタバンクの出力周辺に延びている複数の接触部をさらに備える、請求項１に記載のスイッチフィルタバンク。
上面および底面を有するアクティブなサブアセンブリと、
該上面に実装されている複数のスイッチと、
該アクティブなサブアセンブリの該底面に接着されているストリップラインフィルタサブアセンブリであって、該ストリップラインフィルタアセンブリは、並列長手方向の配置において配置され誘電体に埋め込まれている可変長の複数の縁結合されたくし型ストリップラインフィルタを有し、該複数のストリップラインフィルタは、該アクティブなサブアセンブリを介して該ストリップラインフィルタの対向する端部から該複数のスイッチまで延びている接触部を介することにより、該複数のスイッチと結合される、ストリップラインフィルタサブアセンブリと
を備える、スイッチフィルタバンク装置。
前記複数のスイッチは、前記アクティブなサブアセンブリの第１の端部に配置された入力スイッチバンク、該アクティブなサブアセンブリの第２の端部に配置された出力スイッチバンク、および該入力スイッチバンクと該出力スイッチバンクとの間に配置された制御回路網を備える、請求項１１に記載のスイッチフィルタバンク装置。
前記縁結合されたくし型ストリップラインフィルタは、対向する端部において相互接続を有する偶数個の共振器を有する、請求項１１に記載のスイッチフィルタバンク。
前記誘電層は、熱硬化性接着剤を添加された微小孔性のポリテトラフルオロエチレン構造から形成されたプレペグ材料によって第２の誘電層に接着されている第１の誘電層を備え、該第１の誘電層および該第２の誘電層は、３以上の誘電定数を有する織り込まれたガラス繊維を用いて一面に積層されたセラミックから形成されている、請求項１１に記載のスイッチフィルタバンク。
ストリップラインフィルタサブアセンブリの底面に接着されている第２のストリップラインフィルタサブアセンブリをさらに備え、該第２のストリップラインフィルタアセンブリは、並列長手方向の配置において配置され３以上の誘電定数を有する誘電体に埋め込まれている可変長の複数の縁結合されたくし型ストリップラインフィルタを有し、該第２のストリップラインフィルタサブアセンブリの該複数のストリップラインフィルタは、該ストリップラインフィルタサブアセンブリおよび該アクティブなサブアセンブリを介して該ストリップラインフィルタの対向する端部から該複数のスイッチまで延びている接触部を介することにより、該複数のスイッチと結合される、請求項１１に記載のスイッチフィルタバンク。
前記ストリップラインフィルタサブアセンブリにおける４つのフィルタと前記第２のストリップラインフィルタサブアセンブリにおける４つのフィルタとを有する８つのチャネルのフィルタバンクである、請求項１５に記載のスイッチフィルタバンク。
前記第２のフィルタサブアセンブリのストリップラインフィルタは、前記ストリップラインフィルタサブアセンブリにおけるストリップラインフィルタの長さよりも長い長さを有し、前記複数のスイッチと該ストリップラインフィルタとの間の相互接続を容易にする、請求項１６に記載のスイッチフィルタバンク。
前記８つのチャネルのフィルタバンクにおけるフィルタは、Ｌ帯域領域に亘る通過帯域を提供する、請求項１６に記載のスイッチフィルタバンク。
スイッチフィルタバンクを製造する方法であって、
上部表面および底表面を有するアクティブなサブアセンブリを形成することと、
誘電層に埋め込まれた複数のストリップラインフィルタを有するストリップラインフィルタサブアセンブリを製造することと、
該ストリップラインフィルタサブアセンブリを該アクティブなサブアセンブリの該底表面に接着することと、
該アクティブなサブアセンブリの該上部表面を介する該複数のストリップラインフィルタまでの接触部を形成することと、
該接触部を介して該複数のストリップラインフィルタのそれぞれに対してフィルタパスを提供するように構成されている該アクティブなサブアセンブリの該上部表面にスイッチを実装することと
を包含する、方法。
入力スイッチバンクが前記アクティブなサブアセンブリの第１の端部に配置され、出力スイッチバンクが該アクティブなサブアセンブリの第２の端部に配置され、制御回路網が該入力スイッチバンクと該出力スイッチバンクとの間に配置されるように、該アクティブなサブアセンブリの前記上部表面上に制御回路網を実装すること
をさらに包含する、請求項１９に記載の方法。
上部表面および底表面を有するアクティブなサブアセンブリを形成することは、前記制御回路網を前記入力スイッチバンクおよび前記出力スイッチバンクに結合させる制御層を形成することをさらに包含する、請求項２０に記載の方法。
複数のストリップラインフィルタを有するストリップラインフィルタサブアセンブリを製造することは、
並列長手方向の配置において配置される可変長の複数の縁結合されたくし型ストリップラインフィルタの形で、第１の誘電層上に導電性材料をプリントすることと、
熱硬化性接着剤を添加された微小孔性のポリテトラフルオロエチレン構造から形成されたプレペグ材料を用いて、該第１の誘電層を第２の誘電層に接着することと
を包含し、該第１の誘電層および該第２の誘電層は、３以上の誘電定数を有する織り込まれたガラス繊維を用いて一面に積層されたセラミックから形成されている、請求項１９に記載の方法。
並列長手方向の配置において配置され３以上の誘電定数を有する誘電体に埋め込まれている可変長の複数の縁結合されたくし型ストリップラインフィルタを有する第２のストリップラインフィルタサブアセンブリを形成することと、
前記第２のストリップラインフィルタサブアセンブリを前記ストリップラインフィルタサブアセンブリの底表面に接着することであって、該第２のストリップラインフィルタサブアセンブリは、並列長手方向の配置において配置され３以上の誘電定数を有する誘電体に埋め込まれている可変長の複数の第２の縁結合されたくし型ストリップラインフィルタを有する、ことと、
前記アクティブなサブアセンブリの前記上部表面を介する該複数の第２の縁結合されたくし型ストリップラインフィルタまでの接触部を形成することと
をさらに包含する、請求項２２に記載の方法。
前記第２のストリップラインフィルタサブアセンブリの前記ストリップラインフィルタは、該ストリップラインフィルタサブアセンブリにおける該ストリップラインフィルタの長さよりも長い長さを有し、前記アクティブなサブアセンブリと該ストリップラインフィルタとの間の相互接続を容易にする、請求項２３に記載の方法。
前記第２のストリップラインフィルタサブアセンブリを前記ストリップラインフィルタサブアセンブリの底表面に接着することは、熱硬化性接着剤を添加された微小性のポリテトラフルオロエチレン構造から形成されたプレペグ材料を接着材料層として用いることを包含する、請求項２３に記載の方法。
前記スイッチフィルタバンクをプリント配線板の上部表面にはんだリフローで接合すること
をさらに包含する、請求項１９に記載の方法。
５０オームのインピーダンス整合を提供するために、前記アクティブなサブアセンブリの上部表面を介して前記複数のストリップラインフィルタまで形成された前記接触部をバックドリルすること
をさらに包含する、請求項１９に記載の方法。