JP2008281406A - Board inspection device and board inspection method - Google Patents
Board inspection device and board inspection method Download PDFInfo
- Publication number
- JP2008281406A JP2008281406A JP2007125093A JP2007125093A JP2008281406A JP 2008281406 A JP2008281406 A JP 2008281406A JP 2007125093 A JP2007125093 A JP 2007125093A JP 2007125093 A JP2007125093 A JP 2007125093A JP 2008281406 A JP2008281406 A JP 2008281406A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- wiring pattern
- wiring patterns
- inspected
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 436
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000000523 sample Substances 0.000 claims abstract description 50
- 238000001514 detection method Methods 0.000 claims abstract description 16
- 238000012545 processing Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 42
- 238000004904 shortening Methods 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 230000008707 rearrangement Effects 0.000 description 8
- 238000010187 selection method Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
本発明は、基板検査装置及び基板検査方法に関し、更に具体的には、回路基板の配線パターンの導通検査に際し複数本の配線パターンの検査を並列処理可能な基板検査装置及び基板検査方法に関する。 The present invention relates to a substrate inspection apparatus and a substrate inspection method, and more specifically to a substrate inspection apparatus and a substrate inspection method capable of processing a plurality of wiring patterns in parallel during a continuity inspection of wiring patterns on a circuit board.
従来、複数の配線パターンを有する回路基板に対する導通検査は、基板検査装置を用いて、所定の配線パターンが一定の抵抗値以下であることを判定することにより実施されている。 Conventionally, a continuity test for a circuit board having a plurality of wiring patterns has been performed by determining that a predetermined wiring pattern is equal to or less than a certain resistance value using a board inspection apparatus.
この基板検査は、基板検査装置の一対の検査プローブを基板両面に形成された2箇所の検査点に対して押圧接触し、2箇所の検査点間に所定の検査電圧を印加して流れる電流を測定する。この検査電圧値Vと検出電流値Iとから、2箇所の検査点間の配線パターンの抵抗値R=V/Iを算出し、この抵抗値Rが所定のしきい値RREF以下であるとき、この配線パターンの導通状態は良好と判断される。 In this substrate inspection, a pair of inspection probes of a substrate inspection apparatus are pressed against two inspection points formed on both surfaces of the substrate, a predetermined inspection voltage is applied between the two inspection points, and a flowing current is generated. taking measurement. When the resistance value R = V / I of the wiring pattern between two inspection points is calculated from the inspection voltage value V and the detected current value I, and the resistance value R is equal to or less than a predetermined threshold value R REF The conductive state of the wiring pattern is determined to be good.
図1は、この基板検査方法を説明する図であり、回路基板100を厚さ方向断面から見た概略図である。図には、全ての配線パターンが示されているものとする。回路基板100には、複数の配線パターン102が形成されている。ここで、電気的に接続された配線パターン網をネットと呼ぶ。図1では、回路基板100にネットA〜Hが形成されている。
FIG. 1 is a diagram for explaining this board inspection method, and is a schematic view of a
このような回路基板100では、ネットA、ネットB、…、ネットHの順に導通検査が行われる。各ネットでは、基準検査点を1個定め、残りの検査点との間で逐次導通検査が行われる。即ち、ネットAに対して、基準検査点P1と検査点P2の間の配線パターン、P1とP3の間の配線パターン、…、P1とP7の間の配線パターンの導通検査を順次実施する。ネットAに対する検査が終了した後、ネットB、ネットC、…と、ネット単位で順次同様の検査が行われる。
In such a
具体的には、図2に示すように、回路基板102の両面に、上側及び下側検査プローブ群104u,104dを夫々配置し、これらプローブを検査点Pに押圧接触する。上側及び下側検査プローブ群104u,104dには夫々上側及び下側スキャナ106u,106dが設けられ、各検査プローブに1個のスイッチが夫々接続されている。上側及び下側スキャナ106u,106dのスイッチを各1個ずつ閉じて、他のスイッチは開放する。直流電圧源112から検査電圧を印加し、流れる電流を電流検出手段114で測定する。1本の配線パターンの検査が終わったら、次の配線パターンに合わせて上側及び下側スキャナ106u,106dのスイッチを切り換える。
Specifically, as shown in FIG. 2, upper and lower
なお、本発明者は、回路基板の配線パターンの導通検査に際し複数本の配線パターンの検査を並列処理可能な基板検査装置に関する公開された先行特許出願の存在を知らない。 The present inventor is not aware of the existence of a published prior patent application relating to a substrate inspection apparatus capable of processing a plurality of wiring patterns in parallel when conducting a continuity inspection of a circuit board wiring pattern.
このような従来の基板検査装置では、常時、1本の配線パターン102に対して導通検査を行っており、全ての配線パターンを順次検査するためには比較的長い検査時間を必要としていた。
In such a conventional substrate inspection apparatus, a continuity inspection is always performed on one
このため、従来より回路基板の検査時間を短縮することが望まれていた。 For this reason, it has been desired to shorten the circuit board inspection time.
そこで、本発明は、検査に要する時間を短縮することが可能な基板検査装置を提供することを目的とする。 Therefore, an object of the present invention is to provide a substrate inspection apparatus that can reduce the time required for inspection.
そこで、本発明は、検査に要する時間を短縮することが可能な基板検査方法を提供することを目的とする。 Therefore, an object of the present invention is to provide a substrate inspection method capable of reducing the time required for inspection.
上記目的に鑑みて、本発明に係る基板検査装置は、回路基板の配線パターンの導通検査に際し、複数個のネット(L)を形成する複数本(M)の配線パターンの検査を、同時検査可能対象数(N)単位で並列処理可能な基板検査装置であって、前記回路基板の表面に現れた前記配線パターンに形成された検査点に対して押圧接触する検査プローブと、毎回の検査順番毎に、検査対象となる複数本(N)の配線パターンを選出する検査対象選出手段により選出された配線パターンからの出力を選択するスキャナ手段と、前記スキャナ手段からの出力を、検査対象となる個々の配線パターンに対応する出力に組み合わせる組み合わせ回路手段と、検査対象となる個々の配線パターンに対して検査電圧を印加して、流れる電流を検出する、個数Nの電圧源及び電流検出手段とを備え、前記配線パターンを選出する検査対象選出手段は、同時検査可能対象(個数N)に優先順位を付して、配線本数の多いネットの配線パターンを優先順位の高い検査対象として選出した配置表に基づき実施される。 In view of the above object, the substrate inspection apparatus according to the present invention can simultaneously inspect a plurality (M) of wiring patterns forming a plurality of nets (L) when conducting a continuity inspection of a circuit board wiring pattern. A board inspection apparatus capable of parallel processing in units of the number of objects (N), wherein an inspection probe is pressed against an inspection point formed on the wiring pattern that appears on the surface of the circuit board, and each inspection order Further, a scanner means for selecting an output from the wiring pattern selected by the inspection object selection means for selecting a plurality (N) of wiring patterns to be inspected, and an output from the scanner means for each individual to be inspected The combinational circuit means combined with the output corresponding to each wiring pattern and the inspection voltage is applied to each wiring pattern to be inspected to detect the flowing current. The inspection object selection means for selecting the wiring pattern including a pressure source and a current detection means assigns a priority to the simultaneously inspectable objects (number N), and assigns a priority to the wiring pattern of the net having a large number of wirings. It is implemented based on the arrangement table selected as a high inspection target.
更に、上記基板検査装置では、前記スキャナ手段は、前記回路基板の両面に配置された上側及び下側スキャナを有し、上側及び下側スキャナは、各々、同時検査可能対象数(N)に基づきN個の検査プローブからの出力を選択するように構成され、前記配線パターンを選出する検査対象選出手段は、検査対象となる配線パターンの検査点の個数が前記回路基板の上面又は下面に関してN個以下であるという条件下で、同時検査可能対象(個数N)に優先順位を付して、配線本数の多いネットの配線パターンを優先順位の高い検査対象として順次選出した配置表に基づき実施されるようにしてもよい。 Furthermore, in the board inspection apparatus, the scanner means has upper and lower scanners arranged on both sides of the circuit board, and the upper and lower scanners are each based on the number (N) of simultaneously testable objects. The inspection object selection means for selecting the output from the N inspection probes and selecting the wiring pattern has N inspection points for the wiring pattern to be inspected with respect to the upper surface or the lower surface of the circuit board. Under the condition that the following is true, priorities are assigned to the simultaneously inspectable objects (number N), and the wiring pattern of the net having a large number of wirings is implemented based on an arrangement table sequentially selected as inspection objects with high priorities. You may do it.
更に、上記基板検査装置では、前記配線パターンを選出する検査対象選出手段は、更に、検査順番毎に、同時検査対象となる配線パターンの各々に必要な検査時間を揃えるため、検査対象となる配線パターンを再配置した配置表に基づき実施されるようにしてもよい。 Furthermore, in the board inspection apparatus, the inspection object selection means for selecting the wiring pattern further arranges the inspection time necessary for each of the wiring patterns to be simultaneously inspected for each inspection order, so that the wiring to be inspected You may make it implement based on the arrangement | positioning table | surface which rearranged the pattern.
更に、本発明に係る基板検査方法は、回路基板の配線パターンの導通検査に際し、複数個のネット(L)を形成する複数本(M)の配線パターンの検査を、同時検査可能対象(個数N)単位で並列処理する基板検査方法であって、検査順番毎に、配置表に基づき、同時検査の対象となる複数本(N)の配線パターンを選出し、検査電圧を、前記複数本(N)の配線パターンに夫々印加し、所定時間後に、前記複数本(N)の配線パターンに夫々流れる電流を検出し、前記検査電圧値と検出電流値から、前記複数本(N)の配線パターンの個々の抵抗値を算出し、算出抵抗値と基準抵抗値と比較して、該配線パターンの良否を判定するステップを含み、前記配置表は、同時検査可能対象(個数N)に優先順位を付して、配線本数の多いネットの配線パターンを優先順位の高い検査対象として選出している。 Furthermore, in the substrate inspection method according to the present invention, when conducting a continuity inspection of a circuit board wiring pattern, a plurality of (M) wiring patterns forming a plurality of nets (L) can be simultaneously inspected (number N ) A substrate inspection method that performs parallel processing in units, and for each inspection order, a plurality (N) of wiring patterns to be simultaneously inspected are selected based on the arrangement table, and the inspection voltage is set to the plurality (N ) To each of the wiring patterns, and after a predetermined time, currents flowing through the plurality of (N) wiring patterns are detected, and the plurality of (N) wiring patterns are detected from the inspection voltage value and the detected current value. The step of calculating individual resistance values and comparing the calculated resistance value with a reference resistance value to determine whether the wiring pattern is good or bad includes the step of assigning a priority to the simultaneously inspectable target (number N). Of the net with many wires Are elected line pattern as high priority inspected.
更に、上記基板検査方法では、前記配置表は、更に、検査順番毎に、同時検査対象となる配線パターンの各々に必要な検査時間を揃えるため、検査対象となる配線パターンを再配置した配置表としてもよい。 Furthermore, in the substrate inspection method, the layout table further includes a layout table in which the wiring patterns to be inspected are rearranged in order to align the inspection time required for each wiring pattern to be simultaneously inspected for each inspection order. It is good.
更に、上記基板検査方法では、検査順番毎に、予め検査時間を設定し、該検査時間は同時検査可能な配線パターンの中で最も長い配線パターン長に従って決定されるようにしてもよい。 Furthermore, in the board inspection method, an inspection time may be set in advance for each inspection order, and the inspection time may be determined according to the longest wiring pattern length among the wiring patterns that can be simultaneously inspected.
本発明によれば、検査に要する時間を短縮することが可能な基板検査装置を提供することができる。 According to the present invention, it is possible to provide a substrate inspection apparatus capable of reducing the time required for inspection.
そこで、本発明によれば、検査に要する時間を短縮することが可能な基板検査方法を提供することができる。 Therefore, according to the present invention, it is possible to provide a substrate inspection method capable of reducing the time required for inspection.
以下、本発明に係る基板検査装置及び基板検査方法の実施形態に関して、添付の図面を参照しながら詳細に説明する。なお、図中、同じ要素に対しては同じ符号を付して重複した説明を省略する。 Hereinafter, embodiments of a substrate inspection apparatus and a substrate inspection method according to the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.
本実施形態の特徴の一つは、基板の配線パターンの導通検査に際し複数本の配線パターンの検査を並列処理可能な基板検査装置及び基板検査方法にある。導通検査を並列処理可能にするためには、検査対象(即ち、被検査配線パターン)の選出方法及び基板検査装置に夫々特徴がある。これらを順に説明する。 One of the features of the present embodiment is a substrate inspection apparatus and a substrate inspection method that can process a plurality of wiring patterns in parallel during the continuity inspection of the wiring patterns on the substrate. In order to enable parallel processing of the continuity inspection, there is a characteristic in the selection method of the inspection target (that is, the wiring pattern to be inspected) and the substrate inspection apparatus. These will be described in order.
[検査対象の選出方法]
説明の都合上、基板検査装置(図7参照)は、4つの検査対象の導通検査を並列処理可能な装置とする。導通検査は、検査プローブ2本一組で1本の配線パターンを検査することが出来る。そこで、回路基板の上下両面から夫々押圧接触された複数本の検査プローブの内、任意に選択された上側の4本の検査プローブと下側の4本の検査プローブとの合計8本の検査プローブを使用して導通検査を実施する。毎回の検査毎に、8本の検査プローブを2本一組の四組に振り分け、電気的に独立した4本の配線パターンに対して同時に導通検査を実施する。
[Selection method for inspection]
For convenience of explanation, it is assumed that the board inspection apparatus (see FIG. 7) is an apparatus capable of parallel processing of four inspection inspections. In the continuity inspection, one wiring pattern can be inspected by a set of two inspection probes. Therefore, among a plurality of inspection probes pressed and contacted from both the upper and lower surfaces of the circuit board, a total of eight inspection probes including arbitrarily selected upper four inspection probes and lower four inspection probes. Conduct continuity test using. For each inspection, eight inspection probes are divided into four groups of two, and a continuity test is simultaneously performed on four electrically independent wiring patterns.
(検査対象の第一の配置)
図3及び4は、検査対象の第一の配置を説明する図である。ここで、回路基板10には、例えば、配線パターン12が8個のネットA〜Hから形成されている。各ネット間は電気的に相互に独立し(即ち、絶縁状態にあり)、同一ネット内では電気的に接続されている。各ネットを形成する配線パターン12は、回路基板10の上面10u及び/又は裏面10dに導通検査に使用する検査点Pを形成する。
(First arrangement for inspection)
3 and 4 are diagrams illustrating a first arrangement of inspection objects. Here, for example, the
図3は、各検査点の特定方法を説明する図である。説明を簡単にするため、8個のネットを検査点の多いネットから順に左から右へと図示し、ネットA〜ネットHと呼ぶこととする。各ネットの検査点を、予め、1個の基準検査点P1(図中丸付き。)と、その他の検査点P2,P3,…とする。 FIG. 3 is a diagram illustrating a method for specifying each inspection point. In order to simplify the explanation, the eight nets are illustrated in order from the left to the right in order from the net with many inspection points, and are referred to as net A to net H. The inspection points of each net are preliminarily set as one reference inspection point P1 (circled in the figure) and other inspection points P2, P3,.
ネットAは、7個の検査点を有し、基準検査点P1とその他の検査点P2〜P7からなる。ネットAに対する導通検査は、基準検査点P1とその他の検査点PP2〜P7との間で順に実施される。即ち、導通検査は、P1−P2間の配線パターン、P1−P3間の配線パターン、…、P1−P7間の配線パターンで、順次実施される。 The net A has seven inspection points, and includes a reference inspection point P1 and other inspection points P2 to P7. The continuity test for the net A is sequentially performed between the reference test point P1 and the other test points PP2 to P7. That is, the continuity test is sequentially performed on the wiring pattern between P1 and P2, the wiring pattern between P1 and P3,..., The wiring pattern between P1 and P7.
ネットBは、6個の検査点を有し、基準検査点P1とその他の検査点P2〜P6からなる。同様に、ネットBに対する導通検査は、基準検査点P1とその他の検査点P2〜P6との間で順次実施される。その他のネットC〜Hに関しても同様である。 The net B has six inspection points and includes a reference inspection point P1 and other inspection points P2 to P6. Similarly, the continuity test for the net B is sequentially performed between the reference test point P1 and the other test points P2 to P6. The same applies to the other nets C to H.
このとき、基準検査点P1が回路基板の上面10uと下面10dにほぼ同数になるように設定することが好ましい。前述したように、基板検査装置は、上下各4本の合計8本の検査プローブを使用して、電気的に独立した4本の配線パターンに対して同時に導通検査を実施できる。例えば、基準検査点P1として回路基板の上面10uの検査点のみに設定すると、上側の4本の検査プローブは各ネットの基準検査点P1で占められてしまう。その結果、各ネットにおいて基準検査点P1の対となる検査点Pは、常に回路基板の下面にある検査点Pに限定されて選択の余地が狭まり、実質的に4本の配線パターンの同時導通検査を実施できなくなるからである。
At this time, it is preferable to set the reference inspection points P1 so as to be approximately the same number on the
次に、図4に示す配置表を用いて、検査対象の第一の配置を説明する。図4は、上側横方向に、毎回に検査時に於いて同時に検査可能な対象(以下、「検査対象」ともいう。)である甲、乙、丙、丁を示し、左側縦方向に検査の順番である1回目、2回目、…、9回目を示している。検査対象と検査順番で特定される各欄には、検査対象甲〜丁として実際に選出される配線パターンの属性、即ち、ネット、検査点−検査点及びそれらの検査点の位置(即ち、回路基板の上面(上)又は下面(下))が示されている。 Next, the first arrangement of the inspection object will be described using the arrangement table shown in FIG. FIG. 4 shows the first, second, third, and third of the objects that can be inspected at the same time (hereinafter also referred to as “inspection object”) in the upper horizontal direction, and the inspection order in the left vertical direction. The first time, the second time,..., The ninth time. In each column specified by the inspection object and the inspection order, attributes of the wiring pattern actually selected as the inspection object A to Ding, that is, the net, the inspection point-the inspection point, and the position of those inspection points (that is, the circuit) The top surface (top) or bottom surface (bottom) of the substrate is shown.
この第1の配置は、次の考えに基づいて決められている。 This first arrangement is determined based on the following idea.
(a)同じ検査順番のとき、同時検査可能な検査対象甲、乙、丙、丁には、相互に異なるネットに属する配線パターン12が夫々割り当てられる。即ち、ネット単位で見ると、2本の配線パターンを同時に導通検査することはない。
(a) When the inspection order is the same, the
(b) 検査対象の優先順位を甲、乙、丙、丁の順番としたとき、検査点の多いネットの順に、優先順位の高い検査対象甲、乙、丙、丁に夫々割り当てる。具体的には、検査対象甲にネットA、検査対象乙にネットB、検査対象丙にネットC、検査対象丁にネットD、が夫々割り当てられる。 (b) When the priority order of inspection objects is the order of A, B, B, and Ding, the inspection priority A, B, B, and Ding are assigned to the inspection priority A, B, B, and Ding in the order of the number of inspection points. Specifically, the net A is assigned to the inspection subject A, the net B is assigned to the inspection subject B, the net C is assigned to the inspection subject cage, and the net D is assigned to the inspection subject.
(c)同時に検査に使用できる検査プローブは、上下各4本である。従って、上面又は下面の一方の4本の検査プローブ全てに対して検査点が割り当てられたら、それ以降は、その面の検査点をもつ被検査配線パターンは割り当てることは出来ない。 (c) Up to four inspection probes can be used simultaneously for inspection. Therefore, if inspection points are assigned to all four inspection probes on one of the upper surface and the lower surface, thereafter, an inspected wiring pattern having inspection points on that surface cannot be assigned.
改めて図3及び4に示す検査対象の第一の配置を見ると、最も本数の多いネットAは、検査対象甲に割り当てられる。具体的には、ネットAでは、P1(上)−P2(上),P1(上)−P3(上),P1(上)−P4(下),P1(上)−P5(下),P1(上)−P6(下),P1(上)−P7(下)の6本の配線パターンが検査される。これらの被検査配線パターンは、同時に検査できないので検査順番1回目〜6回目の検査対象甲に夫々割り当てられる。 Looking again at the first arrangement of inspection objects shown in FIGS. 3 and 4, the net A having the largest number is assigned to the inspection object A. Specifically, in the network A, P1 (up) -P2 (up), P1 (up) -P3 (up), P1 (up) -P4 (down), P1 (up) -P5 (down), P1 Six wiring patterns of (upper) -P6 (lower) and P1 (upper) -P7 (lower) are inspected. Since these wiring patterns to be inspected cannot be inspected at the same time, they are assigned to the inspection target in the first to sixth inspection orders, respectively.
同様に、次に本数の多いネットBは、検査対象乙に割り当てられる。具体的には、ネットBでは、P1(下)−P2(下),P1(下)−P3(下),P1(下)−P4(上),P1(下)−P5(上),P1(下)−P6(上)の5本の配線パターンが検査される。これらの被検査配線パターンは、検査順番1回目〜5回目の検査対象乙に夫々割り当てられる。 Similarly, the next largest net B is assigned to the inspection object B. Specifically, in the net B, P1 (lower) -P2 (lower), P1 (lower) -P3 (lower), P1 (lower) -P4 (upper), P1 (lower) -P5 (upper), P1 (Lower) -P6 (Upper) 5 wiring patterns are inspected. These wiring patterns to be inspected are assigned to the inspection target B in the first to fifth inspection orders, respectively.
同様に、ネットCは、4本の配線パターンが検査される。これらの被検査配線パターンは、検査順番1回目〜4回目の検査対象丙に夫々割り当てられる。 Similarly, in the net C, four wiring patterns are inspected. These to-be-inspected wiring patterns are assigned to the inspection target bags in the first to fourth inspection orders, respectively.
ネットDは、P1(下)−P2(上),P1(下)−P3(下),P1(下)−P4(下)の3本の配線パターンが検査される。P1(下)−P2(上)は、検査順番1回の検査対象丁に割り当てられる。 The net D is inspected for three wiring patterns of P1 (lower) -P2 (upper), P1 (lower) -P3 (lower), and P1 (lower) -P4 (lower). P1 (lower) -P2 (upper) is assigned to the inspection object in the inspection order once.
しかし、ネットDのP1(下)−P3(下)を検査順番2回目の検査対象丁に割り当てることは出来ない。検査順番2回目では、ネットA,B,Cにより、上面及び下面の検査プローブ各3本が既に使用されており、P1(下)−P3(下)では下面の検査プローブが不足するからである。同じ理由で、P1(下)−P3(下)を、検査順番3〜4回目に割り当てることが出来ない。そこで、P1(下)−P3(下)を検査順番5回目に割り当てる。同じ理由で、P1(下)−P4(下)を検査順番6回目に割り当てる。 However, P1 (bottom) -P3 (bottom) of the net D cannot be assigned to the second inspection target in the inspection order. This is because, in the second inspection order, three inspection probes on the upper surface and the lower surface are already used by the nets A, B, and C, and the inspection probes on the lower surface are insufficient in P1 (lower) -P3 (lower). . For the same reason, P1 (lower) -P3 (lower) cannot be assigned to the third to fourth inspection orders. Therefore, P1 (lower) -P3 (lower) is assigned to the fifth inspection order. For the same reason, P1 (lower) -P4 (lower) are assigned to the sixth inspection order.
ネットEのP1(下)−P2(下)は、同じ理由で検査順番2〜6回目の検査対象丁に割り当てることが出来ず、検査順番7回目の検査対象丁に割り当てる。
P1 (bottom) -P2 (bottom) of the net E cannot be assigned to the inspection target pieces in the
次のネットFのP1(上)−P2(下)は、空欄の多い検査順番6回目を検討し、検査対象丙に割り当てる。P1(上)−P3(下)は、検査順番7回目の検査対象丙に割り当てられる。 P1 (upper) -P2 (lower) of the next net F considers the sixth inspection order with many blanks and assigns it to the inspection target cage. P1 (upper) -P3 (lower) are assigned to the inspection object basket in the seventh inspection order.
以下、同様にして、同時検査可能な配線パターン甲、乙、丙、丁に対して、各検査順番において被検査配線パターンが割り当てられ、検査対象の第一配置表が決定される。 In the same manner, the wiring patterns to be inspected are assigned in the respective inspection orders to the wiring patterns A, B, B, and Ding that can be simultaneously inspected, and the first arrangement table to be inspected is determined.
図4に示す検査対象の第一の配置に従って、1回目の導通検査で甲、乙、丙、丁として、次の4本の配線パターンが同時に実施される。 In accordance with the first arrangement of the inspection object shown in FIG. 4, the following four wiring patterns are simultaneously performed as the first, second, second, and second in the first continuity test.
(1)配線パターン甲として、ネットAの基準検査点P1(上)と検査点P2(上)との間の配線パターン
(2)配線パターン乙として、ネットBの基準検査点P1(下)と検査点P2(下)との間の配線パターン
(3)配線パターン丙として、ネットCの基準検査点P1(上)と検査点P2(下)との間の配線パターン
(4)配線パターン丁として、ネットDの基準検査点P1(下)と検査点P2(上)との間の配線パターン。
(1) As a wiring pattern former, a wiring pattern between the reference inspection point P1 (upper) and the inspection point P2 (upper) of the net A
(2) As a wiring pattern B, a wiring pattern between the reference inspection point P1 (bottom) and inspection point P2 (bottom) of the net B
(3) A wiring pattern between the reference inspection point P1 (upper) and the inspection point P2 (lower) of the net C as a wiring pattern 丙.
(4) A wiring pattern between the reference inspection point P1 (bottom) and the inspection point P2 (top) of the net D as a wiring pattern.
次の2回目の検査で、次の4本の配線パターンの導通検査が同時に実施される。 In the next second inspection, the following four wiring patterns are simultaneously inspected.
(1)配線パターン甲として、ネットAの基準検査点P1(上)と検査点P3(上)との間の配線パターン
(2)配線パターン乙として、ネットBの基準検査点P1(下)と検査点P3(下)との間の配線パターン
(3)配線パターン丙として、ネットCの基準検査点P1(上)と検査点P3(下)との間の配線パターン
(4)配線パターン丁として、ネットDの基準検査点P1(下)と検査点P3(上)との間の配線パターン
次の3回目の検査では、図に示す4本の配線パターンの導通検査が同時に実施される。4回目〜7回目の検査までは、図に示す3本の配線パターンの導通検査が同時に実施される。8回目の検査では、図に示す2本の配線パターンの導通検査が同時に実施される。
(1) As a wiring pattern former, a wiring pattern between the reference inspection point P1 (upper) and the inspection point P3 (upper) of the net A
(2) As a wiring pattern B, a wiring pattern between the reference inspection point P1 (bottom) and the inspection point P3 (bottom) of the net B
(3) As a wiring pattern 丙, a wiring pattern between the reference inspection point P1 (upper) and the inspection point P3 (lower) of the net C
(4) As a wiring pattern, the wiring pattern between the reference inspection point P1 (bottom) and the inspection point P3 (top) of the net D In the next third inspection, the continuity inspection of the four wiring patterns shown in the figure Are performed simultaneously. Until the fourth to seventh inspections, the continuity inspection of the three wiring patterns shown in the figure is performed simultaneously. In the eighth inspection, the continuity inspection of the two wiring patterns shown in the figure is performed simultaneously.
同時検査可能な検査対象(甲、乙等)に優先順位を付して、配線本数の多いネットを優先順位の高い検査対象に割り当てることにより、検査対象の選出方法が一義的に決定される。従って、プログラムを組むことにより、検査対象の選出方法をコンピュータ処理することが出来る。予め、コンピュータのROM等に記憶しておくことにより、後述の基板検査方法を実施できる。 By assigning priorities to inspection objects that can be inspected simultaneously (Exhibit A, B, etc.) and assigning a net with a large number of wirings to inspection objects with a high priority, the selection method of inspection objects is uniquely determined. Therefore, by selecting a program, the method for selecting the inspection object can be computer processed. By storing in advance in a computer ROM or the like, a substrate inspection method described later can be implemented.
以上により、後で説明する基板検査装置において、検査順番1〜8回目の夫々に於いて、配線パターン甲、乙、丙、丁を同時に導通検査することにより、検査時間の短縮化が図れる。 As described above, in the board inspection apparatus described later, the inspection time can be shortened by simultaneously conducting the continuity inspection of the wiring pattern A, B, B, and Ding in each of the inspection orders 1 to 8.
(検査対象の第二の配置)
図5及び6に示す配置表を用いて、検査対象の第二の配置を説明する。図5の配置表に示す配置は、第一の配置(図3参照)を更に再配置して、検査時間を短縮した配置である。
(Second arrangement for inspection)
The second arrangement of the inspection object will be described using the arrangement tables shown in FIGS. The arrangement shown in the arrangement table of FIG. 5 is an arrangement in which the first arrangement (see FIG. 3) is further rearranged to shorten the inspection time.
回路基板10の導通検査は、一対の検査プローブを被検査配線パターン12に押圧接触させ、所定の検査電圧を印加し、流れる電流が一定に達したとき電流値を検出する。この電流が一定に達する時間(即ち、被検査配線パターンが所定電圧にチャージアップされるまでの時間)は、被検査配線パターンの抵抗値に依存している。配線パターンの抵抗値を判定する場合には、その抵抗値に応じて判定しきい値(判定レンジ)が変更される。このため、配線パターンの抵抗値は、配線パターンが有する抵抗値によって判定レンジが変更されるため、この変更に応じて、検査時間に影響を与えることになる。このように、各検査順番で必要な検査時間は、同時検査される配線パターン中の最も検査時間の長い被検査配線パターンによって決定される。
In the continuity inspection of the
そこで、第一の配置により同時検査可能な検査対象甲、乙、丙、丁に夫々割り当てられた配線パターンに対して、検査時間の平滑化の観点から、更に再配置することが好ましい。 Therefore, it is preferable to further rearrange the wiring patterns assigned to the inspection subject A, B, B, and Ding that can be simultaneously inspected by the first arrangement from the viewpoint of smoothing the inspection time.
検査対象甲、乙、丙、丁に対して、1本だけ検査時間の長い配線パターンを割り当てると、他の配線パターンの検査が終了しても、長い配線パターンに要する検査時間が終了するまで検査は終了しない。そのため、第一の配置として割り当てられた被検査パターンの入れ替え(再配置)を行って、検査対象甲、乙、丙、丁の各々の必要検査時間を横並びに揃えている(即ち、平滑化している)。この再配置により、検査時間の短い4本の被検査配線パターンを同時検査するときは検査時間の短縮が図れる。これにより、回路基板の導通検査全体として、検査時間の短縮化が図れる。以下、具体的に説明する。 If only one wiring pattern with a long inspection time is assigned to the inspection target A, B, Tsuji, and Ding, even if the inspection of other wiring patterns is completed, the inspection is performed until the inspection time required for the long wiring pattern is completed. Does not end. Therefore, the inspection pattern assigned as the first arrangement is replaced (rearranged), and the required inspection times of the inspection subject A, B, B, and Ding are aligned side by side (that is, smoothed) ) This rearrangement can shorten the inspection time when simultaneously inspecting four inspected wiring patterns having a short inspection time. As a result, the inspection time can be shortened as a whole circuit board continuity inspection. This will be specifically described below.
一般に、配線パターンは、電源・GND系のパターン配線は抵抗値が比較的小さく、信号系のパターン配線は抵抗値が比較的高い。更に、信号系のパターン配線の抵抗値の大小が或る程度分かっている場合、配線パターンを、電源・GND系の配線パターンと、抵抗値小の信号系配線パターンと、抵抗値大の信号系配線パターンに分けることもできる。更に、配線パターンの長さが、回路基板の論理設計情報から配線パターン形成用マスクをCADで製作する際のデータから取得出来る場合には、配線パターンの抵抗値を配線パターンの長さに比例するとしてもよい。 In general, the power supply / GND pattern wiring has a relatively small resistance value, and the signal pattern wiring has a relatively high resistance value. Furthermore, when the resistance value of the signal system pattern wiring is known to some extent, the wiring pattern is divided into a power source / GND system wiring pattern, a signal system wiring pattern with a small resistance value, and a signal system with a large resistance value. It can also be divided into wiring patterns. Further, when the length of the wiring pattern can be obtained from the data when the wiring pattern forming mask is manufactured by CAD from the logic design information of the circuit board, the resistance value of the wiring pattern is proportional to the length of the wiring pattern. It is good.
或いは、良品の回路基板を選択し、これを導通検査における判断基準とする場合もある。基板検査装置を使って、この良品回路基板から各配線パターンの抵抗値データを吸い上げ、これに基づき配線パターン毎の判定しきい値(判定レンジ)を設定する。設定レンジの変更・設定に応じて、必要な検査時間を定めることが出来できる。ここでは、このような場合の再配置について具体的に説明する。 Alternatively, a non-defective circuit board may be selected and used as a criterion for continuity inspection. Using the board inspection device, the resistance value data of each wiring pattern is taken up from the non-defective circuit board, and a determination threshold value (determination range) for each wiring pattern is set based on this. The required inspection time can be determined according to the change / setting of the setting range. Here, the rearrangement in such a case will be specifically described.
図6は、同時検査可能な検査対象甲、乙、丙、丁に対して、検査順番毎に、第一の配置(図4参照)で決定された被検査配線パターンの必要な検査時間を示したものである。検査時間を時間比で表示したため、単位は無名数とする。検査順番1回目では、検査対象甲、乙、丙、丁に対して、検査時間3、3、2、2の被検査配線パターンが夫々割り当てられている。同様に、検査順番2回目では、検査対象甲、乙、丙、丁に対して、検査時間4、4、3、3の被検査配線パターンが夫々割り当てられている。検査順番3以降も同様に示されている。なお、各検査順番において、最長検査時間に対して下線が付されてある。
FIG. 6 shows the required inspection time of the inspected wiring pattern determined in the first arrangement (see FIG. 4) for each inspection order for the inspection target A, B, B, and Ding that can be inspected simultaneously. It is a thing. Since the inspection time is displayed as a time ratio, the unit is unnamed. In the first inspection order, the inspected wiring patterns having
ここで、検査順番3回目では、検査対象丙の検査時間が最も長い配線パターンであり、検査時間4である(再配置前)。次は、検査対象丁の検査時間3である。従って、検査順番3回目の検査対象丙にある被検査配線パターンを、検査順番7回目の検査対象丙にある被検査配線パターン(検査時間3)と交換する。検査点の位置は、いずれも(上)(下)であり、検査プローブが不足することはない。この再配置により、検査時間の最も長い配線パターンは検査対象丙及び丁の検査時間3となる。
Here, in the third inspection order, the wiring pattern having the longest inspection time is the inspection time 4 (before rearrangement). Next is
同様に、検査順番4回目では、検査対象丙の検査時間が最も長い配線パターンであり、検査時間5である(再配置前)。次は、検査対象甲及び乙の検査時間3である。従って、検査順番4回目の検査対象丙にある被検査配線パターンを、検査順番6回目の検査対象丙にある被検査配線パターン(検査時間2)と交換する。検査点の位置は、いずれも(上)(下)であり、検査プローブが不足することはない。この再配置により、検査時間が最も長い配線パターンは検査対象甲及び乙の検査時間3となる。
Similarly, in the fourth inspection order, the wiring pattern has the longest inspection time and the inspection time is 5 (before rearrangement). Next is
この結果、検査順番7回目では、検査時間が最も長い配線パターンが検査時間3から4へと増加する。しかし、検査順番3回目で検査時間1、検査順番4回目で検査時間3の減少があり、全体として平滑化が図れる。
As a result, the wiring pattern with the longest inspection time increases from the
第二の配置表の作成に関しても、プログラムを組むことにより、検査対象の選出方法をコンピュータ処理することが出来る。予め、コンピュータのROM等に記憶しておくことにより、後述の基板検査方法を実施できる。 Regarding the creation of the second arrangement table, the selection method of the inspection object can be computer-processed by creating a program. By storing in advance in a computer ROM or the like, a substrate inspection method described later can be implemented.
このような再配置を実施することにより、全体で導通検査時間の短縮が図ることが出来る。 By carrying out such rearrangement, it is possible to shorten the continuity inspection time as a whole.
[基板検査装置]
(検査装置)
図7は、上述した検査対象の選出方法により決定した4本の配線パターンを同時検査する基板検査装置20のブロック図である。
[Board inspection equipment]
(Inspection equipment)
FIG. 7 is a block diagram of the board inspection apparatus 20 that simultaneously inspects the four wiring patterns determined by the above-described inspection object selection method.
基板検査装置20は、回路基板10の両面に夫々位置して検査点に押圧接触する上側及び下側検査プローブ群22u,22dと、各検査プローブ群から4本の検査プローブを選択する上側及び下側スキャナ24u,24dと、上側及び下側スキャナからのケーブルを受け、4本の被検査配線パターンに対応する4組の組み合わせにする組み合わせ回路26と、各組に夫々接続された電圧源及び電流検出手段の回路32−1〜32−4と、これらの要素を制御する制御部36と、検査結果を表示するモニタ38とを備えている。
The board inspection device 20 is located on both surfaces of the
なお、このブロック図では、図面を簡素化して見易いものとするため、通常、基板検査装置20が備えている回路基板位置決め機構、検査プローブを固定する検査治具、スキャナを制御するテスターコントローラ、回路基板やスキャナを駆動する駆動機構等は省略してあることを承知されたい。このブロック図では、本実施形態を理解するに必要な最小の要素のみを表示する。 In this block diagram, the circuit board positioning mechanism, the inspection jig for fixing the inspection probe, the tester controller for controlling the scanner, and the circuit are usually provided in the substrate inspection apparatus 20 in order to simplify the drawing and make it easy to see. It should be noted that the driving mechanism for driving the substrate and the scanner is omitted. In this block diagram, only the minimum elements necessary for understanding the present embodiment are displayed.
各要素について説明する。上側及び下側検査プローブ群22u,22dは、回路基板10に形成された全ての検査点Pに押圧接触し得る検査プローブを有する。
Each element will be described. The upper and lower
上側及び下側スキャナ24u,24dは、各々、検査プローブ1本ずつつながったスイッチ(図示せず。)を有し、検査対象の検査点につながったスイッチを閉じ、他のスイッチを開放する。本実施形態では、上側及び下側スキャナは、各々、4本の検査プローブからの出力を組み合わせ回路26に接続する。
The upper and
組み合わせ回路26は、選択回路の一種であって、上側及び下側スキャナからの8本の検査プローブにつながった出力34u,34dを、配置表(所望の第一又は第二の配置表をいう。)に基づいて、被検査パターン単位の2本ずつ四組(37−1〜37−4)の出力の組み合わせにする。組み合わせ回路26は、各組の出力を4個の電圧源及び電流検出手段の回路32−1〜32−4に夫々送る。
The
電圧源及び電流検出手段の回路32−1〜32−4は、各組に対して設けられ、夫々検査電圧を印加する可変直流電圧源28及び流れる電流を検出する電流検出手段30を有する。 The voltage source and current detection means circuits 32-1 to 32-4 are provided for each set, and each includes a variable DC voltage source 28 that applies a test voltage and a current detection means 30 that detects a flowing current.
制御部36は、これら要素の制御を実行するCPU、記憶領域及び作業領域等に使用されるRAM、この基板検査方法を実行するプログラム等を記憶したROM等(いずれも図示せず。)を有する通常のコンピュータよりなる。HDD等の記録装置(図示せず。)を設けてもよい。
The
この基板検査装置20は、回路基板の4本の被検査配線パターン12を同時に導通検査する。上側及び下側スキャナ24u,24dにより、配置表に基づき対応する8本の検査プローブを選択し、組み合わせ回路26により被検査配線パターン12に対応する2本ずつの検査プローブからの出力に組み合わせる。各組に対して1個の電圧源及び電流検出手段の回路32が用意される。各組は電気的に独立した閉回路を形成し、所定の検査電圧が印加され、流れる電流が電流検出手段30−1〜30−4で検出される。
The board inspection apparatus 20 simultaneously conducts a continuity inspection on the four inspected
なお、図7では、上側及び下側スキャナ24u,24dは、各々、4本の検査プローブからの出力34u,34dを組み合わせ回路26に接続している。しかし、上側及び下側検査プローブ群22u,22dに属する全ての検査プローブからの出力を、上側及び下側スキャナ24u,24dを介して組み合わせ回路26に送るようにしてもよい。即ち、上側及び下側スキャナ24u,24dと組み合わせ回路26との間を、検査プローブの個数に対応するケーブルの本数で接続してもよい。この場合、組み合わせ回路26において、上側及び下側スキャナ24u,24dのスイッチが閉じている8個の出力を選択すると共に、被検査配線パターンに対応して一対2個の組み合わせとし、4個の電圧源及び電流検出手段の回路32−1〜32−4に夫々送る。
In FIG. 7, the upper and
(検査方法)
図8は、図7の基板検査装置20が実行する基板検査方法のフローである。予め記憶されているプログラムに沿って、制御部36により実行される。
(Inspection method)
FIG. 8 is a flowchart of the substrate inspection method executed by the substrate inspection apparatus 20 of FIG. It is executed by the
ステップS10で、検査順番を設定する。配置表(図4及び5参照)の左側縦方向に表示する1回目、2回目、…順番に設定する。 In step S10, the inspection order is set. First, second,... Displayed in the left vertical direction of the arrangement table (see FIGS. 4 and 5) are set in order.
ステップS11で、配置表により検査点Pを決定する。例えば、第二の配置表の検査順番1回目では、ネットA,B,C,Dの夫々の検査点P1,P2が、検査対象甲〜丁として夫々決定される。 In step S11, the inspection point P is determined from the arrangement table. For example, in the first inspection order of the second arrangement table, the inspection points P1 and P2 of the nets A, B, C, and D are respectively determined as the inspection target A to Ding.
ステップS12で、検査時間が設定される。この設定される検査時間は、同時検査される配線パターン中の判定レンジに応じて決定される。図6を参照すると、検査時間の最も長い配線パターンは、ネットA及びBの配線パターンであり、これらに対応した検査時間が設定される。 In step S12, the inspection time is set. This set inspection time is determined according to the determination range in the wiring patterns to be simultaneously inspected. Referring to FIG. 6, the wiring patterns with the longest inspection time are the wiring patterns of nets A and B, and the inspection time corresponding to these is set.
ステップS13で、検査電圧Vが検査プローブから被検査配線パターンに印加される。検査電圧の印加は、4個の電圧源及び電流検出手段の回路32−1〜32−4により、各組に対して電気的に独立して行われる。 In step S13, the inspection voltage V is applied from the inspection probe to the wiring pattern to be inspected. The inspection voltage is applied to each group electrically independently by the four voltage sources and the current detection means circuits 32-1 to 32-4.
ステップS14で、ステップS12で設定された検査時間に達したか判定される。 In step S14, it is determined whether the inspection time set in step S12 has been reached.
ステップS15で、各組において、流れる電流値が測定される。 In step S15, the flowing current value is measured in each group.
ステップS16で、各組において、被検査配線パターンの抵抗値Rが算出される。 In step S16, the resistance value R of the wiring pattern to be inspected is calculated for each group.
ステップS17で、各組において、抵抗値Rが予め定められた基準抵抗値RREF以下か判定される。基準抵抗値RREF以下であればステップS18に進んで良好と判定され、超えていればステップS19に進んで不良と判定される。所望により、逐次又は検査終了後に検査結果はモニタに表示される。 In step S17, it is determined in each group whether the resistance value R is equal to or less than a predetermined reference resistance value RREF . If it is equal to or less than the reference resistance value R REF , the process proceeds to step S18 and is determined to be good, and if it exceeds, the process proceeds to step S19 and is determined to be defective. If desired, the inspection results are displayed on the monitor sequentially or after completion of the inspection.
ステップS20で、配置表に示す全ての配線パターンの検査が終了したか判定され、終了していないときはステップS10に戻り、次の検査順番の検査が実行される。 In step S20, it is determined whether or not the inspection of all the wiring patterns shown in the arrangement table has been completed. If not, the process returns to step S10, and the inspection in the next inspection order is executed.
以上により、4本の配線パターンに対する導通検査の並列処理が行われる。 As described above, the parallel processing of the continuity test for the four wiring patterns is performed.
[代替例等]
これら実施形態に対して、当業者が容易に実施し得る付加・変更・削除・改良は、本発明の範囲に含まれる。例えば、次のような事項が挙げられる。
[Alternative examples]
Additions, changes, deletions and improvements that can be easily implemented by those skilled in the art are included in the scope of the present invention. For example, the following matters can be mentioned.
(1)実施形態では、4本の配線パターンの同時実施を説明したが、これに限定されない。同時実施できる配線パターンの本数は任意である。決定した配線パターンの本数に対応して、配置表を作成し、プログラムを修正し、スキャナ、組み合わせ回路、電圧源及び電流検出手段の回路等を変更する。 (1) In the embodiment, the simultaneous implementation of four wiring patterns has been described, but the present invention is not limited to this. The number of wiring patterns that can be simultaneously implemented is arbitrary. Corresponding to the determined number of wiring patterns, an arrangement table is created, the program is modified, and the scanner, combinational circuit, voltage source, current detection circuit, and the like are changed.
(2)四端子測定の採用
実施形態では、1本の被検査配線パターンの導通検査に際して、一対の検査プローブを用いて、検査電圧を印加し、流れる電流を検出している。
(2) Adoption of four-terminal measurement In the embodiment, when conducting a continuity test of one wiring pattern to be inspected, a pair of inspection probes are used to apply an inspection voltage and detect a flowing current.
近年、検査プローブと被検査配線パターンの間の接触抵抗を除去するため、電圧端子と電流端子を分離した四端子測定が採用されている。通常、1本の検査プローブを、軸方向に分割したり、芯部材とそれを同心円的に囲む円筒部材に分離したりして、電気的に絶縁して電流端子及び電圧端子の2端子としている。 In recent years, in order to remove the contact resistance between the inspection probe and the wiring pattern to be inspected, four-terminal measurement in which the voltage terminal and the current terminal are separated has been adopted. Usually, one inspection probe is divided in the axial direction, or separated into a core member and a cylindrical member that concentrically surrounds it, and is electrically insulated into two terminals, a current terminal and a voltage terminal. .
本発明は、このような検査プローブを採用することにより四端子測定も実施できる。 The present invention can also perform four-terminal measurement by employing such an inspection probe.
(3)検査対象の第一の配置と第二の配置の一体化
第一の配置の説明で、図3を用いた説明で、回路基板の検査点に対する符号に付与を、基準検査点P1を除き、任意であるとした。
(3) Integration of the first arrangement and the second arrangement to be inspected In the explanation of the first arrangement, in the explanation using FIG. 3, the reference to the inspection point of the circuit board is given, and the reference inspection point P1 is set. Except for being optional.
この際、基準検査点P1から近い(被検査配線パターンの短い)順に、検査点P2,P3,P4,…とすることにより、かなりの確率で各検査順序内の被検査配線パターン長の平滑化が図れる。更に、必要に応じて、第二の再配置を行ってもよい。 At this time, by setting the inspection points P2, P3, P4,... In the order closer to the reference inspection point P1 (shortest inspection target wiring pattern), the inspection target wiring pattern length in each inspection order is smoothed with a considerable probability. Can be planned. Furthermore, you may perform 2nd rearrangement as needed.
(4)実施形態では、検査点が回路基板の上面及び下面の両面にある場合を説明した。しかし、検査点が、回路基板の上面及び下面の一方(片面)に有る場合にも適用できる。 (4) In the embodiment, the case where the inspection points are on both the upper surface and the lower surface of the circuit board has been described. However, the present invention can also be applied when the inspection point is on one (one side) of the upper surface and the lower surface of the circuit board.
[実施形態の利点・効果]
(1)複数の配線パターンの導通検査を同時に実施できることにより、検査時間の短縮が図れる。
[Advantages and effects of the embodiment]
(1) Since the continuity inspection of a plurality of wiring patterns can be performed simultaneously, the inspection time can be shortened.
(2)第一の配置表で説明したように、同時検査可能な検査対象(甲、乙等)に優先順位を付して、配線本数の多いネットを優先順位の高い検査対象に割り当てることにより、検査対象の選出方法が一義的に決定される。従って、プログラムを組むことにより、検査対象の選出方法をコンピュータ処理することが出来る。同様の理由により、第二の配置表も検査対象の選出方法をコンピュータ処理することが出来る。 (2) As explained in the first allocation table, by assigning priorities to inspection targets (Exhibit A, B, etc.) that can be inspected at the same time, and assigning a net with a large number of wirings to inspection targets with a high priority The selection method of the inspection object is uniquely determined. Therefore, by selecting a program, the method for selecting the inspection object can be computer processed. For the same reason, the second arrangement table can also be computer-processed for selecting the inspection target.
(3) 第2の配置表で説明したように、各組の配線パターン長を平滑化する(パターン長を揃える)ことにより、更に、検査時間の短縮が可能となる。 (3) As described in the second arrangement table, the inspection time can be further shortened by smoothing the wiring pattern length of each group (equalizing the pattern length).
[その他]
以上により本発明に係る基板検査装置及び基板検査方法の実施形態に関して説明したが、本発明はこれらの実施形態に限定されない。本発明の技術的範囲、添付の特許請求の範囲の記載に基づいて定められる。
[Others]
Although the embodiments of the substrate inspection apparatus and the substrate inspection method according to the present invention have been described above, the present invention is not limited to these embodiments. It is determined based on the technical scope of the present invention and the description of the appended claims.
10:回路基板、 12:配線パターン、 20:基板検査装置、 22u:上側検査プローブ群、 22d:下側検査プローブ群、 24u:上側検査スキャナ、 24d:下側スキャナ、 26:組み合わせ回路、 28−1〜28−4:可変直流電圧源、 30−1〜30−4:電流検出手段、 32−1〜32−4:電圧源及び電流検出手段の回路、 36:制御部、 38:モニタ、 100:回路基板、 102:配線パターン、 104u:上側検査プローブ群、 104d:下側検査プローブ群、 106u:上側スキャナ、 106d:下側スキャナ、 112:直流電圧源、 114:電流検出手段、
甲,乙,丙,丁:検査対象
A,B,C,D,E,F,G,H:ネット、 P1:基準検査点、 P2,P3、…:検査点、
10: Circuit board, 12: Wiring pattern, 20: Board inspection device, 22u: Upper inspection probe group, 22d: Lower inspection probe group, 24u: Upper inspection scanner, 24d: Lower scanner, 26: Combination circuit, 28- 1 to 28-4: variable DC voltage source, 30-1 to 30-4: current detection means, 32-1 to 32-4: circuit of voltage source and current detection means, 36: control unit, 38: monitor, 100 : Circuit board, 102: wiring pattern, 104u: upper inspection probe group, 104d: lower inspection probe group, 106u: upper scanner, 106d: lower scanner, 112: DC voltage source, 114: current detection means,
A, B, C, D, E, F, G, H: Net, P1: Reference inspection point, P2, P3, ...: Inspection point,
Claims (6)
前記回路基板の表面に現れた前記配線パターンに形成された検査点に対して押圧接触する検査プローブと、
毎回の検査順番毎に、検査対象となる複数本(N)の配線パターンを選出する検査対象選出手段により選出された配線パターンからの出力を選択するスキャナ手段と、
前記スキャナ手段からの出力を、検査対象となる個々の配線パターンに対応する出力に組み合わせる組み合わせ回路手段と、
検査対象となる個々の配線パターンに対して検査電圧を印加して、流れる電流を検出する、個数Nの電圧源及び電流検出手段とを備え、
前記配線パターンを選出する検査対象選出手段は、同時検査可能対象(個数N)に優先順位を付して、配線本数の多いネットの配線パターンを優先順位の高い検査対象として選出した配置表に基づき実施される、基板検査装置。 A circuit board inspection apparatus capable of performing parallel processing of a plurality (M) of wiring patterns forming a plurality of nets (L) in units of the number (N) that can be simultaneously inspected when conducting a continuity inspection of wiring patterns on a circuit board. There,
An inspection probe that is pressed against an inspection point formed on the wiring pattern that appears on the surface of the circuit board;
Scanner means for selecting an output from the wiring pattern selected by the inspection object selection means for selecting a plurality of (N) wiring patterns to be inspected for each inspection order;
Combinational circuit means for combining the output from the scanner means with the output corresponding to each wiring pattern to be inspected;
A number N of voltage sources and current detection means for detecting a flowing current by applying an inspection voltage to each wiring pattern to be inspected;
The inspection object selection means for selecting the wiring pattern assigns priorities to simultaneously inspectable objects (number N), and based on an arrangement table in which wiring patterns of nets with a large number of wirings are selected as inspection objects with high priorities. A substrate inspection apparatus to be implemented.
前記スキャナ手段は、前記回路基板の両面に配置された上側及び下側スキャナを有し、
上側及び下側スキャナは、各々、同時検査可能対象数(N)に基づきN個の検査プローブからの出力を選択するように構成され、
前記配線パターンを選出する検査対象選出手段は、検査対象となる配線パターンの検査点の個数が前記回路基板の上面又は下面に関してN個以下であるという条件下で、同時検査可能対象(個数N)に優先順位を付して、配線本数の多いネットの配線パターンを優先順位の高い検査対象として順次選出した配置表に基づき実施される、基板検査装置。 The board inspection apparatus according to claim 1,
The scanner means has upper and lower scanners disposed on both sides of the circuit board,
The upper and lower scanners are each configured to select outputs from N inspection probes based on the number of simultaneously inspectable objects (N),
The inspection object selection means for selecting the wiring pattern is an object that can be inspected simultaneously (number N) under the condition that the number of inspection points of the wiring pattern to be inspected is N or less with respect to the upper or lower surface of the circuit board. A substrate inspection apparatus that is implemented based on an arrangement table in which priorities are assigned to the wiring patterns of the nets having a large number of wirings and sequentially selected as inspection targets with a high priority.
前記配線パターンを選出する検査対象選出手段は、更に、検査順番毎に、同時検査対象となる配線パターンの各々に必要な検査時間を揃えるため、検査対象となる配線パターンを再配置した配置表に基づき実施される、基板検査装置。 The board inspection apparatus according to claim 1,
The inspection object selection means for selecting the wiring pattern is further arranged in an arrangement table in which the wiring patterns to be inspected are rearranged in order to align the inspection time required for each of the wiring patterns to be simultaneously inspected for each inspection order. A substrate inspection apparatus implemented based on the above.
検査順番毎に、配置表に基づき、同時検査の対象となる複数本(N)の配線パターンを選出し、
検査電圧を、前記複数本(N)の配線パターンに夫々印加し、
所定時間後に、前記複数本(N)の配線パターンに夫々流れる電流を検出し、
前記検査電圧値と検出電流値から、前記複数本(N)の配線パターンの個々の抵抗値を算出し、
算出抵抗値と基準抵抗値と比較して、該配線パターンの良否を判定するステップを含み、
前記配置表は、同時検査可能対象(個数N)に優先順位を付して、配線本数の多いネットの配線パターンを優先順位の高い検査対象として選出している、基板検査方法。 This is a substrate inspection method in which a plurality of (M) wiring patterns forming a plurality of nets (L) are processed in parallel in units of simultaneously inspectable objects (number N) when conducting a continuity inspection of circuit board wiring patterns. And
For each inspection order, a plurality (N) of wiring patterns to be subjected to simultaneous inspection are selected based on the layout table,
An inspection voltage is applied to each of the multiple (N) wiring patterns,
After a predetermined time, currents flowing through the plurality of (N) wiring patterns are detected,
From the inspection voltage value and the detected current value, the individual resistance values of the multiple (N) wiring patterns are calculated,
Comparing the calculated resistance value with a reference resistance value, and determining whether the wiring pattern is good or bad,
In the substrate inspection method, the arrangement table assigns priorities to the simultaneously inspectable objects (number N), and selects a wiring pattern of a net having a large number of wirings as an inspection object having a high priority.
前記配置表は、更に、検査順番毎に、同時検査対象となる配線パターンの各々に必要な検査時間を揃えるため、検査対象となる配線パターンを再配置した配置表である、基板検査方法。 The substrate inspection method according to claim 4,
Further, the arrangement table is an arrangement table in which the wiring patterns to be inspected are rearranged in order to arrange the inspection time required for each of the wiring patterns to be inspected simultaneously for each inspection order.
検査順番毎に、予め検査時間を設定し、該検査時間は同時検査可能な配線パターンの中で最も長い配線パターン長に従って決定される、基板検査方法。 In the board | substrate inspection method of Claim 4 or 5,
A substrate inspection method in which an inspection time is set in advance for each inspection order, and the inspection time is determined according to the longest wiring pattern length among the wiring patterns that can be simultaneously inspected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007125093A JP5004010B2 (en) | 2007-05-09 | 2007-05-09 | Substrate inspection apparatus and substrate inspection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007125093A JP5004010B2 (en) | 2007-05-09 | 2007-05-09 | Substrate inspection apparatus and substrate inspection method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008281406A true JP2008281406A (en) | 2008-11-20 |
JP5004010B2 JP5004010B2 (en) | 2012-08-22 |
Family
ID=40142346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007125093A Active JP5004010B2 (en) | 2007-05-09 | 2007-05-09 | Substrate inspection apparatus and substrate inspection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5004010B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013104798A (en) * | 2011-11-15 | 2013-05-30 | Sharp Corp | Inspection equipment, inspection method, inspection program, and program recording medium |
JP2013104799A (en) * | 2011-11-15 | 2013-05-30 | Sharp Corp | Inspection equipment, inspection method, inspection program, and program recording medium |
JP2014102187A (en) * | 2012-11-21 | 2014-06-05 | Hioki Ee Corp | Circuit board inspection device and circuit board inspection method |
WO2014188701A1 (en) * | 2013-05-20 | 2014-11-27 | Nidec-Read Corporation | Board inspection method |
JP2015021765A (en) * | 2013-07-17 | 2015-02-02 | 日置電機株式会社 | Data generation device and circuit board inspection system |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62180276A (en) * | 1986-02-05 | 1987-08-07 | Ibiden Co Ltd | Method and device for inspecting printed wiring board |
JPH06207963A (en) * | 1993-01-12 | 1994-07-26 | Matsushita Electric Ind Co Ltd | Production of test data for printed board |
JP2005300386A (en) * | 2004-04-13 | 2005-10-27 | Micro Craft Kk | Circuit board inspection device and inspection method |
JP2006047172A (en) * | 2004-08-06 | 2006-02-16 | Nidec-Read Corp | Apparatus, method and program for inspecting substrate |
-
2007
- 2007-05-09 JP JP2007125093A patent/JP5004010B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62180276A (en) * | 1986-02-05 | 1987-08-07 | Ibiden Co Ltd | Method and device for inspecting printed wiring board |
JPH06207963A (en) * | 1993-01-12 | 1994-07-26 | Matsushita Electric Ind Co Ltd | Production of test data for printed board |
JP2005300386A (en) * | 2004-04-13 | 2005-10-27 | Micro Craft Kk | Circuit board inspection device and inspection method |
JP2006047172A (en) * | 2004-08-06 | 2006-02-16 | Nidec-Read Corp | Apparatus, method and program for inspecting substrate |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013104798A (en) * | 2011-11-15 | 2013-05-30 | Sharp Corp | Inspection equipment, inspection method, inspection program, and program recording medium |
JP2013104799A (en) * | 2011-11-15 | 2013-05-30 | Sharp Corp | Inspection equipment, inspection method, inspection program, and program recording medium |
JP2014102187A (en) * | 2012-11-21 | 2014-06-05 | Hioki Ee Corp | Circuit board inspection device and circuit board inspection method |
WO2014188701A1 (en) * | 2013-05-20 | 2014-11-27 | Nidec-Read Corporation | Board inspection method |
JP2014228301A (en) * | 2013-05-20 | 2014-12-08 | 日本電産リード株式会社 | Board inspection method |
JP2015021765A (en) * | 2013-07-17 | 2015-02-02 | 日置電機株式会社 | Data generation device and circuit board inspection system |
Also Published As
Publication number | Publication date |
---|---|
JP5004010B2 (en) | 2012-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09152457A (en) | Electric wiring inspection method and apparatus | |
JP5004010B2 (en) | Substrate inspection apparatus and substrate inspection method | |
JP2013170917A (en) | Method for determining terminal of electronic component embedded in substrate, and terminal determination device | |
JP4068248B2 (en) | Insulation inspection apparatus for substrate and insulation inspection method thereof | |
JP5391869B2 (en) | Board inspection method | |
JP5215149B2 (en) | Insulation inspection method and insulation inspection apparatus | |
JP2006105795A (en) | Insulation inspection method and insulation inspection device | |
JP5014635B2 (en) | Inspection apparatus and inspection method | |
JP4949947B2 (en) | Circuit board inspection method and circuit board inspection apparatus | |
JP5215072B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2010133817A (en) | Insulation inspection device and insulation inspection method | |
WO2008001651A1 (en) | Board inspecting method and board inspecting device | |
JP5208787B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5191805B2 (en) | Inspection apparatus and inspection method | |
JP2007322127A (en) | Method for inspecting substrate and substrate inspection system | |
JP5844096B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP6618826B2 (en) | Circuit board inspection equipment | |
JP4810058B2 (en) | Multi-pole terminal short detection method and short detection system | |
JP5420303B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2020128881A (en) | Short circuit inspection system, and short circuit inspection method | |
JP5213114B2 (en) | Continuity inspection method and continuity inspection device | |
JP4999143B2 (en) | Board inspection equipment | |
JP5430892B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP3020067B2 (en) | Circuit board inspection method | |
JP5329160B2 (en) | Circuit board inspection apparatus and circuit board inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100408 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5004010 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |