JP2008277699A

JP2008277699A - 撮像素子、撮像素子の駆動方法及び撮像素子の製造方法

Info

Publication number: JP2008277699A
Application number: JP2007122509A
Authority: JP
Inventors: Shinji Uie; 眞司宇家
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2007-05-07
Filing date: 2007-05-07
Publication date: 2008-11-13
Anticipated expiration: 2027-05-07
Also published as: JP5108369B2; US7898051B2; US20080303112A1

Abstract

【課題】民生用撮像機器に適用可能であり、信頼性が高い撮像素子、撮像素子の駆動方法及び撮像素子の製造方法を提供する。
【解決手段】本発明の撮像素子１０は、シリコン結晶構造を有し、光が入射することで信号電荷を生成する光電変換層と、光電変換層に積層され、該光電変換層で生成された信号電荷をアバランシェ電子増倍現象によって増倍する増倍蓄積層と、増倍蓄積層に積層され、該増倍蓄積層から信号電荷を読み出して、転送する配線基板とを有する撮像素子であって、光電変換層が、光が入射する面側から比較的高濃度の第１の導電性不純物層と、より低い不純物濃度の第１の導電性不純物層で形成された電子加速層とを有し、電子加速層の光が入射する側とは反対側に電圧を印加するための第２の導電性不純物層が形成され、前記電子加速層と前記増倍蓄積層との間に、絶縁膜が形成されている。
【選択図】図１

Description

本発明は、アバランシェ電子増倍現象を利用した撮像素子、撮像素子の駆動方法及び撮像素子の製造方法に関する。

従来、アバランシェ電子増倍現象を利用した撮像素子が提案されている。例えば、下記特許文献１のように、フォトダイオードから読み出しゲートで高電界を発生させて電子増倍を引き起こさせるものがある。また、下記特許文献２に示すように、転送路中で高電界をかける構成のものもある。

さらに、下記特許文献３に示すように、積層型イメージセンサの積層膜を電子増倍層にする構成のものがある。一方、電子加速や電子増倍をイメージセンサの外部で行う方式も提案されており、イメージインテンシファイアとCCDを組み合わせたものや、下記特許文献４に示すように、光電面を有する電子管に裏面照射型CCDを組み込んでCCDのシリコン層に高速に加速した電子を打ち込むイメージセンサが専門的な特殊撮像用に実用化されている。

特開平４−１１５５７５号公報特開平７−１７６７２１号公報特開平７−６６３７９号公報特開平６−２４３７９５号公報

しかし、上記特許文献１及び２は、電子の像倍率が数パーセントから数十パーセントであり、また、読み出しゲート部での像倍率を高くしようとすると非常に高い電圧が必要になってしまうため、信頼性の確保が困難になるとともに、画素ごとの増倍率のばらつきが発生し、読み出しゲートの加工ばらつきが増幅された信号が発生する問題があった。また、転送路での増倍において高い増倍率を実現するためには近接電極間で高い電圧差を印加する必要が生じ、信頼性が問題となるが、電圧を落とすと多くの転送段で増倍駆動をする必要がでて、付加的な転送部をつけたり、リング状の転送部を設けるなどの構成上の工夫が必要であった。このため、上記文献のいずれの構成も、信頼性と高い増倍率を確保するためには、チップ面積を増加させる必要があった。

上記特許文献３では、積層膜を電子管のような理想的に平坦な基板の上に成膜できるわけではないため、積層膜を均一の膜質で形成することが非常に難しく、実用化されていない。

上記特許文献４のように、光電面が形成された電子管に裏面照射CCDを組み込む構成とした場合には、体積が大きくなることが避けられず、特にデジタルカメラやビデオカメラ等の民生用撮像機器に組み込むことが困難であった。

本発明は、上記事情に鑑みてなされたもので、その目的は、民生用撮像機器に適用可能であり、信頼性が高い撮像素子、撮像素子の駆動方法及び撮像素子の製造方法を提供することにある。

本発明の上記目的は、下記構成によって達成される。
（１）シリコン結晶構造を有し、光が入射することで信号電荷を生成する光電変換層と、
前記光電変換層に積層され、該光電変換層で生成された信号電荷をアバランシェ電子増倍現象によって増倍する増倍蓄積層と、
前記増倍蓄積層に積層され、該増倍蓄積層から信号電荷を読み出して、転送する配線基板とを有する撮像素子であって、
前記光電変換層が、光が入射する面側から比較的高濃度の第１の導電性不純物層と、より低い不純物濃度の前記第１の導電性不純物層で形成された電子加速層とを有し、前記電子加速層の光が入射する側とは反対側に電圧を印加するための第２の導電性不純物層が形成され、前記電子加速層と前記増倍蓄積層との間に、絶縁膜が形成されていることを特徴とする撮像素子。
（２）前記第１の導電性不純物層が、光の入射方向に対して徐々に不純物濃度が低くなるように形成されていることを特徴とする上記（１）に記載の撮像素子。
（３）前記光電変換層には、光が入射する側に設けられた低電界領域と、該低電界領域より前記増倍蓄積層側に形成され、前記低電界領域よりも電位勾配が大きい高電界領域とを有することを特徴とする上記（１）又は（２）に記載の撮像素子。
（４）前記光電変換層の厚さが５μｍ以上であることを特徴とする上記（１）から（３）のいずれか１つに記載の撮像素子。
（５）上記（１）から（４）に記載の撮像素子の製造方法であって、
前記光電変換層と前記増倍蓄積層とが、エピタキシャル成長によって複数の前記不純物層を堆積させたエピタキシャル層を重ね合わせた構造を有し、
シリコン基板に前記不純物層を順次にエピタキシャル成長によって形成する工程と、
前記不純物層の表面に酸化膜を形成する工程と、
前記シリコン基板と前記不純物層との境界に水素イオンを打ち込み、スマートカット法によって該シリコン基板から前記エピタキシャル層を切り離す工程と、
前記エピタキシャル層同士を、前記酸化膜で貼り合わせる工程とを有することを特徴とする撮像素子の製造方法。
（６）上記（１）から（４）に記載の撮像素子の駆動方法であって、
撮像時に、前記第１の導電性不純物層に負電圧を印加する場合に、高感度撮像時には、通常の撮像時よりも絶対値の大きい負電圧を印加することを特徴とする撮像素子の駆動方法。

本発明にかかる撮像素子は、シリコン結晶構造を有する光電変換層に形成された高濃度不純物膜に所定の電圧を印加することで電子加速層に電界を発生させ、光電変換された入射光によって生成された電子が該電子加速層において加速され、酸化膜を通過して増倍蓄積層に移動する構成である。増倍蓄積層では、加速された電子によってアバランシェ増倍現象が生じるため、受光感度を向上させることができる。従来の裏面照射型のイメージセンサに高電界をかける場合には、裏面酸化膜直下の高濃度ｐ層に負バイアスをすると、表面の素子領域のｐ層からホールを吸出して空乏化させてしまい表面の素子の動作が異常となる点であった。表面の素子側に高電圧をかける手法の場合には、表面領域のｎ層の空乏化電位を大きくするために読み出し電圧を増やす必要がある点で、画素微細化を図ることが困難であった。
一方で、本願発明にかかる撮像素子では、電子加速層と増倍蓄積層との間に絶縁膜を形成することで、電子が加速されて酸化膜を通過するため、光電変換層の光入射側面の素子の動作を安定させることができる。また、電子加速層は、ディスクリートのパワートランジスタと同様の構造であり、高い増倍率に必要な高電圧を十分に印加することができる。光電変換層は、下地となる平坦な基板上に形成することができ、また、均質な材料であるシリコン結晶構造を有するため、理想的な半導体を形成することができ、また印加電圧に制限されず、信頼性を阻害することなく、高い電子増倍率を実現することができる。このような構成の撮像素子は、ＳＯＩとスマートカット法を用いた半導体製造プロセスで製造することで小型化を図ることができ、デジタルカメラやデジタルビデオカメラ等の民生用撮像機器に用いることが可能である。

さらに、本発明の撮像素子が光が入射する側に設けられた低電界領域と、該低電界領域より増倍蓄積層側に形成され、低電界領域よりも電位勾配が大きい高電界領域とを有する構成とすることが好ましい。こうすれば、低電界領域における光電変換層の厚さを、可視光をほぼ完全に吸収するように設定し、高電界領域で電子増倍を行うようにすることができる。すると、入射光の波長に依存した電子増倍が起こることを防止し、波長に対して電子増倍率を均一にすることができる。これは、シリコン結晶の光吸収率が可視光の範囲内で大きく変化し、例えば、赤色の光はシリコン結晶中深くまで透過し、青色の光は表面１μｍ内でほぼ吸収されるという特性に対応したものである。この構造は、従来のようなシリコンウェハ技術では実現することができなかった。しかし、ＳＯＩ（Silicon on Insulator）構造がスマートカット法によって安価、安定に供給できるため、本願発明にかかる撮像素子の構造のように、ＳＯＩの埋め込み酸化膜が２重に入っているウェハで形成することが可能となった。また、撮像素子を構成する不純物構造はエピタキシャル成長によって製造することができる。

本発明によれば、民生用撮像機器に適用可能であり、信頼性が高い撮像素子、撮像素子の駆動方法及び撮像素子の製造方法を提供できる。

以下、本発明の実施形態を図面に基づいて詳しく説明する。
図１は、本発明にかかる撮像素子の第１実施形態を示す断面図である。撮像素子１０は、裏面照射型の構成を備え、すなわち、半導体基板の裏面側から光が入射し、この入射光に応じて半導体基板の内部で発生した信号電荷を半導体基板の表面側に形成された電荷蓄積領域に蓄積し、ここに蓄積された電荷に応じた信号電荷を、ＣＣＤやＣＭＯＳ回路等によって外部に出力して撮像を行うものである。なお、本実施形態では、ＣＭＯＳ回路を採用した構成である。

撮像素子１０は、シリコン結晶構造を有し、光が入射することで信号電荷を生成する光電変換層１と、光電変換層１に積層され、該光電変換層１で生成された信号電荷をアバランシェ電子増倍現象によって増倍する増倍蓄積層２と、増倍蓄積層２に積層され、該増倍蓄積層２から信号電荷を読み出して、転送する配線基板３とを有する。撮像素子１０は、図１中の上下方向の上方から順に、光電変換層１と、増倍蓄積層２、配線基板３とが順に積層された構成である。撮像時に、外部からの光が光電変換層１の上面（図１において上側面）から入射し、光電変換層１の内部に照射される。

光電変換層１は、光が入射する側から順に、酸化シリコン膜（ＳｉＯ_２）１１と、高濃度のｐ型の不純物層（以下、高濃度ｐ型不純物層）１２と、高濃度ｐ型不純物層１２より不純物の濃度が低いｐ型不純物層１３と、ｐ型不純物層１３より不純物濃度が低いｐ−型不純物層１４と、ｎ型不純物層１５と、該ｎ型不純物層１５よりも不純物濃度が高いｎ＋型不純物層１６とを備えている。

光電変換層１は、高濃度ｐ型不純物層１２、ｐ型不純物層１３、ｐ−型不純物層１４が、光が入射する面から下層の増倍蓄積層２側に向かって濃度が低くなるように形成された不純物層を構成している。光電変換層１に光が入射すると、光電変換によって入射した光の量に応じて信号電荷が生成される。光電変換層１の厚さは、可視光が十分に吸収できるように５μｍ〜１０μｍ以上となるように形成されている。

高濃度ｐ型不純物層１２には所定の電圧を印加できるように電圧印加手段Ｖ１が接続された構成であり、本実施形態では、−２０Ｖから−５０Ｖの負電圧が印加される。また、ｎ＋型不純物層１６には、０Ｖとなるように接地回路Ｅ１が接続されている。本実施形態では、光が入射する面側から比較的高濃度の導電性を有する不純物層１６、１５が、第１の導電性不純物層として機能し、より低い不純物濃度の第１の導電性不純物層で形成された不純物層であるｎ型不純物層１５が電子加速層として機能し、高濃度ｐ型不純物層１２が第２の導電性不純物層として機能している。
撮像素子を駆動する際、高感度撮像時には、通常の撮像時よりも絶対値の大きい負電圧を印加する。

光電変換層１は、入射した光が透過する方向に対して所定の不純物濃度の分布を有するため、電圧印加手段Ｖ１によって電位勾配が形成され、所定の電界強度が発生する。このため、不純物濃度が比較的低いｐ−型不純物層１４が、電圧印加手段Ｖ１によって印加された電圧に起因して電子加速層として機能し、入射した光が加速される作用が生じる。

増倍蓄積層２は、光電変換層１側から順に、酸化シリコン膜（ＳｉＯ_２）と、高濃度のｐ型不純物層２２と、該ｐ型不純物層２２に比べて不純物濃度が低いｐ−型不純物層２３とが形成されている。また、ｐ−型不純物層２３の下層には、素子分離領域２５によって、画素ごとに分離された複数のｎ−型の不純物領域２４が水平方向（図１の左右方向）に並べて形成されている。また、ｐ型不純物層２２には、０Ｖとなるように接地回路Ｅ２が接続されている。

それぞれのｎ−型の不純物領域２４の下には、ｎ−型の不純物領域２４よりも不純物濃度が高いｎ型の不純物領域２７と高濃度のｐ＋型の不純物領域２８とが互いに積層した領域と、ｐ＋型の不純物領域２８よりも不純物濃度の低いｐ型の不純物領域２６と、水平方向に並べて形成されている。ｐ型の不純物領域２６の下部には、素子分離領域２５に隣接し、且つ、不純物領域２７及び不純物領域２８に対して不純物領域２６を隔てて設けられた、高濃度のｎ型の不純物領域２９が設けられている。素子分離領域２５には、所定の抵抗値を有する抵抗回路Ｒ１が接続されている。

不純物領域２６，２９及び２８の下面には、ゲート絶縁膜３１を介して絶縁層３３が形成されている。絶縁層３３とゲート絶縁膜３１との界面で、かつ、不純物領域２９と不純物領域２８との間に設けられた不純物領域２６の下方の位置には、ポリシリコン等からなる電荷読出領域３２が設けられている。

増倍蓄積層２は、光電変換層１と酸化シリコン膜２１を介して積層されている。こうすると、光電変換層１において、電子が加速されて酸化膜を通過する際に、従来の裏面照射型のイメージセンサのように高電界をかけることに起因して表面の素子領域のｐ層からホールを吸出して空乏化させてしまい表面の素子の動作が異常となることを防止することができ、光電変換層の光入射側面の素子の動作を安定させることができる。

図２は、撮像時に撮像素子に光が入射したときの電子の移動状態を説明する図である。図３は、図１に示すＡ−Ａ線断面における電位勾配を示すグラフである。
撮像時には、高濃度ｐ型不純物層１２に負電圧を印加することで、図３に示すように、光電変換層１に電位勾配が生じ、電界が発生する。すると、光電変換部１において光電変換された生じた電荷が、増倍蓄積層２側に向かって加速されつつ移動する。光電変換層１で加速された電子が酸化シリコン膜２１を通過し、増倍蓄積層２において、ｐ型不純物層２２及びｐ−型不純物層２３の内部で電子がシリコン結晶中でインパクトイオン化を起こすことでアバランシェ増倍作用が発生する。増倍された電子は、不純物領域２４を通過して不純物領域２７，２８に蓄積される。そして、電荷読出領域３２に読み出しパルスを印加することで、蓄積された電子が不純物領域２９に読み出される。なお、酸化シリコン膜２１は、特に限定されず、加速した電荷を通過させることができれば他の絶縁膜を用いることができる。ここで、光電変換層１の電界強度１は、高濃度ｐ型不純物層１２に印加する負電圧の値を変更することにより制御することができる。

絶縁層３３には、アルミニウム等の導電材料で構成された、多層の配線層３４が形成されている。

本実施形態の撮像素子１０は、光電変換層１に形成される電子加速層と増倍蓄積層２との間に酸化シリコン膜２１を形成することで、加速された電子が酸化シリコン膜２１を通過し、光電変換層１の光入射側面の素子の動作を安定させることができる。また、電子加速層は、ディスクリートのパワートランジスタと同様の構造であり、高い増倍率に必要な高電圧を十分に印加することができる。光電変換層１は、下地となる平坦な基板上に形成することができ、また、均質な材料であるシリコン結晶構造を有するため、理想的な半導体を形成することができ、また印加電圧に制限されず、信頼性を阻害することなく、高い電子増倍率を実現することができる。

また、上記構成の撮像素子１０において、高濃度不純物膜１２に負電圧を印加する場合に、高感度撮像時には、通常の撮像時よりも絶対値の大きい負電圧を印加するように駆動することが好ましい。こうすれば、撮像の目的に応じて、電子増倍率を制御することができる。

図４は、本発明にかかる撮像素子の第２実施形態の構成を示す断面図である。なお、以下に説明する実施形態において、すでに説明した部材などと同等な構成・作用を有する部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化或いは省略する。本実施形態の撮像素子２０は、上記第１実施形態の撮像素子１０と基本的に同じ構成を有するが、配線基板３の構成が第１実施形態の撮像素子１０と相違する。以下、相違する構成についてのみ説明する。

図４に示すように、撮像素子２０は、ＣＣＤイメージセンサの回路と同じ配線構造を有している。
具体的には、それぞれのｎ−型の不純物領域２４の下には、ｎ−型の不純物領域２４よりも不純物濃度が高いｎ型の不純物領域２７と高濃度のｐ＋型の不純物領域２８とが互いに積層した領域と、ｐ＋型の不純物領域２８よりも不純物濃度の低いｐ型の不純物領域２６と、水平方向に並べて形成されている。ｐ型の不純物領域２６の下部には、素子分離領域２５に隣接し、且つ、不純物領域２７及び不純物領域２８に対して不純物領域２６を隔てて設けられた、垂直電荷転送部（ＶＣＣＤ）３９が設けられている。素子分離領域２５には、所定の抵抗値を有する抵抗回路Ｒ１が接続されている。本実施形態では、ｎ型不純物領域２７に蓄積された電荷が、電荷読出領域４２によって垂直電荷転送部３９に読み出される。

配線基板３は、絶縁層４３と、該絶縁層４３とゲート絶縁膜３１との界面であって、かつ、素子分離領域２５、垂直電荷転送部２９、並びに、垂直電荷転送部２９と不純物領域２８の間に設けられた不純物領域２６の下方の位置にわたってポリシリコン等の導電材料からなる電荷読出領域４２が形成されている。

本実施形態の撮像素子２０のように、配線基板３の構成をＣＣＤ型の配線としても、上記第１実施形態と同じ作用効果によって、信頼性を阻害することなく、高い電子増倍率を実現することができる。

図５は、本発明にかかる撮像素子の第３実施形態の構成を示す断面図である。本実施形態の撮像素子３０は、基本的に上記第１実施形態の撮像素子１０と同じ構成であり、光電変換層１の構成の点で相違する。以下、以下、相違する構成についてのみ説明する。

図５に示すように、撮像素子３０の光電変換層１は、光が入射する側から順に、酸化シリコン膜（ＳｉＯ_２）１１と、高濃度のｐ型の不純物層（以下、高濃度ｐ型不純物層）１２と、高濃度ｐ型不純物層１２より不純物の濃度が低いｐ型不純物層５１と、ｐ型不純物層５１より不純物濃度が低いｐ−型不純物層５２と、ｎ型不純物層１５と、該ｎ型不純物層１５よりも不純物濃度が高いｎ＋型不純物層１６とを備えている。ここで、ｐ型不純物層５１は、第１実施形態の撮像素子１０のｐ型不純物層１３よりも厚みが大きく構成されている。本実施形態では、ｐ型不純物層５１の厚さは、８〜１２μｍとした。

図６は、図５のＢ−Ｂ線断面における電位勾配を示すグラフである。図６に示すように、ｐ型不純物層５１は、十分の厚みを有し、可視光を殆ど吸収することができるように構成されている。ｐ型不純物層５１の電界強度１の領域が低電界領域として機能し、その下のｐ−型不純物層５２の電界強度２の領域よりも電界強度が小さく、入射光の光電変換を促進し、ｐ−型不純物層５２が高電界領域として機能し、ｐ型不純物層５１において生じた電子を加速させる構成である。そして、増倍蓄積層２の電界強度３の領域では、電子がインパクトイオン化により増倍し、ｎ形不純物領域２７に移動し蓄積される。ｎ形不純物領域２７に蓄積された電荷は、電荷読出領域３２を通してＣＭＯＳの走査回路に読み出される。

撮像素子３０は、光が入射する側に設けられた低電界領域と、該低電界領域より増倍蓄積層２側に形成され、低電界領域よりも電位勾配が大きい高電界領域とを有する構成とすることで、低電界領域における光電変換層の厚さを、可視光をほぼ完全に吸収するように設定し、高電界領域で電子増倍を行うようにすることができる。すると、入射光の波長に依存した電子増倍が起こることを防止し、波長に対して電子増倍率を均一にすることができる。こうすることで、シリコン結晶の光吸収率が可視光の範囲内で大きく変化し、例えば、赤色の光はシリコン結晶中深くまで透過し、青色の光は表面１μｍ内でほぼ吸収されるという特性に対応することができる。

図７は、本発明にかかる撮像素子の第４実施形態の構成を示す断面図である。なお、以下に説明する実施形態において、すでに説明した部材などと同等な構成・作用を有する部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化或いは省略する。本実施形態の撮像素子４０は、上記第３実施形態の撮像素子３０と基本的に同じ構成を有するが、配線基板３の構成が第３実施形態の撮像素子３０と相違する。以下、相違する構成についてのみ説明する。

図７に示すように、撮像素子４０は、ＣＣＤイメージセンサの回路と同じ配線構造を有している。
具体的には、それぞれのｎ−型の不純物領域２４の下には、ｎ−型の不純物領域２４よりも不純物濃度が高いｎ型の不純物領域２７と高濃度のｐ＋型の不純物領域２８とが互いに積層した領域と、ｐ＋型の不純物領域２８よりも不純物濃度の低いｐ型の不純物領域２６と、水平方向に並べて形成されている。ｐ型の不純物領域２６の下部には、素子分離領域２５に隣接し、且つ、不純物領域２７及び不純物領域２８に対して不純物領域２６を隔てて設けられた、垂直電荷転送部（ＶＣＣＤ）３９が設けられている。素子分離領域２５には、所定の抵抗値を有する抵抗回路Ｒ１が接続されている。

次に、本発明にかかる撮像素子の製造方法について説明する。図８から図１１は、撮像素子の製造方法の手順を説明する図である。本発明にかかる撮像素子は、ＳＯＩ技術とエピタキシャル技術とによって形成される、埋め込み酸化膜（上記実施形態で酸化シリコン膜に相当する。）が２重に含まれる半導体ウエハによって構成することができる。すなわち、上記実施形態の光電変換層１と増倍蓄積層２とが、エピタキシャル成長によって複数の不純物層を堆積させたエピタキシャル層を重ね合わせた構造を有し、シリコン基板に不純物層を順次にエピタキシャル成長によって形成する工程と、不純物層の表面に酸化膜を形成する工程と、シリコン基板と不純物層との境界に水素イオンを打ち込み、スマートカット法によって該シリコン基板からエピタキシャル層を切り離す工程と、エピタキシャル層同士を、前記酸化膜で貼り合わせる工程とを有する。以下、図面に基づいて説明する。

先ず、図８（ａ）に示すように、シリコン基板上に、順に、ｎ＋型の不純物層、ｎ型不純物層、ｐ−型不純物層、ｐ型不純物層、ｐ＋型不純物層をエピタキシャル成長によって形成し、ｐ＋型不純物層の表面に酸化シリコン膜（ＳｉＯ_２）を形成する。

そして、図８（ｂ）に示すように、酸化シリコン膜の表面から水素イオン（Ｈ+）を注入することで、シリコン基板とその上面のｎ＋型不純物層との界面にダメージ層を形成する。

図９に示すように、半導体基板Ｓ１を、撮像素子の配線基板となるシリコン基板に酸化シリコン膜を形成したものと接合する。このとき、配線基板となるシリコン基板には配線層及び電荷読出領域が予め形成されている。その後、ダメージ層を分離面として、半導体基板Ｓ１のうち、シリコン基板と、エピタキシャル層とをスマートカット法によって分離する。

次に、図１０（ａ）に示すように、シリコン基板上に、順に、ｐ−型の不純物領域、ｐ＋型の不純物領域をエピタキシャル成長によって形成し、ｐ＋型の不純物領域の表面に酸化シリコン膜（ＳｉＯ_２）を形成する。

そして、図１０（ｂ）に示すように、酸化シリコン膜の表面から水素イオン（Ｈ+）を注入することで、シリコン基板とその上面のｐ−型不純物層との界面にダメージ層を形成する。

その後、図１１（ａ）に示すように、半導体基板Ｓ１に酸化シリコン膜を介して半導体基板Ｓ２を接合する。その後、図１１（ｂ）に示すように、ダメージ層を分離面として、シリコン基板と、エピタキシャル層とを分離する。こうすることで、不純物濃度の異なる複数の不純物層を介して埋め込み酸化膜（酸化シリコン膜ＳｉＯ_２）が２重に形成された半導体ウエハを形成することができる。

本発明にかかる撮像素子の第１実施形態を示す断面図である。撮像時に撮像素子に光が入射したときの電子の移動状態を説明する図である。図１に示すＡ−Ａ線断面における電位勾配を示すグラフである。撮像素子の第２実施形態の構成を示す断面図である。撮像素子の第３実施形態の構成を示す断面図である。図５のＢ−Ｂ線断面における電位勾配を示すグラフである。撮像素子の第４実施形態の構成を示す断面図である。撮像素子の製造方法の手順を説明する図である。撮像素子の製造方法の手順を説明する図である。撮像素子の製造方法の手順を説明する図である。撮像素子の製造方法の手順を説明する図である。

符号の説明

１光電変換層
２増倍蓄積層
３配線基板
１０，２０，３０，４０撮像素子
１１，２１絶縁膜（酸化シリコン膜）

Claims

シリコン結晶構造を有し、光が入射することで信号電荷を生成する光電変換層と、
前記光電変換層に積層され、該光電変換層で生成された信号電荷をアバランシェ電子増倍現象によって増倍する増倍蓄積層と、
前記増倍蓄積層に積層され、該増倍蓄積層から信号電荷を読み出して、転送する配線基板とを有する撮像素子であって、
前記光電変換層が、光が入射する面側から比較的高濃度の第１の導電性不純物層と、より低い不純物濃度の前記第１の導電性不純物層で形成された電子加速層とを有し、前記電子加速層の光が入射する側とは反対側に電圧を印加するための第２の導電性不純物層が形成され、前記電子加速層と前記増倍蓄積層との間に、絶縁膜が形成されていることを特徴とする撮像素子。
前記第１の導電性不純物層が、光の入射方向に対して徐々に不純物濃度が低くなるように形成されていることを特徴とする請求項１に記載の撮像素子。
前記光電変換層には、光が入射する側に設けられた低電界領域と、該低電界領域より前記増倍蓄積層側に形成され、前記低電界領域よりも電位勾配が大きい高電界領域とを有することを特徴とする請求項１又は２に記載の撮像素子。
前記光電変換層の厚さが５μｍ以上であることを特徴とする請求項１から３のいずれか１つに記載の撮像素子。
上記請求項１から４に記載の撮像素子の製造方法であって、
前記光電変換層と前記増倍蓄積層とが、エピタキシャル成長によって複数の前記不純物層を堆積させたエピタキシャル層を重ね合わせた構造を有し、
シリコン基板に前記不純物層を順次にエピタキシャル成長によって形成する工程と、
前記不純物層の表面に酸化膜を形成する工程と、
前記シリコン基板と前記不純物層との境界に水素イオンを打ち込み、スマートカット法によって該シリコン基板から前記エピタキシャル層を切り離す工程と、
前記エピタキシャル層同士を、前記酸化膜で貼り合わせる工程とを有することを特徴とする撮像素子の製造方法。
上記請求項１から４に記載の撮像素子の駆動方法であって、
撮像時に、前記第１の導電性不純物層に負電圧を印加する場合に、高感度撮像時には、通常の撮像時よりも絶対値の大きい負電圧を印加することを特徴とする撮像素子の駆動方法。