JP2008277504A - 半導体パッケージ用基板、その製造方法及び半導体パッケージ - Google Patents

半導体パッケージ用基板、その製造方法及び半導体パッケージ Download PDF

Info

Publication number
JP2008277504A
JP2008277504A JP2007118534A JP2007118534A JP2008277504A JP 2008277504 A JP2008277504 A JP 2008277504A JP 2007118534 A JP2007118534 A JP 2007118534A JP 2007118534 A JP2007118534 A JP 2007118534A JP 2008277504 A JP2008277504 A JP 2008277504A
Authority
JP
Japan
Prior art keywords
semiconductor package
layer
semiconductor element
filler
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007118534A
Other languages
English (en)
Inventor
Kentaro Kubota
健太郎 窪田
Osamu Koga
修 古賀
Taketo Tsukamoto
健人 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2007118534A priority Critical patent/JP2008277504A/ja
Publication of JP2008277504A publication Critical patent/JP2008277504A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item

Abstract

【課題】半導体との接続端子下部の感光性絶縁樹脂層の硬度を選択的に向上させることにより、半導体素子と半導体パッケージ用基板との接続信頼性を高めることができる半導体パッケージ用基板、その製造方法及び半導体パッケージを提供する。
【解決手段】絶縁層２２の一方の面に配線層が形成され、他方の面に支持体層が張り合わされ、配線層側に半導体素子３２を搭載した後に支持体層を剥離して用いられる半導体パッケージ用基板において、配線層の一部である半導体素子との接続端子に対応して絶縁層２２には孔が形成され、孔にはフィラーを含んだ樹脂２８が充填されていることを特徴とする半導体パッケージ用基板。
【選択図】図８

Description

本発明は、半導体パッケージ用基板、その製造方法及び半導体パッケージに関し、特に薄型ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置などに使用される支持体によって強度を増加させることでワイヤーボンディング性を向上させる半導体パッケージ用基板、その製造方法及び半導体パッケージに関する。
近年、エレクトロニクス産業界においては、高信頼度を有する多機能装置の開発が急速に進められており、これによる高機能、高密度素子の出現に伴って高信頼性、多機能を有し、かつ軽量、薄型の小型デバイスに対する要求が高まってきている。これに従って新しい素子実装技術の開発が日増しに重要さを増しており、特に半導体パッケージにおける小型化と多様化とが重要な課題として開発が進められている。上記のような諸性能に加えて、製造コストが重要な問題となってきた。
現在、半導体パッケージの製造方法としては、層間絶縁材にポリイミドフィルムを用いたレーザパターニング工法が広く用いられている。ベースフィルムとなるポリイミドフィルムの両面に銅箔を形成した後、まず銅箔の片側に対してエッチング処理を施すことによりビアホール開口形状をパターニングし、ベースフィルムに対してハンダボール形成のためのブラインドビアを形成し、ついで所定の配線パターンを形成した後ソルダーレジストによりこれを保護し絶縁処理する工法が知られている。
ベースフィルムにブラインドビアを形成する方法としては、ＣＯ２レーザ等のレーザを照射する方法、打ち抜きにより形成する方法、アルカリエッチングにより形成する方法等が知られている。しかし、レーザを用いる方法はベースフィルムの基材が制限され、加工効率が悪くコストが高いなど問題があった。打ち抜きやアルカリエッチングを用いる方法では加工精度に問題があった。その上、打ち抜きは表面のがさつきやそれを原因とした半田濡れ性阻害等の問題が生じた。
ベースフィルムにブラインドビアを形成する別の有力な工法として、フォトリソグラフィ技術を用いたパターニングが知られている。例えば特許文献１に提案されている２層ＴＡＢテープキャリア及びその製造方法の中でも上記のような工法が採用されている。詳しくは、銅箔の片面に、例えば、連続式ロールコーターを用いて感光性ポリイミドを塗布し、プリベーク炉においてプリベークを行い、その後抜き金型等を用いて銅箔の両側に送り孔を開口させる。この送り孔を利用して、表面の銅配線パターンの露光を行い、感光性ポリイミドにビアホール等の形成を行い、水銀灯等を用いる連続自動焼付機によりガラスマスクを用いて露光し、アルカリ水溶液等に浸漬して現像し、ポストベークを行って開口する。最後に感光性ポリイミドの開口後、表面の銅箔を通常のフォトリソグラフィ技術並びにエッチング技術を用いてパターン形成をするものである。
以下に公知の技術であるフォトリソグラフィ技術を使った半導体パッケージ製造の工程について図１８〜図２１を参照しながら説明する。図１８に示すように、最初に金属層１１とその下面にビアパターン形成用の感光性絶縁樹脂層１２が形成された基体を準備する。図１９に示すように、金属層１１の上面に配線パターン形成用のドライフィルムレジスト１３を形成する。次に両面一括露光により、基体上面のドライフィルムレジスト１３に配線パターン、基体下面の感光性絶縁樹脂層１２にビアホールパターン１４を形成する。次に図２０に示すように、各種パターンを現像後、熱処理することにより感光性絶縁樹脂層１２を硬化させる。裏打ちフィルム１５を基体下面に形成した後、基体上面の配線パターンをマスクとしてエッチング処理を行う。その後基体上面のドライフィルムレジスト１３を剥離、再度基体上面に感光性絶縁樹脂１６を形成する。図２１に示すように、最後に露光、現像により基体上面の感光性絶縁樹脂層１６にボンディングパッドパターン１７を形成した後、ボンディングパッドパターン１７に貴金属鍍金を形成し、基体下面の裏打ちフィルム１５を剥離することで通常の工程による半導体パッケージが完成する。
しかし従来採用されてきた感光性絶縁樹脂及びフォトリソグラフィ法を用いた製造方法では、感光性絶縁樹脂を硬化させる熱キュアの工程にて、金属層と感光性絶縁樹脂との熱膨張差による大きな反りが発生し、外観不良や搬送時の大きな障害となる問題があった。
解決策として、接着剤のついた支持体層を半導体パッケージ表面に貼付することにより、反りを抑えるという方法が考えられたが、絶縁樹脂層と支持体層との弾性率が低いために半導体素子と半導体パッケージ用基板との接続信頼性が低いという現象が生じた。
この現象が生じる理由は、超音波ワイヤーボンディングでは超音波を用いて金線もしくはアルミ線を基板に圧着するが、基板全体の弾性率が低いと、超音波が逃げてしまい、接合不良を起こし易くなることに起因する。通常、リジット基板や厚手のフィルムを用いた半導体パッケージ基板の支持体ではこの現象は起こりにくい。薄手のフィルムややわらかい樹脂を用いた半導体パッケージ基板の支持体を用いた場合、絶縁樹脂層と支持体層とがやわらかく、ワイヤーボンディングの密着不良という問題が起こり易い。
また、フリップチップ実装においても、半導体素子の接続部の弾性率が低いと、端子のへこみなどが生じ、そこからボイドが発生し、ヒビが入り剥がれるという現象が起きてしまう。
特開平７−２３５５６９号公報
本発明は、半導体素子と半導体パッケージ用基板との接続信頼性が低くなるという問題を解決することにある。
上記課題を解決するため、本発明においては、半導体との接続端子下部の感光性絶縁樹脂層の硬度を選択的に向上させることにより、半導体素子と半導体パッケージ用基板との接続信頼性を高めた。より具体的には、接続端子下部の絶縁樹脂層にフィラーを分散させた樹脂を埋め込むことにより、ワイヤーボンディング部直下の弾性率を上げ、ワイヤーボンディング性を向上させる方法を試みた。
本発明の請求項１に係る発明は、絶縁層の一方の面に配線層が形成され、他方の面に支持体層が張り合わされ、配線層側に半導体素子を搭載した後に支持体層を剥離して用いられる半導体パッケージ用基板において、配線層の一部である半導体素子との接続端子に対応して絶縁層には孔が形成され、孔にはフィラーを含んだ樹脂が充填されていることを特徴とする半導体パッケージ用基板としたものである。
本発明の請求項２に係る発明は、接続端子の半導体素子側には、半導体素子と電気的接続をとるための金属バンプが形成されていることを特徴とする請求項１記載の半導体パッケージ用基板としたものである。
本発明の請求項３に係る発明は、フィラーを含んだ樹脂は、フィラーが樹脂に対して３０重量％〜８０重量％含有していることを特徴とする請求項１又は２に記載の半導体パッケージ用基板としたものである。
本発明の請求項４に係る発明は、樹脂はエポキシ系の熱硬化性樹脂であることを特徴とする請求項３に記載の半導体パッケージ用基板としたものである。
本発明の請求項５に係る発明は、絶縁層の一方の面に配線層が形成され、他方の面に支持体層が張り合わされ、配線層側に半導体素子を搭載した後に支持体層を剥離して用いられる半導体パッケージ用基板において、半導体素子と接続する接続端子が形成された絶縁層の部分は、他の部分と比較して、弾性率が高められていることを特徴とする半導体パッケージ用基板としたものである。
本発明の請求項６に係る発明は、接続端子の半導体素子側には、半導体素子と電気的接続をとるための金属バンプが形成されていることを特徴とする請求項５記載の半導体パッケージ用基板としたものである。
本発明の請求項７に係る発明は、絶縁層の一方の面に配線層が形成され、他方の面に支持体層が張り合わされ、配線層側に半導体素子を搭載した後に支持体層を剥離して用いられる半導体パッケージ用基板の製造方法において、絶縁層の半導体素子と電気的に接続する接続端子部に対応する部分に孔を形成し、孔の内部にフィラーを分散させた樹脂を埋め込むことを特徴とする半導体パッケージ基板の製造方法としたものである。
本発明の請求項８に係る発明は、孔によって露出された接続端子部に鍍金を形成し、次いで、鍍金上にフィラーを分散させた樹脂を埋め込むことを特徴とする請求項７に記載の半導体パッケージ基板の製造方法としたものである。
本発明の請求項９に係る発明は、半導体素子と接続端子とをワイヤーボンディングによって接続したことを特徴とする請求項１、３、４又は５に記載の半導体パッケージとしたものである。
本発明の請求項１０に係る発明は、半導体素子と接続端子とをフリップチップ接合したことを特徴とする請求項１乃至６のいずれかに記載の半導体パッケージとしたものである。
本発明の半導体パッケージ用基板は、粘着層付き支持体層にて基板の反りを防ぐもしくはハンドリング性を向上させ、強度を向上させる。そして、絶縁樹脂層と支持体層の弾性率の低さに起因する半導体素子との接続信頼性の低さをフィラーによって補うことが可能となり、接続端子下部の絶縁樹脂層の弾性率が高まり、半導体素子との接続信頼性が高まる。
本発明の半導体パッケージ用基板は、ワイヤーボンディング及びフリップチップ実装の際の基板のへこみなどといった変形を防止する効果も奏する。
以下、本発明の実施の形態を図面を参照しつつ説明する。なお、実施の形態の説明において、重複する構成要素の説明は省略する。
［第１の実施の形態］
図１〜図８に示すように、本発明の第１の実施の形態に係る半導体パッケージ１００は、半導体素子３２と金鍍金（接続端子）３１とをワイヤーボンディングで接続している。図１〜図８に示すように、半導体パッケージ１００は、感光性絶縁樹脂層２２、フィラー含有樹脂２８、銅箔層２１、熱硬化型絶縁樹脂層３０、金鍍金（接続端子）３１、半導体素子３２、金線３３、封止樹脂３４を備えている。
まず、金鍍金（接続端子）３１下部に埋め込むための液状樹脂を用意する。樹脂としては、アクリル系樹脂などの熱硬化型樹脂が挙げられる。
熱硬化型樹脂にはフィラーを分散させる。分散方法としては、３本ロールミル、ボールミル、ヘビィデュティミキサー、サンドミル、インペラー及びストーンミルなどを用いた方法が好ましい。また、分散比は特に制限はないが、重量％で３０％〜８０％程度が好ましい。３０％よりも少ないと弾性率が上がらず効果が薄く、また逆に８０％以上だと樹脂の流動性が確保出来ず、埋め込むことが出来なくなってしまう。
含有させるフィラーとしては、無機フィラーの場合は炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、酸化亜鉛、酸化マグネシウム、珪酸アルミニウム、珪酸マグネシウム、珪酸カルシウム、珪酸、カーボン及びセラミックなどが望ましい。また有機フィラーとしては、エポキシ樹脂、アクリル樹脂及びポリエステル樹脂が望ましい。
次に図１に示すように、銅箔層２１の片面に感光性絶縁樹脂層２２を塗布したものを用意する。
図２に示すように、銅箔層２１のもう一方の面にドライフィルムレジスト２３を塗布し、銅箔層２１面に形成されたドライフィルムレジスト２３に配線パターン２４、ワイヤーボンディングパッドパターン２５を、感光性絶縁樹脂層２２にビアホールパターン２６とワイヤーボンディングパットパターン２５下部にフィラー含有樹脂埋め込み用孔２７とを形成する為に、フォトリソグラフィ技術を用いてパターニングする。その後、感光性絶縁樹脂層２２を硬化させる為に、熱風オーブンにて１８０℃、1時間熱キュアを行う。
図３に示すように、ワイヤーボンディングパットパターン２５下部にフィラー含有樹脂埋め込み用孔２７に、フィラー含有樹脂２８を埋め込む。埋め込む方法としては、スクリーン印刷が好ましい。その後、フィラー含有樹脂２８を熱硬化にて硬化させる。
図４に示すように、熱キュアによって発生した反りの軽減、ハンドリング性の向上を目的として、粘着フィルムを感光性絶縁樹脂層２２側に熱圧着ラミネートにより形成する。
図５に示すように、パターニングされたドライフィルムレジスト２３をマスクとして、銅箔層２１を配線パターン２４、ワイヤーボンディングパッドパターン２５をエッチングにより形成、ドライフィルムレジスト２３を剥離する。
図６に示すように、ボンディングパッドパターン２５を除いた銅箔層２１面に熱硬化型絶縁樹脂層３０をスクリーン印刷により形成する。その後露出したワイヤーボンディングパッドパターン２５に電解により金鍍金３１を形成する。
図７に示すように、半導体素子３２と熱硬化型絶縁樹脂層３０とを接着シートにより固着後、ワイヤーボンディングにより半導体素子３２のＡｌパッドとワイヤーボンディングパッドパターン２５とを金線３３により結線する。感光性絶縁樹脂層２２にフィラー含有樹脂２８を埋め込まなかった時と比べて、ワイヤーボンディング性が向上した。
図８に示すように、全体を封止樹脂３４にて封止し、最後に常温にて感光性絶縁樹脂層２２から支持体層２９を剥離することで半導体パッケージを製造することができる。
［第２の実施の形態］
図９〜図１７に示すように、本発明の第２の実施の形態に係る半導体パッケージ２００は、半導体素子５４と金鍍金（接続端子）５３とを半田５５で接続している。図９〜図１７に示すように、半導体パッケージ２００は、感光性絶縁樹脂層４２、銅鍍金４９、フィラー含有樹脂５０、銅箔層４１、熱硬化型絶縁樹脂層５２、金鍍金（接続端子）５３、半導体素子５４、半田５５、封止樹脂５６を備えている。
まず、金鍍金（接続端子）５３下部に埋め込むための液状樹脂を用意する。樹脂としては、アクリル系樹脂などの熱硬化型樹脂が挙げられる。
熱硬化型樹脂にはフィラーを分散させる。分散方法としては、３本ロールミル、ボールミル、ヘビィデュティミキサー、サンドミル、インペラー及びストーンミルなどを用いた方法が好ましい。また、分散比は特に制限はないが、重量％で３０％〜８０％程度が好ましい。３０％よりも少ないと弾性率が上がらず効果が薄く、また逆に８０％以上だと樹脂の流動性が確保できず、埋め込むことができなくなってしまう。
含有させるフィラーとしては、無機フィラーの場合は炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、酸化亜鉛、酸化マグネシウム、珪酸アルミニウム、珪酸マグネシウム、珪酸カルシウム、珪酸、カーボン及びセラミックなどが望ましい。また有機フィラーとしては、エポキシ樹脂、アクリル樹脂及びポリエステル樹脂が望ましい。
次に図９に示すように、銅箔層４１の片面に感光性絶縁樹脂層４２を塗布したものを用意する。
図１０に示すように、銅箔層４１のもう一方の面にドライフィルムレジスト４３を塗布し、銅箔層４１面に形成されたドライフィルムレジスト４３に配線パターン４４、フリップチップ実装用パターン４５を、感光性絶縁樹脂層４２にビアホールパターン４６とフリップチップ実装用パターン４５下部にフィラー含有樹脂埋め込み用孔４７とを形成する為に、フォトリソグラフィ技術を用いてパターニングする。その後、感光性絶縁樹脂層４２を硬化させる為に、熱風オーブンにて１８０℃、1時間熱キュアを行う。
図１１に示すように、ドレイフィルムレジスト４３面を保護シート４８にて覆い、感光性絶縁樹脂層４２面にドライフィルムレジスト４３を塗布した。フリップチップ実装用パターン４５下部のドライフィルムレジスト４３をパターニングにて除去し、電解鍍金にてフリップチップ実装用パターン４５下部に銅鍍金４９を鍍金した。そして、感光性絶縁樹脂層４２面のドライフィルムレジスト４３を除去し、ドライフィルムレジスト４３面の保護シート４８を剥離した。
図１２に示すように、フリップチップ実装用パターン４５下部にフィラー含有樹脂埋め込み用孔４７に、フィラー含有樹脂５０を埋め込む。埋め込む方法としては、スクリーン印刷が好ましい。その後、フィラー含有樹脂５０を熱硬化にて硬化させる
図１３に示すように、熱キュアによって発生した反りの軽減、ハンドリング性の向上を目的として、粘着フィルムを感光性絶縁樹脂層４２側に熱圧着ラミネートにより形成する。
図１４に示すように、パターニングされたドライフィルムレジスト４３をマスクとして、銅箔層４１を配線パターン４５、フリップチップ実装用パターン４５をエッチングにより形成し、ドライフィルムレジスト４３を剥離する。
図１５に示すように、フリップチップ実装用パターン４５を除いた銅箔層４１面に熱硬化型絶縁樹脂層５２をスクリーン印刷により形成する。その後露出したフリップチップ実装用パターン４５に電解により金鍍金５３を形成する。
図１６に示すように、半導体素子５４と熱硬化型絶縁樹脂層５２とを接着シートにより固着後、フリップチップ実装により半導体素子５４のＡｌパッドとフリップチップ実装用パターン４５とを半田５５により接続する。
図１７に示すように、全体を封止樹脂５６にて封止し、最後に常温にて感光性絶縁樹脂層４２から支持体層５１を剥離することで半導体パッケージを製造することができる。
［実施例１］
最初に図１に示すように、日本電解社製、商品名「ＵＳＬＰ」で表示される厚さ１２μmの銅箔層２１の片面に、新日鐵化学製、商品名「ＰＤＦ３００Ｇ」で表示される厚さ２５μｍの感光性絶縁樹脂２２をキャスティングにより形成した。
図２に示すように、銅箔層２１のもう一方の面に、旭化成製、商品名「ＡＱ１０５８」で表示されるドライフィルムレジスト２３を形成した。次に銅箔層２１面に形成されたドライフィルムレジスト２３に配線パターン２４、ワイヤーボンディングパッドパターン２５を、感光性絶縁樹脂層２２にビアホールパターン２６とワイヤーボンディングパットパターン２５下部にフィラー含有樹脂埋め込み用孔２７とを形成する為に、フォトリソグラフィ技術を用いてパターニングした。その後、感光性絶縁樹脂２２を硬化させる為に、熱風オーブンにて１８０℃、1時間熱キュアを行った。
図３に示すように、フィラー含有樹脂２８として、無機フィラーを熱硬化型エポキシ系樹脂に炭酸マグネシウムを６０重量％含有させたものを、ワイヤーボンディングパットパターン２５下部にフィラー含有樹脂埋め込み用孔２７にスクリーン印刷にて埋め込んだ。その後、フィラー含有樹脂２８を熱硬化させるために、熱風オーブンにて１８０℃、１時間熱キュアをおこなった。
図４に示すように、熱キュアによって発生した反りの軽減、ハンドリング性の向上を目的として、東洋インキ製造製、商品名「ＦＳ-１１０」で表示される粘着フィルムを感光性絶縁樹脂層２２側に熱圧着ラミネートにより形成した。この時、粘着材は厚さ５μmの紫外線硬化型アクリル系樹脂を使用した。
図５に示すように、支持体層２９には厚さ５０μmの低熱収縮ＰＥＴフィルムを使用した。次に支持体層２９を通じて粘着材にＵＶ露光を行い、粘着材をある程度硬化させ、ワイヤーボンディング時の結線の安定性、エッチング液への耐性及び剥離性を向上させた。続いてパターニングされたドライフィルムレジスト２３をマスクとして、銅箔層２１を配線パターン２４、ワイヤーボンディングパッドパターン２５を塩化第２鉄液によりエッチングした後、ドライフィルムレジスト２３を剥離した。
図６に示すように、ワイヤーボンディングパッドパターン２５を除いた銅箔層２１面に、アサヒ化研製、商品名「ＣＣＲ-２４０ＧＳ」で表示される熱硬化型絶縁樹脂３０をスクリーン印刷により形成した。その後露出したワイヤーボンディングパッドパターン２５に電解により金鍍金３１を形成した。
図７に示すように、最終的に半導体素子３２と熱硬化型絶縁樹脂層３０とを接着シートにより固着後、ワイヤーボンディングにより、半導体素子３２のＡｌパッドとワイヤーボンディングパッドパターン２５とを金線３３により結線した
図８に示すように、全体を封止樹脂３４にて封止し、最後に常温にて感光性絶縁樹脂層２２から支持体層２９を剥離することで半導体パッケージを製造することが出来る。感光性絶縁樹脂層２２にフィラー含有樹脂２８を埋め込まなかった時と比べて、ワイヤーボンディング性が向上した。
[実施例２]
最初に図９に示すように、古河電工製、商品名「Ｆ２−ＷＳ」で表示される厚さ１２μmの銅箔層４１の片面に、新日鐵化学製、商品名「ＰＤＦ３００Ｇ」で表示される厚さ５０μｍの感光性絶縁樹脂４２をキャスティングにより形成した。
図１０に示すように、銅箔層４１のもう一方の面に、旭化成製、商品名「ＡＱ１０５８」で表示されるドライフィルムレジスト４３を形成した。次に銅箔層４１面に形成されたドライフィルムレジスト４３に配線パターン４４、フリップチップ実装用パターン４５を、感光性絶縁樹脂層４２にビアホールパターン４６とフリップチップ実装用パターン４５下部にフィラー含有樹脂を埋め込み用孔４７を形成する為に、フォトリソグラフィ技術を用いてパターニングした。その後、感光性絶縁樹脂層４２を硬化させる為に、熱風オーブンにて１８０℃、1時間熱キュアを行った。
図１１に示すように、ドライフィルムレジスト４３面を保護シート４８にて覆い、感光性絶縁樹脂層４２面にドライフィルムレジスト４３を塗布した。フリップチップ実装用パターン４５下部のドライフィルムレジスト４３をパターニングにて除去し、電解鍍金にてフリップチップ実装用パターン４５下部に銅鍍金４９を３０μｍ鍍金した。そして、感光性絶縁樹脂層４２面のドライフィルムレジスト４３を除去し、ドライフィルムレジスト４３面の保護シート４８を剥離した。
図１２に示すように、フィラー含有樹脂５０として、無機フィラーを熱硬化型エポキシ系樹脂に珪酸マグネシウムを７０重量％含有させたものを、フリップチップ実装用パターン下部にフィラー含有樹脂埋め込み用孔４７にスクリーン印刷にて埋め込んだ。その後、フィラー含有樹脂５０を熱硬化させるために、熱風オーブンにて１８０℃、１時間熱キュアをおこなった。
図１３に示すように、熱キュアによって発生した反りを軽減するために、ソマール製、商品名「ＰＳ-５０３ＷＡ」で表示される粘着フィルムを感光性絶縁樹脂層４２側に熱圧着ラミネートにより形成した。この時、粘着材には厚さ１０μmの微粘着型アクリル系樹脂を使用した。支持体層５１には厚さ１００μmのＰＥＮフィルムを使用した。
図１４に示すように、パターニングされたドライフィルムレジストをマスクとして、銅箔層４１を配線パターン４４、フリップチップ実装用パターン４５を塩化第２鉄液によりエッチングした後、ドライフィルムレジスト４３を剥離した。
図１５に示すように、フリップチップ実装部パターン部４５を除いた銅箔層４１面にアサヒ化研製、商品名「ＣＣＲ-２４０ＧＳ」で表示される熱硬化型絶縁樹脂５２をスクリーン印刷により形成した。その後露出したフリップチップ実装用パターン４５に電解により金鍍金５３を形成した。
図１６に示すように、半導体素子５４と熱硬化型絶縁樹脂層５２とを接着シートにより固着後、フリップチップ実装により、半導体素子５４のＡｌパッドとフリップチップ実装用パターン４５とを半田５５により接続する。
図１７に示すように、全体を封止樹脂５６にて封止し、最後に常温にて感光性絶縁樹脂層４２から支持体層５１を剥離することで半導体パッケージを製造することができる。感光性絶縁樹脂層４２に銅鍍金４９、フィラー含有樹脂５０を埋め込まなかった時と比べて、フリップチップ接続信頼性が向上した。
本発明の第１の実施の形態に係る半導体パッケージ拡大断面図である。 本発明の第１の実施の形態に係る半導体パッケージ拡大断面図である。 本発明の第１の実施の形態に係る半導体パッケージ拡大断面図である。 本発明の第１の実施の形態に係る半導体パッケージ拡大断面図である。 本発明の第１の実施の形態に係る半導体パッケージ拡大断面図である。 本発明の第１の実施の形態に係る半導体パッケージ拡大断面図である。 本発明の第１の実施の形態に係る半導体パッケージ拡大断面図である。 本発明の第１の実施の形態に係る半導体パッケージ拡大断面図である。 本発明の第２の実施の形態に係る半導体パッケージ拡大断面図である。 本発明の第２の実施の形態に係る半導体パッケージ拡大断面図である。 本発明の第２の実施の形態に係る半導体パッケージ拡大断面図である。 本発明の第２の実施の形態に係る半導体パッケージ拡大断面図である。 本発明の第２の実施の形態に係る半導体パッケージ拡大断面図である。 本発明の第２の実施の形態に係る半導体パッケージ拡大断面図である。 本発明の第２の実施の形態に係る半導体パッケージ拡大断面図である。 本発明の第２の実施の形態に係る半導体パッケージ拡大断面図である。 本発明の第２の実施の形態に係る半導体パッケージ拡大断面図である。 従来の半導体パッケージの製造工程を示した断面図である。 従来の半導体パッケージの製造工程を示した断面図である。 従来の半導体パッケージの製造工程を示した断面図である。 従来の半導体パッケージの製造工程を示した断面図である。
符号の説明
１１ 金属層
１２ 感光性絶縁樹脂層
１３ ドライフィルムレジスト
１４ ビアホールパターン
１５ 裏打ちフィルム
１６ 感光性絶縁樹脂層
１７ ボンディングパッドパターン
２１ 銅箔層
２２ 感光性絶縁樹脂層
２３ ドライフィルムレジスト
２４ 配線パターン
２５ ワイヤーボンディングパッドパターン
２６ ビアホールパターン
２７ ワイヤーボンディングパットパターン下部にフィラー含有樹脂埋め込み用孔
２８ フィラー含有樹脂
２９ 支持体層
３０ 熱硬化型絶縁樹脂層
３１ 金鍍金（接続端子）
３２ 半導体素子
３３ 金線
３４ 封止樹脂
４１ 銅箔層
４２ 感光性絶縁樹脂層
４３ ドライフィルムレジスト
４４ 配線パターン
４５ フリップチップ実装用パターン
４６ ビアホールパターン
４７ フリップチップ実装用パターン下部にフィラー含有樹脂埋め込み用孔
４８ 保護シート
４９ 銅鍍金
５０ フィラー含有樹脂
５１ 支持体層
５２ 熱硬化型絶縁樹脂層
５３ 金鍍金（接続端子）
５４ 半導体素子
５５ 半田
５６ 封止樹脂
１００、２００ 半導体パッケージ

Claims (10)

  1. 絶縁層の一方の面に配線層が形成され、他方の面に支持体層が張り合わされ、前記配線層側に半導体素子を搭載した後に前記支持体層を剥離して用いられる半導体パッケージ用基板において、
    前記配線層の一部である半導体素子との接続端子に対応して前記絶縁層には孔が形成され、
    前記孔にはフィラーを含んだ樹脂が充填されていることを特徴とする半導体パッケージ用基板。
  2. 前記接続端子の半導体素子側には、前記半導体素子と電気的接続をとるための金属バンプが形成されていることを特徴とする請求項１記載の半導体パッケージ用基板。
  3. 前記フィラーを含んだ樹脂は、フィラーが樹脂に対して３０重量％〜８０重量％含有していることを特徴とする請求項１又は２に記載の半導体パッケージ用基板。
  4. 前記樹脂はエポキシ系の熱硬化性樹脂であることを特徴とする請求項３に記載の半導体パッケージ用基板。
  5. 絶縁層の一方の面に配線層が形成され、他方の面に支持体層が張り合わされ、前記配線層側に半導体素子を搭載した後に前記支持体層を剥離して用いられる半導体パッケージ用基板において、
    前記半導体素子と接続する接続端子が形成された前記絶縁層の部分は、他の部分と比較して、弾性率が高められていることを特徴とする半導体パッケージ用基板。
  6. 前記接続端子の半導体素子側には、前記半導体素子と電気的接続をとるための金属バンプが形成されていることを特徴とする請求項５記載の半導体パッケージ用基板。
  7. 絶縁層の一方の面に配線層が形成され、他方の面に支持体層が張り合わされ、前記配線層側に半導体素子を搭載した後に前記支持体層を剥離して用いられる半導体パッケージ用基板の製造方法において、
    前記絶縁層の前記半導体素子と電気的に接続する接続端子部に対応する部分に孔を形成し、
    前記孔の内部にフィラーを分散させた樹脂を埋め込むことを特徴とする半導体パッケージ基板の製造方法。
  8. 前記孔によって露出された前記接続端子部に鍍金を形成し、次いで、前記鍍金上に前記フィラーを分散させた樹脂を埋め込むことを特徴とする請求項７に記載の半導体パッケージ基板の製造方法。
  9. 前記半導体素子と前記接続端子とをワイヤーボンディングによって接続したことを特徴とする請求項１、３、４又は５に記載の半導体パッケージ。
  10. 前記半導体素子と前記接続端子とをフリップチップ接合したことを特徴とする請求項１乃至６のいずれかに記載の半導体パッケージ。
JP2007118534A 2007-04-27 2007-04-27 半導体パッケージ用基板、その製造方法及び半導体パッケージ Pending JP2008277504A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007118534A JP2008277504A (ja) 2007-04-27 2007-04-27 半導体パッケージ用基板、その製造方法及び半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007118534A JP2008277504A (ja) 2007-04-27 2007-04-27 半導体パッケージ用基板、その製造方法及び半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2008277504A true JP2008277504A (ja) 2008-11-13

Family

ID=40055126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007118534A Pending JP2008277504A (ja) 2007-04-27 2007-04-27 半導体パッケージ用基板、その製造方法及び半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2008277504A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021246A (ja) * 2008-07-09 2010-01-28 Hitachi Cable Ltd 半導体装置用ｔａｂテープキャリア

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021246A (ja) * 2008-07-09 2010-01-28 Hitachi Cable Ltd 半導体装置用ｔａｂテープキャリア

Similar Documents

Publication Publication Date Title
US8835773B2 (en) Wiring board and method of manufacturing the same
TWI413461B (zh) 佈線板之製造方法
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP2008016819A (ja) パッケージオンパッケージのボトム基板及びその製造方法
TWI700974B (zh) 配線基板的製造方法
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2007180105A (ja) 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
JP2007281301A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
TW201410096A (zh) 晶片封裝基板和結構及其製作方法
JP2006179606A (ja) 配線回路基板
CN108811301B (zh) 电路板结构及其制造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP4983386B2 (ja) Ｃｏｆ用配線基板
JP2007324330A (ja) 回路基板
JP2010135347A (ja) 配線基板およびその製造方法
JP5058929B2 (ja) 配線基板およびその製造方法
JP2008277504A (ja) 半導体パッケージ用基板、その製造方法及び半導体パッケージ
JP2008147266A (ja) 半導体装置及びその製造方法
JP2019212692A (ja) 配線基板及びその製造方法
JP5292848B2 (ja) 部品内蔵基板及びその製造方法
JP2008205269A (ja) 半導体パッケージの製造方法、半導体パッケージ用基板、半導体パッケージ及び電子機器
JP4826103B2 (ja) 半導体装置用基板、および半導体素子用ｂｇａパッケージ
JP2010109104A (ja) 配線基板およびその製造方法
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
JP5069879B2 (ja) 回路装置