JP2008269467A - 転送システム、イニシエータデバイス及びデータ転送方法 - Google Patents

転送システム、イニシエータデバイス及びデータ転送方法 Download PDF

Info

Publication number
JP2008269467A
JP2008269467A JP2007114266A JP2007114266A JP2008269467A JP 2008269467 A JP2008269467 A JP 2008269467A JP 2007114266 A JP2007114266 A JP 2007114266A JP 2007114266 A JP2007114266 A JP 2007114266A JP 2008269467 A JP2008269467 A JP 2008269467A
Authority
JP
Japan
Prior art keywords
data transfer
data
transfer length
length
minimum effective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007114266A
Other languages
English (en)
Other versions
JP5057833B2 (ja
Inventor
Naomitsu Tashiro
直光 田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Information and Telecommunication Engineering Ltd
Original Assignee
Hitachi Computer Peripherals Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Computer Peripherals Co Ltd, Hitachi Ltd filed Critical Hitachi Computer Peripherals Co Ltd
Priority to JP2007114266A priority Critical patent/JP5057833B2/ja
Priority to US12/013,834 priority patent/US20080270643A1/en
Publication of JP2008269467A publication Critical patent/JP2008269467A/ja
Application granted granted Critical
Publication of JP5057833B2 publication Critical patent/JP5057833B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

【課題】データ速度処理の異なるデバイスが接続された場合であっても、高速インターフェースを十分に活用することでデータ転送に関する性能を向上できる転送システム、イニシエータデバイス及びデータ転送方法を提供しようとするものである。
【解決手段】イニシエータデバイスと、複数のターゲットデバイスと、イニシエータデバイスと複数のターゲットデバイスとの間で転送するデータの転送先を切り替えるスイッチと、を有し、イニシエータデバイス又は複数のターゲットデバイスの一方が高速インターフェースを介してスイッチと接続され、他方が低速インターフェースを介して前記スイッチと接続される転送システムであり、イニシエータデバイスは、イニシエータデバイスと複数のターゲットデバイスのうちの第1のターゲットデバイスとの間でデータを転送する際に、他のターゲットデバイスに転送するデータの転送状態によって第1のターゲットデバイスに転送するためのデータ転送長を決定する制御部を備えることとした。
【選択図】図1

Description

本発明は転送システム、イニシエータデバイス及びデータ転送方法に関し、特に複数のデバイス間で多重転送を行う際のデータ転送サイズの最適化を行う技術に関する。
高速なデータ転送を可能とする高速インターフェースに接続されイニシエータ側に設けられる高速デバイスと、低速なデータ転送を行う複数の低速インターフェースに夫々接続されターゲット側に設けられる複数の低速デバイスとがスイッチを介して多重転送を行う場合、複数の低速デバイス側から高速デバイス側に転送するデータ量は最終的に高速インターフェースを通過するので、データ転送に関する性能が高速インターフェースの帯域に制限されることはない。
このようなデータ転送において効率よく転送サイズを最適化して、データ転送に関する性能を向上させる様々な技術が開発されている。
特許文献1は、コンピュータ内のモジュール間同士のデータ転送において、ターゲット側モジュールが1回に転送するデータ転送サイズを、双方のモジュールの転送能力を考慮した最大転送可能サイズとするように決定し、決定した最大転送可能サイズ分だけをマスタ側モジュールとターゲット側モジュールとの間で転送するように制御する技術が開示されている。
特許文献2は、ホストとI/O装置間のデータ転送において、転送サイズを可変してデータ転送が行える転送サイズ可変機能をI/O装置が有している場合には、ホストにとって最も都合が良い転送サイズをI/O装置に指示することで最も都合のよい転送サイズでデータ転送を行えるように制御する技術が開示されている。
特許文献3は、ホストとバッファをもつテープバックアップ装置間のデータ転送において、バッファサイズの転送時間から最適なバッファサイズを決定して可変長のバッファサイズを制御する技術が開示されている。
特開2001−256171号公報 特開平4−340643号公報 特開平5−46325号公報
しかしながら、上述の技術によれば、多重転送を行う際のデータ転送サイズを考慮していない。
また、高速デバイスと複数の低速デバイス間において、高速デバイス側から複数の低速デバイス側に転送するデータ量は最終的に夫々の低速インターフェースを通過するので、データ転送に関する性能が低速インターフェースの帯域に制限されてしまい、高速デバイス側から複数の低速デバイス側への転送速度が遅くなるという問題が生じる。
そしてこの問題は結果として、データ転送に関する性能の低減を引き起こしてしまう。
本発明は以上の点を考慮してなされたもので、データ速度処理の異なるデバイスが接続された場合であっても、高速インターフェースを十分に活用することでデータ転送に関する性能を向上できる転送システム、イニシエータデバイス及びデータ転送方法を提案しようとするものである。
かかる課題を解決するため本発明の転送システムは、イニシエータデバイスと、複数のターゲットデバイスと、イニシエータデバイスと複数のターゲットデバイスとの間で転送するデータの転送先を切り替えるスイッチと、を有し、イニシエータデバイス又は複数のターゲットデバイスの一方が高速インターフェースを介してスイッチと接続され、他方が低速インターフェースを介して前記スイッチと接続される転送システムであり、イニシエータデバイスは、イニシエータデバイスと複数のターゲットデバイスのうちの第1のターゲットデバイスとの間でデータを転送する際に、他のターゲットデバイスに転送するデータの転送状態によって第1のターゲットデバイスに転送するためのデータ転送長を決定する制御部を備えることを特徴とする。
この結果、イニシエータデバイスとターゲットデバイスとの間で行うデータ転送のデータ転送長をイニシエータデバイス側で最適に設定することができる。
また、本発明のイニシエータデバイスは、複数のターゲットデバイスとの間で転送するデータの転送先を切り替えるスイッチと高速又は低速インターフェースを介して接続され、複数のターゲットデバイスのうちの第1のターゲットデバイスとの間でデータを転送する際に、他のターゲットデバイスに転送するデータの転送状態によって第1のターゲットデバイスに転送するためのデータ転送長を決定する制御部を備えることを特徴とする。
この結果、イニシエータデバイスとターゲットデバイスとの間で行うデータ転送のデータ転送長をイニシエータデバイス側で最適に設定することができる。
さらに、本発明のデータ転送方法は、イニシエータデバイス又はターゲットデバイスの一方が高速インターフェースを介してイニシエータデバイスと複数のターゲットデバイスとの間で転送するデータの転送先を切り替えるスイッチと接続されてデータを転送するステップと、他方が低速インターフェースを介してスイッチと接続されてデータを転送するステップと、を有し、イニシエータデバイスでは、イニシエータデバイスと複数のターゲットデバイスのうちの第1のターゲットデバイスとの間でデータを転送する際に、他のターゲットデバイスに転送するデータの転送状態によって第1のターゲットデバイスに転送するためのデータ転送長を決定する制御ステップを備えることを特徴とする。
この結果、イニシエータデバイスとターゲットデバイスとの間で行うデータ転送のデータ転送長をイニシエータデバイス側で最適に設定することができる。
本発明によれば、データ速度処理の異なるデバイスが接続された場合であっても、高速インターフェースの帯域を十分に活用して多重のデータ転送長を最適に設定することでデータ転送に関する性能を向上できる。
また本発明によれば、イニシエータデバイスから複数のターゲットデバイスへ向けて転送するデータの転送状況に応じて、イニシエータデバイス内に設けた制御部がデータ転送長を最適に設定することができる。
(1)第1の実施の形態
(1−1)転送システム
まず、本実施の形態による転送システムについて以下に説明する。
図1において、1は全体として本実施の形態によるデータ転送方法を実行する転送システムを示す。本実施の形態によるデータ転送方法としては、1つのアドレス情報をもとにして複数のデータを連続して転送するバースト転送方法を採用している。
この転送システム1は、高速デバイス2が高速なデータ転送を可能とする高速インターフェース3を介してバッファ40を有するスイッチ4と接続され、スイッチ4が低速なデータ転送を可能とする複数の低速インターフェース5A、5Bを介して複数の低速デバイス6A、6Bと接続される構成である。
そして本実施の形態による転送システム1では、イニシエータデバイスとして高速デバイス2を設け、ターゲットデバイスとして低速デバイス6を設けた構成としている。
高速デバイス2は、CPU(Central Processing Unit)20やメモリ21等の制御部200を備えた装置である。高速デバイス2は、データの入出力を制御し、高速にデータ処理を実行できる記憶デバイスである。高速デバイス2の詳細は、後述する。
高速インターフェース3は、高速デバイス2とスイッチ4間とのデータを高速で転送するインターフェースである。本実施の形態では、高速インターフェース3は、例えばファイバチャネルインターフェースであり、4GB/sの高速インターフェース速度でデータを転送する。
スイッチ4は、高速デバイスからのデータ、各低速デバイスからのデータ及びコマンドの授受をスイッチングによりデータ伝送を行う。スイッチ4は、高速デバイス又は低速デバイスから送られてきたデータを記憶するバッファ40を備えている。
複数の低速インターフェース5A、5Bは、各低速デバイス6A、6Bとスイッチ4間とのデータを低速で転送するインターフェースである。本実施の形態では、低速インターフェース5A、5Bは、例えばファイバチャネルインターフェースであり、2GB/sの低速インターフェース速度でデータを転送する。なお、複数の低速インターフェース5A、5Bは、それぞれの低速インターフェースを特に区別する場合を除いて、低速インターフェース5と記載する。
低速デバイス6A、6Bは、CPU(Central Processing Unit)やメモリ等の情報処理資源を備えた記憶装置である。また低速デバイス6A、6Bは、低速にデータ処理を実行できる記憶デバイスである。なお、複数の低速デバイス6A、6Bは、それぞれの低速デバイスを特に区別する場合を除いて、低速デバイス6と記載する。
なお、本実施の形態では、イニシエータデバイスを1台とし、ターゲットデバイスを2台として設定し説明したが、イニシエータデバイス及びターゲットデバイス間で多重転送をできる関係にあればよく、その台数はこれに限られず、それぞれのデバイスを複数設けてもよい。
高速インターフェース又は低速インターフェースは、イニシエータデバイス側インターフェース又はターゲット側インターフェースのいずれにも成立するインターフェースであり、接続されるデバイスの処理速度に合わせるものである。
(1−2)高速デバイスの構成
次に、高速デバイス2の構成について説明する。
図2は、高速デバイス2の構成の内容を示した図表である。
高速デバイス2は、制御部として、各種プログラムを実行するためのCPU20及び各種プログラムを格納するメモリ21を備える。
そしてメモリ21には、最適なバースト転送長を決定するためのバースト転送長設定プログラム22、バースト転送長の最小有効値を決定するための最小有効バースト転送長決定プログラム23、低速インターフェース5のデータ転送速度で単位時間当たり転送可能なデータ転送速度を決定する転送可能バースト転送長決定プログラム24、実行中のライト処理がある場合に最適な多重用のバースト転送長を決定するための多重用バースト転送長設定プログラム25及び各種プログラム23、24に基づいて決定されるバースト転送長に関する値を管理するバースト転送長管理テーブル26が格納されている。
(1−3)バースト転送長管理テーブル
次に、バースト転送長管理テーブルについて説明する。
図3は、バースト転送長管理テーブルを示した図表である。
バースト転送長管理テーブル26は、多重転送用のデータ転送長を決定するための情報を格納するテーブルである。
多重転送用のデータ転送長を決定するための情報とは、バースト転送長の最小有効値を決定するための最小有効バースト転送長決定プログラム23及びFCP_XFER_RDY応答時間に転送可能なバースト転送長を決定する転送可能バースト転送長決定プログラム24に基づいて決定されるバースト転送長に関する値のことである。
バースト転送長管理テーブルは、「ターゲットデバイス番号」フィールド26A、「最小有効バースト転送長」フィールド26B、「転送可能バースト転送長」フィールド26C及び「外部入力バースト転送長」26Dとから構成されている。
「ターゲットデバイス番号」フィールド26Aには、ターゲットデバイス番号が格納される。本実施の形態では、ターゲットデバイスとして設定される低速デバイス6のデバイス番号が格納される。
「最小有効バースト転送長」フィールド26Bには、最小有効バースト転送長決定プログラム23に基づいて決定されるバースト転送長の最小有効値が格納される。「最小有効バースト転送長」フィールド26Bに記載された「N」は、ライトストリーム多重数であり、イニシエータデバイスからの多重データを転送するターゲットデバイス数をいう。本実施の形態では、高速デバイス2からの多重データを転送する低速デバイス6数をいう。
「転送可能バースト転送長」フィールド26Cには、転送可能バースト転送長決定プログラム24に基づいて決定される値が入力されるものであり、FCP_XFER_RDY応答時間に転送可能なバースト転送長が格納される。
「外部入力バースト転送長」26Dには、ユーザが外部により入力するバースト転送長値が格納される。
(1−4)データ転送
まず本発明を適用しない本実施の転送システム1構成によるデータ転送について説明をする。なお、本発明を適用しない本実施の転送システム1においても、イニシエータデバイスとして高速デバイス2を設定し、ターゲットデバイスとして低速デバイス6を設定した場合の構成に基づいて説明する。
図4は、低速デバイス6から高速デバイス2方向に向けてデータを転送する転送図である。実線矢印は低速デバイス6Aが高速デバイス2に向けてデータを転送する様子を示しており、破線矢印は、低速デバイス6Bが高速デバイス2に向けてデータを転送する様子を示している。
具体的には低速デバイス6Aは、2Gb/sのデータ転送速度である低速インターフェース5Aを介してスイッチ4にデータD1を転送する。データD1をバッファ40で受け取ったスイッチ4は、4Gb/sのデータ転送速度である高速インターフェース3を介して高速デバイス2にデータD1を転送する。
同様に、低速デバイス6Bが2Gb/sの低速インターフェース5Bを介してスイッチ4にデータD2を転送し、4Gb/sの高速インターフェース3を介して高速デバイス2にデータD2を転送する。
低速デバイス6から高速デバイス2方向に向けてデータを転送する場合には、低速デバイス6から2Gb/s間隔でデータが転送され、最終的に4Gb/s間隔で高速デバイス2に到達するため、転送システム1性能が低減することはない。
図5は、高速デバイス2から低速デバイス6方向に向けてデータを転送する転送図である。実線矢印は高速デバイス2が低速デバイス6Aに向けてデータを転送する様子を示しており、破線矢印は、高速デバイス2が低速デバイス6Bに向けてデータを転送する様子を示している。
具体的には高速デバイス2は、第1のデータD10をスイッチ4に転送する。スイッチ4は、第1のデータD10をバッファ40で受け取り、バッファ40から低速デバイス6Aに第1のデータD10を転送する。続いて高速デバイス2は、第2のデータD11を4Gb/s間隔でスイッチ4に転送する。バッファ40では第2のデータD11を受領した時点で、第1のデータD10のうち低速デバイス6Aに転送しきれないデータが蓄積されているため、バッファ40内で一時的に格納できるデータ量が満杯になる。したがってスイッチ4は第2のデータD11を2Gb/s間隔で低速デバイス6Aに転送する。その後のデータD12、D13も、バッファ40内のデータ領域が空くまで待たなければならないため、高速デバイス2から2Gb/s間隔でスイッチ4にデータD12、D13が転送されることとなる。
低速デバイス6Aへのバースト転送が全て終了すると、高速デバイス2は、転送先を切り替えて低速デバイス6Bに向けてデータを転送する。
高速デバイス2は、低速デバイス6Bに向けて第1のデータD14をスイッチ4に転送する。スイッチ4は、第1のデータD14をバッファ40で受け取り、バッファ40から低速デバイス6Bに第1のデータD14を転送する。このとき、データの転送先が低速デバイス6Aから低速デバイス6Bに切り替わるので、第1のデータD14はそのままスイッチから低速デバイス6Bに転送される。続いて高速デバイス2は、第2のデータD15を4Gb/s間隔でスイッチ4に転送する。バッファ40では第2のデータD15を受領した時点で、第1のデータD14のうち低速デバイス6Bに転送しきれないデータが蓄積されているため、スイッチ4は第2のデータD15を2Gb/s間隔で低速デバイス6Bに転送する。その後のデータD16、D17も、高速デバイス2から2Gb/s間隔でスイッチ4にデータD16、D17が転送されることとなる。
このように、本実施の転送システム1のデータ転送によれば、高速デバイスから低速デバイス方向にデータを転送する場合に、高速デバイス4から連続して転送するデータD12、D13、D16、D17は、インターフェースによるデータ転送速度の違いから、2Gb/s間隔でしか転送できず、高速インターフェースの帯域を十分に活用できない結果を招く。
ここで、データ転送の切り替え時Sに着目すると、第4のデータD13及び第1のデータD14は4Gb/s間隔で転送されていることがわかる。このことより、高速インターフェースの帯域を十分に活用するためには、バースト転送長を短くし、かつ、転送先デバイスの切り替え回数を増やすことが必要となる。
図6は、データ転送に伴う転送システム1の性能を示したグラフである。縦軸は、転送システム1の性能を示し、縦軸はバースト転送長を示している。図6によれば、バースト転送長を短く設定しすぎると、転送システム1のデータ性能は低減することを示している。
図7は、高速デバイス2と1台の低速デバイス6間で行われる基本的なデータ転送のシーケンス図である。図7では、高速デバイス2から低速デバイス6方向にデータを転送する場合について説明する。
まず高速デバイス2は、低速デバイス6にライトコマンドを送信する(図7のFCP_CMND(WRITE))。ライトコマンドを受信した低速デバイス6は、高速デバイス2が1回の転送で送信できるバースト転送長(データ転送長)を高速デバイス2に報告する(図7のFCP_XFER_RDY)。高速デバイス2が低速デバイス6にライトコマンドを送信してからFCP_XFER_RDY報告を受信するまでの時間をFCP_XFER_RDY応答時間と呼ぶ。
この報告を受け取った高速デバイス2は、この報告に基づいて1回の転送で送信できるバースト転送長分のデータを低速デバイス6に送信する。高速デバイス2は、FCP_XFER_RDY報告を低速デバイス6から受信しないとデータを送信することができない仕組みになっている。
高速デバイス2は、1回のバースト転送で送信できるデータ転送長分のデータを送信し終えると(図7のFCP_DATA)、低速デバイス6は、再び1回のバースト転送で送信できるバースト転送長(データ転送長)を高速デバイス2に報告する(図7のFCP_XFER_RDY)。
そして、高速デバイス2は1回のバースト転送で送信できるデータ転送長分のデータを低速デバイス6に送信する(図7のFCP_DATA)。この送信処理は、全てのデータを低速デバイス6に送信するまで行われる。そして全てのデータを受信した低速デバイス6はステータス終了として高速デバイス2に報告する(図7のFCP_RSP)。高速デバイス2がライトコマンドを発行してから、ステータス終了を受領するまでにバースト転送される全てのデータをコマンドデータという。
図8から図10は、それぞれ高速デバイス2からライトコマンド及びデータを受信した2台の低速デバイス6A、6Bにおけるコマンド及びデータ処理の様子を示した概念図である。図中、縦軸は時間軸tである。また、破線で囲まれた部分は、多重にデータを転送した部分である。多重にデータを転送できる部分は、図5で説明したように4Gb/sでデータ転送することができる部分である。
例えば、FCP_XFER_RDY応答時間よりバースト転送時間が短い時間である場合には、図8に示すように、転送なし時間が生じる。これは、低速デバイス6Aが高速デバイス2にFCP_XFER_RDY報告を送信しないとデータを送信することができないため、低速デバイス6Bがデータを受信してから、低速デバイス6AがFCP_XFER_RDY報告を高速デバイスに送信するまでの間に転送なし時間が生じてしまう。転送なし時間が生じることで、転送システム1の性能は低減することとなる。
また、FCP_XFER_RDY応答時間よりバースト転送時間が長い時間である場合には、図9に示すように、転送開始待ち時間が生じる。これは、低速デバイス6Aが高速デバイス2にFCP_XFER_RDY報告を送信しているにも関わらず、低速デバイス6Bがデータを受信し終えていないために、低速デバイス6A側に転送開始待ち時間が生じてしまう。このため、多重にデータ転送できる部分が少なく、一方で低速デバイス6Bが受信するデータは低速インターフェース経由のため2Gb/sで転送されるので、転送システム1の性能は低減することとなる。
FCP_XFER_RDY応答時間とバースト転送時間とが略同じ時間である場合には、図10に示すように、転送なし時間や転送開始待ち時間は生じない。低速デバイス6Aが高速デバイス2にFCP_XFER_RDY報告を送信すると、高速デバイス2からデータが転送される。低速デバイス6A側でデータ転送が開始される部分と低速デバイス6B側でデータ転送が終了する部分とは、多重転送部分となる。このため、高速インターフェースを十分に活用することになるので、転送システム1の性能は低減されない。
(1−5)バースト転送長の設定機能
本実施の形態による転送システム1は、ターゲットデバイス側で行う処理として転送なし時間や転送開始待ち時間なく多重転送部分が生じるように、イニシエータデバイス側において最適なデータ転送長(バースト転送長)を設定できる点が特徴である。
それでは次に、本願の特徴点を実現するための説明をする。
(1−5−1)バースト転送長設定処理
まず、高速デバイス2が最適なバースト転送長を設定するためのバースト転送長設定処理について説明する。バースト転送長設定処理は、高速デバイス2のCPU20がバースト転送長設定プログラム22に基づいて実行する。
具体的には図11に示すように、高速デバイス2のCPU20が低速デバイス6に向けてストリームデータを転送する直前にバースト転送長設定処理を開始する(S0)。
次に高速デバイス2のCPU20は、データの転送がライトストリームか否かを判断する(S1)。
ここでライトストリームとは、高速デバイス2から低速デバイス6方向に向けて、先頭のデータから順次大量のデータを転送することをいう。
そして高速デバイス2のCPU20は、ライトストリームであると判断すると(S1:YES)、続いて他の低速デバイス6に実行中のライトストリームがあるか否かを判断する(S2)。すなわち、高速デバイス2のCPU20は、高速デバイス2から他の低速デバイス6に向けて転送しているデータがあるか否かを判断する。
高速デバイス2のCPU20は、実行中のライトストリームがあると判断すると(S2:YES)、バースト転送長を多重用の値に設定するために多重用バースト転送処理を行って最適なバースト転送長を設定し(S3)、バースト転送長設定処理を終了する(S5)。なお、多重用バースト転送処理については後述する。
一方、ステップS1において、高速デバイス2のCPU20は、ライトストリームではなく、低速デバイス6から高速デバイス2方向に向けてデータの転送を行うと判断すると(S1:NO)、バースト転送長をデバイス毎に予め決められている最大値に設定して(S4)、バースト転送長設定処理を終了する(S5)。
またステップS2においても、高速デバイス2のCPU20は、実行中のライトストリームはないと判断すると(S2:NO)、すなわち、高速デバイス2から他の低速デバイス6に向けて転送しているデータがないと判断すると(S2:NO)、バースト転送長をデバイス毎に予め決められている最大値に設定して(S4)、バースト転送長設定処理を終了する(S5)。
高速デバイス2から他の低速デバイス6に向けて多重に転送するデータがない場合には(S1:NO及びS2:NO)、バースト転送長を予めデバイス毎に決められたバースト転送長の最大値で設定することで転送システム1の性能の低減を回避できる。
(1−5−2)最小有効バースト転送長決定処理
それでは次に、高速デバイス2が転送システムの性能グラフを考慮して転送システム1の性能を低減させない最小有効値を最小有効バースト転送長決定処理に基づいて求める。最小バースト転送長決定処理は、高速デバイス2のCPU20が最小バースト転送長決定プログラム23に基づいて実行する。
具体的には図12に示すように、高速デバイス2のCPU20は、装置起動時などに、最小バースト転送長決定処理を開始する(S10)。
次に高速デバイス2のCPU20は、バースト転送長を1回のコマンドで転送するコマンドデータ転送長として、初期値に設定する(S11)。
そして高速デバイス2のCPU20は、ライト性能を測定する(S12)。ライト性能とは、高速デバイスからのデータが低速デバイスに書き込まれるためのデータ転送速度の性能をいう。
高速デバイス2のCPU20は、ライト性能がライトストリーム多重数あたりの低速インターフェース速度より優れているか否かを判断する(S13)。
ここで、図13のグラフに示すように、低速インターフェース5Aの速度性能について説明する。図中は、縦軸は低速インターフェース5Aの転送速度であり、横軸は時間軸tである。
また図13では、低速インターフェース5Aの速度性能との関係を、図10で説明した低速デバイス6でのデータ処理と対応させて示している。
高速デバイス2から複数の低速デバイス6に対して同時転送を含む多重転送を行うためには、高速デバイス2から夫々の低速デバイス6方向のライトストリーム転送の平均点速度が、ライトストリーム多重数あたりの低速インターフェース転送速度以上であることが必要となる。高速デバイスから低速デバイス方向での平均データ転送速度がイトストリーム多重数あたりの低速インターフェース転送速度を下回る場合、低速デバイスに向けてデータの転送が行われない時間帯が発生することになるため、高速インターフェースの帯域を生かした転送が行えない。
このため、多重転送に関する転送システム1の性能向上を目的とすると、有効なバースト転送長は、ステップS13において判断するように、高速デバイスから低速デバイスに向けて転送するデータの平均転送性能が、ライトストリーム多重数あたりの低速インターフェース性能を上回るものに限られる。
図12に戻り、高速デバイス2のCPU20は、ライト性能がライトストリーム多重数あたりの低速インターフェース性能より優れていないと判断すると(S13:NO)、バースト転送長がコマンドデータ転送長と等しいデータ転送長であるか否かを判断する(S14)。
そして高速デバイス2のCPU20は、バースト転送長がコマンドデータ転送長と等しいデータ転送長ではないと判断すると(S14:NO)、最小有効バースト転送長として現在のバースト転送長の倍の転送長を設定して(S15)、最小有効バースト転送長決定処理を終了する(S18)。
一方、ステップS14において、高速デバイス2のCPU20は、バースト転送長がコマンドデータ転送長と等しいデータ転送長であると判断すると(S14:YES)、最小有効バースト転送長として低速デバイスの最大バースト転送長を設定して(S17)、最小有効バースト転送長決定処理を終了する(S18)。
またステップS13において、高速デバイス2のCPU20は、ライト性能がライトストリーム多重数あたりの低速インターフェース性能と等しい又は優れていると判断すると(S13:YES)、バースト転送長を現在のバースト転送長の1/2の転送長に設定する(S16)。そして、高速デバイス2のCPU20は、再びライト性能を測定することとなる(S12)。
ステップS15又はステップS17で設定した最小有効バースト転送長は、バースト転送長管理テーブル26の「最小有効バースト転送長」フィールド26B内に登録される。
(1−5−3)転送可能バースト転送長決定処理
それでは次に、高速デバイス2がライトコマンドを発行してからFCP_XFER_RDYを受領するまでの応答時間を考慮して、転送可能なバースト転送長を決定するための転送可能バースト転送長決定処理について説明する。転送可能バースト転送長決定処理は、高速デバイス2のCPU20が転送可能バースト転送長決定プログラム24に基づいて実行する。
具体的には図14に示すように、高速デバイス2のCPU20は、装置起動時などに、転送可能バースト転送長決定処理を開始する(S20)。
次に、高速デバイス2のCPU20は、ライトコマンドを発行してからFCP_XFER_RDYを受領するまでの応答時間を測定する(S21)。
高速デバイス2のCPU20は、測定時間内で転送可能なバースト転送長を算出する(S22)。転送可能なバースト転送長は、応答時間に低速インターフェースの速度で単位時間に転送可能なバイト数を乗ずることで算出できる。
高速デバイス2のCPU20は、この算出結果をバースト転送長管理テーブル26の「転送可能バースト転送長」フィールド26C内に登録すると、転送可能バースト転送長処理を終了する(S23)。
(1−5−4)多重用バースト転送長設定処理
多重用バースト転送長設定処理は、高速デバイス2のCPU20が多重用バースト転送長プログラム25に基づいて実行する。
具体的には図15に示すように、高速デバイス2のCPU20は、実行中のライトストリームがあると判断すると(S2:YES)、多重用バースト転送長設定処理を開始する(S30)。
そして高速デバイス2のCPU20は、バースト転送長管理テーブル26を参照し、該当するデバイス番号の低速デバイス6に設定するバースト転送長に対して外部入力があるか否かを判断する(S31)。
高速デバイス2のCPU20は、該当するデバイス番号の低速デバイス6に設定するバースト転送長に対して外部入力がないと判断すると(S31:NO)、ライトストリーム多重数をNに設定する(S32)。なお、Nは2以上の自然数である。
高速デバイス2のCPU20は、ライトストリーム多重数がNである場合の最小有効バースト転送長が転送可能バースト転送長より長い転送長であるか否かを判断する(S33)。
そして、高速デバイス2のCPU20は、ライトストリーム多重数がNである場合の最小有効バースト転送長が転送可能バースト転送長より長い転送長であると判断すると(S33:YES)、該当するデバイス番号の低速デバイス6に設定するバースト転送長としてライトストリーム多重数がNである場合の最小有効バースト転送長を設定する(S34)。
例えば、図3に示すように、該当するデバイス番号が1の低速デバイス6において、ライトストリーム多重数が2の場合のバースト転送長管理テーブル26を参照する。ライトストリーム多重数が2の場合の最小有効バースト転送長は64KBであり、転送可能バースト転送長は48KBである。そうすると、最小有効バースト転送長が転送可能バースト転送長より長い転送長の場合なので、デバイス番号が1の低速デバイスに設定するバースト転送長として最小有効バースト転送長の64KBを設定する。
一方、高速デバイス2のCPU20は、ライトストリーム多重数がNである場合の最小有効バースト転送長が転送可能バースト転送長と等しい又は短い転送長であると判断すると(S33:NO)、該当するデバイス番号の低速デバイス6に設定するバースト転送長として転送可能バースト転送長を設定する(S35)。
例えば、図3に示すように、該当するデバイス番号が1の低速デバイスにおいて、ライトストリーム多重数が3の場合のバースト転送長管理テーブル26を参照する。ライトストリーム多重数が3の場合の最小有効バースト転送長は32KBであり、転送可能バースト転送長は48KBである。そうすると、最小有効バースト転送長が転送可能バースト転送長より短い転送長の場合なので、デバイス番号が1の低速デバイスに設定するバースト転送長として転送可能バースト転送長の48KBを設定する。
ステップS31において、高速デバイス2のCPU20は、該当するデバイス番号の低速デバイス6に設定するバースト転送長に対して外部入力があると判断すると(S31:YES)、該当するデバイス番号の低速デバイス6に設定するバースト転送長として外部入力したバースト転送長を設定する(S36)。
高速デバイスのCPU20は、最小有効バースト転送長、転送可能バースト転送長又は外部入力したバースト転送長のいずれかをバースト転送長として設定すると(S34、S35又はS35)、多重用バースト転送長設定処理を終了する(S37)。
そして高速デバイス2は、ターゲットデバイス毎に設定されたバースト転送長を低速デバイス6に転送し、低速デバイス6が1回のバースト転送で送信できるバースト転送長(データ転送長)として高速デバイス2に報告する値を調整することで、高速デバイス2が次のターゲットデバイスに対してデータを転送できるように切り替わるように制御でき、ターゲットデバイス側で行う処理として転送なし時間や転送開始待ち時間なく多重転送部分を生じることができる。
(1−6)第1の実施の形態の効果
本実施の形態によれば、データ速度処理の異なるデバイスが接続された場合であっても、より高速なインターフェースの帯域を十分に活用して多重転送におけるデバースト転送長(データ転送長)を最適に設定できるので、データ転送に関する性能を向上できる。
また、本実施の形態によれば、イニシエータデバイスから複数のターゲットデバイスへ向けて転送するデータの転送状況に応じて、イニシエータデバイス内に設けた制御部がデータ転送長を最適に設定することができる。
(2)第2の実施の形態
(2−1)転送システムの構成
第2の実施の形態による転送システムについて以下に説明する。
図16において、10は全体として第2の実施の形態による転送システムを示す。
本実施の形態による転送システム10では、イニシエータデバイスとして高速デバイス2を設け、ターゲットデバイスとして低速デバイス6を設けた構成としている。
そして本実施の形態のシステム10は、制御部200’と接続された高速デバイス2’が高速なデータ転送を可能とする高速インターフェース3を介してバッファ40をもつスイッチ4と接続され、スイッチ4が低速なデータ転送を行う複数の低速インターフェース5A、5Bを介して複数の低速デバイス6A、6Bと接続される構成である。
制御部200’は、高速デバイス2又は低速デバイス6からのデータ転送長を制御できるコントローラであって、CPU20及び第1の実施の形態で説明をした各種プログラム22〜25及びバースト転送長管理テーブル26を搭載する。
高速デバイス2’は、データの入出力を制御するデバイスであって、高速にデータ処理を実行できるデバイスである。
制御部200’のCPU20は、格納される各種プログラム22〜25及びバースト転送長管理テーブル26を読み出して、データ転送長を最適に設定するために第1の実施の形態で説明をした各種処理を実行する。
制御部200’のCPU20は、各種処理の実行結果に基づいて最適なデータ転送長を高速デバイス2’及び低速デバイス6A、6Bに指示する。高速デバイス2’及び低速デバイス6A、6Bは、指示に基づいて最適なデータ転送長を、スイッチ4を介して転送する。
なお、その他の構成要件については、第1の実施の形態で説明をした構成要件と対応するため、説明を省略する。
(2−2)第2の実施の形態の効果
本実施の形態によれば、データ速度処理の異なるデバイスが接続された場合であっても、より高速なインターフェースの帯域を十分に活用して多重転送におけるデータ転送長(バースト転送長)を最適に設定できるので、データ転送に関する性能を向上できる。
また、本実施の形態によれば、イニシエータデバイス側に設けた制御部が転送するデータの転送状況に応じて、データ転送長を最適に設定することができる。
(3)第3の実施の形態
第3の実施の形態による転送システムについて以下に説明する。
図17において、100は全体として第3の実施の形態による転送システムを示す。
本実施の形態による転送システム10では、イニシエータデバイスとして低速デバイス6を設け、ターゲットデバイスとして高速デバイス2を設けた構成としている。
そして本実施の形態のシステム100は、制御部200’と接続された複数の低速デバイス6’A、6’Bの夫々が低速なデータ転送を行う低速インターフェース5A、5Bを介してバッファ40をもつスイッチ4と接続され、スイッチ4が高速なデータ転送を可能とする高速インターフェース3を介して高速デバイス2’と接続される構成である。
制御部200’は、高速デバイス2又は低速デバイス6からのデータ転送長を制御できるコントローラであって、CPU20及び第1の実施の形態で説明をした各種プログラム22〜25及びバースト転送長管理テーブル26を搭載する。
低速デバイス6’A、6’Bは、データの入出力を制御するデバイスであって、低速にデータ処理を実行できるデバイスである。
高速デバイス2’は、データの入出力を制御するデバイスであって、高速にデータ処理を実行できるデバイスである。
制御部200’のCPU20は、格納される各種プログラム22〜25及びバースト転送長管理テーブル26を読み出して、データ転送長を最適に設定するために第1の実施の形態で説明をした各種処理を実行する。
制御部200’のCPU20は、各種処理の実行結果に基づいて最適なデータ転送長を低速デバイス6’A、6’B及び高速デバイス2’に指示する。高速デバイス2’及び低速デバイス6’A、6’Bは、指示に基づいて最適なデータ転送長を、スイッチ4を介して転送する。
なお、その他の構成要件については、第1の実施の形態で説明をした構成要件と対応するため、説明を省略する。
(3−2)第3の実施の形態の効果
本実施の形態によれば、データ速度処理の異なるデバイスが接続された場合であっても、より高速なインターフェースの帯域を十分に活用して多重転送におけるデータ転送長(バースト転送長)を最適に設定できるので、データ転送に関する性能を向上できる。
また、本実施の形態によれば、イニシエータデバイス側に設けた制御部が転送するデータの転送状況に応じて、データ転送長を最適に設定することができる。
(4)他の実施の形態
イニシエータデバイスを高速デバイス又は低速デバイスとし、ターゲットデバイスを低速デバイス又は高速デバイスとしたが、イニシエータデバイス及びターゲットデバイス間で多重転送をできる関係にあればよい。
また、制御部をイニシエータデバイス内にメモリとして搭載し又は外部接続したが、制御部を個別のバードウェア構成としてもよい。
さらに、最小有効バースト転送長決定部や転送可能バースト転送長決定部を制御部内に設けたが、個別のバードウェア構成としてもよい。
本発明は、1又は複数のイニシエータデバイスと1又は複数のターゲットデバイスとのデータ処理における速度差がある転送システムや、その他の形態の転送システムに広く適用することができる。
第1の実施の形態における性能システムの全体構成を示すブロック図である。 第1の実施の形態における高速デバイスのメモリの内容を示す図である。 第1の実施の形態におけるバースト転送長管理テーブルの図表である。 第1の実施の形態における低速デバイスから高速デバイス方向に向けてデータを転送する転送図である。 第1の実施の形態における高速デバイスから低速デバイス方向に向けてデータを転送する転送図である。 第1の実施の形態におけるデータ転送に伴う転送システムの性能を示したグラフである。 第1の実施の形態における高速デバイスと1台の低速デバイス間で行われる基本的なデータ転送のシーケンス図である。 第1の実施の形態における夫々の低速デバイスでのコマンド及びデータ処理の様子を示した概念図である。 第1の実施の形態における夫々の低速デバイスでのコマンド及びデータ処理の様子を示した概念図である。 第1の実施の形態における夫々の低速デバイスでのコマンド及びデータ処理の様子を示した概念図である。 第1の実施の形態におけるバースト転送長設定処理を示すフローチャートである。 第1の実施の形態における最小有効バースト転送長決定処理を示すフローチャートである。 第1の実施の形態における低速インターフェースの速度性能のグラフである。 第1の実施の形態における転送可能バースト転送長決定処理を示すフローチャートである。 第1の実施の形態における多重用バースト転送長設定処理を示すフローチャートである。 第2の実施の形態における性能システムの全体構成を示すブロック図である。 第3の実施の形態における性能システムの全体構成を示すブロック図である。
符号の説明
1,10,100…転送システム、2,2’…高速デバイス、20……CPU、21……メモリ、22……バースト転送長設定プログラム、23……最小有効バースト転送長決定プログラム、24……転送可能バースト転送長決定プログラム、25……多重用バースト転送長決定プログラム、26……バースト転送長管理テーブル、3……高速インターフェース、4……スイッチ、40……バッファ、5……低速インターフェース、6,6’…低速デバイス。

Claims (15)

  1. イニシエータデバイスと、
    複数のターゲットデバイスと、
    前記イニシエータデバイスと前記複数のターゲットデバイスとの間で転送するデータの転送先を切り替えるスイッチと、を有し
    前記イニシエータデバイス又は前記複数のターゲットデバイスの一方が高速インターフェースを介して前記スイッチと接続され、
    他方が低速インターフェースを介して前記スイッチと接続され、
    前記イニシエータデバイスは、
    前記イニシエータデバイスと前記複数のターゲットデバイスのうちの第1のターゲットデバイスとの間でデータを転送する際に、他のターゲットデバイスに転送するデータの転送状態によって前記第1のターゲットデバイスに転送するためのデータ転送長を決定する制御部を備える
    ことを特徴とする転送システム。
  2. 前記制御部は、
    前記他のターゲットデバイスへデータを転送している場合に、多重転送用のデータ転送長を決定するための情報に基づいて前記第1のターゲットデバイスに転送するデータ転送長を決定する
    ことを特徴とする請求項1記載の転送システム。
  3. 前記制御部は、
    前記他のターゲットデバイスへデータを転送している場合に、前記イニシエータデバイスと前記第1のターゲットデバイスとの間のデータ転送性能と前記イニシエータデバイスからの多重データを転送するターゲットデバイス数あたりの低速インターフェース速度とに基づいて、データ転送性能を維持するための最小有効性能データ転送長を決定する最小有効性能データ転送長決定部と、
    前記イニシエータデバイスがコマンドを発行し、コマンドの発行を受領した前記第1のターゲットデバイスがデータの転送サイズを前記イニシエータデバイスに通知するまでの応答時間内に前記イニシエータデバイスからデータが転送可能なデータ転送長を決定する転送可能データ転送長決定部と、を有し、
    前記最小有効性能データ転送長設定部により設定された最小有効性能データ転送長と、前記転送可能データ転送長決定部により決定されたデータ転送長に基づいて、前記第1のターゲットデバイスに送信するデータ転送長を決定する
    ことを特徴とする請求項1記載の転送システム。
  4. 前記制御部は、
    前記最小有効性能データ転送長設定部により設定された最小有効性能データ転送長と、前記転送可能データ転送長決定部により決定されたデータ転送長とを管理する管理テーブルを有する
    ことを特徴とする請求項3記載の転送システム。
  5. 前記制御部は、
    前記最小有効性能データ転送長設定部により設定された最小有効性能データ転送長と、前記転送可能データ転送長決定部により決定されたデータ転送長とを比較し、当該比較に基づいて、データ転送長が長いデータ転送長を前記第1のターゲットデバイスに送信するデータ転送長として決定する
    ことを特徴とする請求項3記載の転送システム。
  6. 複数のターゲットデバイスとの間で転送するデータの転送先を切り替えるスイッチと高速又は低速インターフェースを介して接続され、
    前記複数のターゲットデバイスのうちの第1のターゲットデバイスとの間でデータを転送する際に、他のターゲットデバイスに転送するデータの転送状態によって前記第1のターゲットデバイスに転送するためのデータ転送長を決定する制御部を備える
    ことを特徴とするイニシエータデバイス。
  7. 前記制御部は、
    前記他のターゲットデバイスへデータを転送している場合に、多重転送用のデータ転送長を決定するための情報に基づいて前記第1のターゲットデバイスに転送するデータ転送長を決定する
    ことを特徴とする請求項6記載のイニシエータデバイス。
  8. 前記制御部は、
    前記他のターゲットデバイスへデータを転送している場合に、前記第1のターゲットデバイスとの間のデータ転送性能と多重データを転送するターゲットデバイス数あたりの低速インターフェース速度とに基づいて、データ転送性能を維持するための最小有効性能データ転送長を決定する最小有効性能データ転送長決定部と、
    コマンドを発行し、コマンドの発行を受領した前記第1のターゲットデバイスからデータの転送サイズを通知するまでの応答時間内にデータを前記第1のターゲットデバイスに転送可能なデータ転送長を決定する転送可能データ転送長決定部と、を有し、
    前記最小有効性能データ転送長設定部により設定された最小有効性能データ転送長と、前記転送可能データ転送長決定部により決定されたデータ転送長に基づいて、前記第1のターゲットデバイスに送信するデータ転送長を決定する
    ことを特徴とする請求項6記載のイニシエータデバイス。
  9. 前記制御部は、
    前記最小有効性能データ転送長設定部により設定された最小有効性能データ転送長と、前記転送可能データ転送長決定部により決定されたデータ転送長とを管理する管理テーブルを有する
    ことを特徴とする請求項8記載のイニシエータデバイス。
  10. 前記制御部は、
    前記最小有効性能データ転送長設定部により設定された最小有効性能データ転送長と、前記転送可能データ転送長決定部により決定されたデータ転送長とを比較し、当該比較に基づいて、データ転送長が長いデータ転送長を前記第1のターゲットデバイスに送信するデータ転送長として決定する
    ことを特徴とする請求項8記載のイニシエータデバイス。
  11. イニシエータデバイス又はターゲットデバイスの一方が高速インターフェースを介してイニシエータデバイスと複数のターゲットデバイスとの間で転送するデータの転送先を切り替えるスイッチと接続されてデータを転送するステップと、
    他方が低速インターフェースを介して前記スイッチと接続されてデータを転送するステップと、
    前記イニシエータデバイスで、前記イニシエータデバイスと前記複数のターゲットデバイスのうちの第1のターゲットデバイスとの間でデータを転送する際に、他のターゲットデバイスに転送するデータの転送状態によって前記第1のターゲットデバイスに転送するためのデータ転送長を決定する制御ステップとを備える
    ことを特徴とするデータ転送方法。
  12. 前記制御ステップは、
    前記他のターゲットデバイスへデータを転送している場合に、多重転送用のデータ転送長を決定するための情報に基づいて前記第1のターゲットデバイスに転送するデータ転送長を決定する
    ことを特徴とする請求項11記載のデータ転送方法。
  13. 前記制御ステップでは、
    前記他のターゲットデバイスへデータを転送している場合に、前記イニシエータデバイスと前記第1のターゲットデバイスとの間のデータ転送性能と前記イニシエータデバイスからの多重データを転送するターゲットデバイス数あたりの低速インターフェース速度とに基づいて、データ転送性能を維持するための最小有効性能データ転送長を決定する最小有効性能データ転送長決定ステップと、
    前記イニシエータデバイスがコマンドを発行し、コマンドの発行を受領した前記第1のターゲットデバイスがデータの転送サイズを前記イニシエータデバイスに通知するまでの応答時間内に前記イニシエータデバイスからデータが転送可能なデータ転送長を決定する転送可能データ転送長決定ステップと、を有し、
    前記最小有効性能データ転送長設定ステップにより設定された最小有効性能データ転送長と、前記転送可能データ転送長決定ステップにより決定されたデータ転送長に基づいて、前記第1のターゲットデバイスに送信するデータ転送長を決定する
    ことを特徴とする請求項11記載のデータ転送方法。
  14. 前記制御ステップは、
    前記最小有効性能データ転送長設定ステップにより設定された最小有効性能データ転送長と、前記転送可能データ転送長決定ステップにより決定されたデータ転送長とを管理する管理テーブルに基づいてデータ転送長を決定する
    ことを特徴とする請求項13記載のデータ転送方法。
  15. 前記制御ステップは、
    前記最小有効性能データ転送長設定ステップにより設定された最小有効性能データ転送長と、前記転送可能データ転送長決定ステップにより決定されたデータ転送長とを比較し、当該比較に基づいて、データ転送長が長いデータ転送長を前記第1のターゲットデバイスに送信するデータ転送長として決定する
    ことを特徴とする請求項13記載のデータ転送方法。
JP2007114266A 2007-04-24 2007-04-24 転送システム、イニシエータデバイス及びデータ転送方法 Expired - Fee Related JP5057833B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007114266A JP5057833B2 (ja) 2007-04-24 2007-04-24 転送システム、イニシエータデバイス及びデータ転送方法
US12/013,834 US20080270643A1 (en) 2007-04-24 2008-01-14 Transfer system, initiator device, and data transfer method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007114266A JP5057833B2 (ja) 2007-04-24 2007-04-24 転送システム、イニシエータデバイス及びデータ転送方法

Publications (2)

Publication Number Publication Date
JP2008269467A true JP2008269467A (ja) 2008-11-06
JP5057833B2 JP5057833B2 (ja) 2012-10-24

Family

ID=39888355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007114266A Expired - Fee Related JP5057833B2 (ja) 2007-04-24 2007-04-24 転送システム、イニシエータデバイス及びデータ転送方法

Country Status (2)

Country Link
US (1) US20080270643A1 (ja)
JP (1) JP5057833B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011215957A (ja) * 2010-03-31 2011-10-27 Fujitsu Ltd ストレージ制御装置、ストレージシステム及びストレージ制御方法
WO2012118714A2 (en) * 2011-03-02 2012-09-07 Rambus Inc. Timing calibration for multimode i/o systems
JP5573943B2 (ja) * 2010-03-24 2014-08-20 富士通株式会社 データ転送装置およびデータ転送方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2087033B1 (en) 2006-10-31 2019-12-11 Bio-tec Environmental, LLC Chemical additives to make polymeric materials biodegradable
US8513329B2 (en) 2006-10-31 2013-08-20 Bio-Tec Environmental, Llc Chemical additives to make polymeric materials biodegradable
US8335857B1 (en) * 2009-05-21 2012-12-18 Sprint Communications Company L.P. System and methods of data transmission to devices
US8380922B1 (en) 2010-06-25 2013-02-19 Western Digital Technologies, Inc. Data storage device comprising host interface state machine blocking on target logical block address
JP5639441B2 (ja) * 2010-10-29 2014-12-10 キヤノン株式会社 情報処理装置、印刷装置、印刷データ処理方法およびプログラム
TWI767997B (zh) 2017-03-23 2022-06-21 日商索尼半導體解決方案公司 通信裝置、通信方法、程式及通信系統

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07281994A (ja) * 1994-04-14 1995-10-27 Hitachi Ltd バス中継装置
JPH11194996A (ja) * 1997-12-26 1999-07-21 Canon Inc データ転送装置
JP2000333279A (ja) * 1999-05-18 2000-11-30 Matsushita Electric Ind Co Ltd 電子交換機
JP2000330929A (ja) * 1999-05-25 2000-11-30 Hitachi Ltd バースト転送制御方法およびデータ転送システム
JP2001256171A (ja) * 2000-03-14 2001-09-21 Fuji Xerox Co Ltd データ転送方法及びモジュール
JP2002269028A (ja) * 2001-03-14 2002-09-20 Ricoh Co Ltd Admコントローラ装置
JP2002373146A (ja) * 2001-06-15 2002-12-26 Fuji Xerox Co Ltd バスブリッジ装置
JP2004094452A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd Dmaコントローラおよびdma転送方法
JP2004133661A (ja) * 2002-10-10 2004-04-30 Fuji Photo Film Co Ltd インタフェースユニット

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105384A (ja) * 1992-09-21 1994-04-15 Fujitsu Ltd 電子交換機におけるlan管理システム
US6460108B1 (en) * 1999-03-31 2002-10-01 Intel Corporation Low cost data streaming mechanism
US6769046B2 (en) * 2000-02-14 2004-07-27 Palmchip Corporation System-resource router
GB2376315B (en) * 2001-06-05 2003-08-06 3Com Corp Data bus system including posted reads and writes
US7225281B2 (en) * 2001-08-27 2007-05-29 Intel Corporation Multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms
CA2665714C (en) * 2001-09-10 2014-06-17 Nippon Telegraph And Telephone Corporation Dynamic bandwidth allocation circuit, dynamic bandwidth allocation method, optical network unit, pon system, and dynamic bandwidth allocation program and recording medium
US20040177204A1 (en) * 2003-01-30 2004-09-09 Campbell David C. Bus interface with variable resistance coupling
JP4080911B2 (ja) * 2003-02-21 2008-04-23 株式会社日立製作所 帯域監視装置
US7353302B2 (en) * 2003-12-31 2008-04-01 Intel Corporation Selectable communication control between devices communicating using a serial attached SCSI (SAS) protocol
US8032676B2 (en) * 2004-11-02 2011-10-04 Sonics, Inc. Methods and apparatuses to manage bandwidth mismatches between a sending device and a receiving device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07281994A (ja) * 1994-04-14 1995-10-27 Hitachi Ltd バス中継装置
JPH11194996A (ja) * 1997-12-26 1999-07-21 Canon Inc データ転送装置
JP2000333279A (ja) * 1999-05-18 2000-11-30 Matsushita Electric Ind Co Ltd 電子交換機
JP2000330929A (ja) * 1999-05-25 2000-11-30 Hitachi Ltd バースト転送制御方法およびデータ転送システム
JP2001256171A (ja) * 2000-03-14 2001-09-21 Fuji Xerox Co Ltd データ転送方法及びモジュール
JP2002269028A (ja) * 2001-03-14 2002-09-20 Ricoh Co Ltd Admコントローラ装置
JP2002373146A (ja) * 2001-06-15 2002-12-26 Fuji Xerox Co Ltd バスブリッジ装置
JP2004094452A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd Dmaコントローラおよびdma転送方法
JP2004133661A (ja) * 2002-10-10 2004-04-30 Fuji Photo Film Co Ltd インタフェースユニット

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5573943B2 (ja) * 2010-03-24 2014-08-20 富士通株式会社 データ転送装置およびデータ転送方法
US9015369B2 (en) 2010-03-24 2015-04-21 Fujitsu Limited Data transferring apparatus and data transferring method
JP2011215957A (ja) * 2010-03-31 2011-10-27 Fujitsu Ltd ストレージ制御装置、ストレージシステム及びストレージ制御方法
WO2012118714A2 (en) * 2011-03-02 2012-09-07 Rambus Inc. Timing calibration for multimode i/o systems
WO2012118714A3 (en) * 2011-03-02 2013-02-21 Rambus Inc. Timing calibration for multimode i/o systems
US9342095B2 (en) 2011-03-02 2016-05-17 Rambus Inc. Timing calibration for multimode I/O systems

Also Published As

Publication number Publication date
US20080270643A1 (en) 2008-10-30
JP5057833B2 (ja) 2012-10-24

Similar Documents

Publication Publication Date Title
JP5057833B2 (ja) 転送システム、イニシエータデバイス及びデータ転送方法
US7640374B2 (en) Data transfer apparatus by direct memory access controller
US8060775B1 (en) Method and apparatus for providing dynamic multi-pathing (DMP) for an asymmetric logical unit access (ALUA) based storage system
KR0163234B1 (ko) 데이타 스트리밍 메카니즘, 스트리밍 장치 어댑터, 컴퓨터 시스템 및 데이타 처리 시스템
US9183169B2 (en) SAS expander based persistent connections
JP5204195B2 (ja) データ送信システムおよびデータ送信プログラム
JP2005527007A (ja) コンピュータネットワーク内のブロックデータ保存
JP5791397B2 (ja) デバイスコントローラ、usbデバイスコントローラ及び電力制御方法
WO2010035617A1 (ja) データの再呼び出し順を決定するための装置、方法、及びプログラム
JP2007065751A (ja) ストレージシステム及び記憶制御方法
JP6160236B2 (ja) 情報処理装置、情報処理システム、情報処理装置の制御方法及び情報処理装置の制御プログラム
JP2008226040A (ja) 情報処理装置及びコマンド多重度制御方法
JP4786354B2 (ja) iSCSI通信制御方法とそれを用いた記憶システム
US6993599B2 (en) Efficient command delivery and data transfer
JP2005243020A (ja) タスク属性を使用したコマンド管理
CN110391960B (zh) 总线传输控制装置及方法
JP2012048704A (ja) シリアル・アドバンスト・テクノロジ・アタッチメント通信における改善されたホスト/イニシエータ利用のための方法および機器
KR20150050085A (ko) 무선 환경에서 usb 통신을 위한 버퍼 관리 방법 및 장치
JP7127743B2 (ja) 通信装置、通信方法及びプログラム
US11243600B2 (en) HMC control device and method of CPU side and HMC side for low power mode, and power management method of HMC control device
US10581748B2 (en) Information processing apparatus, information processing method, and non-transitory computer-readable storage medium
JPH0844649A (ja) データ処理装置
JP2010009472A (ja) ネットワークシステム、ネットワークシステムの制御方法および制御プログラム
CN113297117A (zh) 数据传输方法、设备、网络系统及存储介质
JP2009093225A (ja) ストレージ制御装置、方法及びプログラム並びにストレージ装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120731

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees