JP2008262052A - 光導波路装置および光導波路装置の製造方法 - Google Patents

光導波路装置および光導波路装置の製造方法 Download PDF

Info

Publication number
JP2008262052A
JP2008262052A JP2007105178A JP2007105178A JP2008262052A JP 2008262052 A JP2008262052 A JP 2008262052A JP 2007105178 A JP2007105178 A JP 2007105178A JP 2007105178 A JP2007105178 A JP 2007105178A JP 2008262052 A JP2008262052 A JP 2008262052A
Authority
JP
Japan
Prior art keywords
optical waveguide
single crystal
light
substrate
crystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007105178A
Other languages
English (en)
Other versions
JP4925902B2 (ja
Inventor
Shoji Akiyama
昌次 秋山
Yoshihiro Kubota
芳宏 久保田
Atsuo Ito
厚雄 伊藤
Koichi Tanaka
好一 田中
Yuuji Tobisaka
優二 飛坂
Makoto Kawai
信 川合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2007105178A priority Critical patent/JP4925902B2/ja
Priority to US12/076,617 priority patent/US7799589B2/en
Priority to EP08005515.5A priority patent/EP1980884B1/en
Priority to CN2008100909786A priority patent/CN101285912B/zh
Publication of JP2008262052A publication Critical patent/JP2008262052A/ja
Application granted granted Critical
Publication of JP4925902B2 publication Critical patent/JP4925902B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/132Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/134Integrated optical circuits characterised by the manufacturing method by substitution by dopant atoms
    • G02B6/1347Integrated optical circuits characterised by the manufacturing method by substitution by dopant atoms using ion implantation
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/0126Opto-optical modulation, i.e. control of one light beam by another light beam, not otherwise provided for in this subclass
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor
    • G02F2202/105Materials and properties semiconductor single crystal Si
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00Function characteristic
    • G02F2203/48Variable attenuator
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/967Semiconductor on specified insulator

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】光導波路中を導波する信号光を変調可能な極めて単純な構成の光導波路装置を提供すること。
【解決手段】SOI膜12の上にフォトレジスト13を塗布し、フォトレジストマスク14を形成して、フォトレジストマスク14で被覆されてない領域のSOI膜をエッチング除去して、単結晶シリコンコアを有する光導波路15を得る。そして、1.1μm以下の波長の光を上述の単結晶シリコンコアに照射可能な発光素子を石英基板20の裏面側に設けて光導波路装置とする。発光素子30からの光照射がない場合には、光導波路15中を導波する光はそのまま導波するが、発光素子30から光照射されて当該照射領域16に電子−正孔対が形成されると、光導波路15中を導波中の光はこの電子−正孔対によって吸収されるため、発光素子30からの光照射の有無(ONまたはOFF)により、光信号のON/OFFを行うスイッチング(変調)が可能となる。
【選択図】図2

Description

本発明は、石英基板上にシリコン薄膜を有するSOI基板を用いた光導波路装置の製造技術に関する。
近年のインターネットの普及に伴って、高速かつ大容量の光通信システムは著しい発展を遂げてきている。現在では、光通信ケーブルを一般ユーザの個人宅へと直接引き込む光通信網構成方式であるFTTH(Fiber To The Home)が普及し、これに伴って、CバンドやLバンドに代表される1.55μm帯の光を光集積回路上に設けた光導波路中を伝播させるための研究も進められてきている。
なかでも、SOI基板を用いた単結晶シリコン導波路の研究が盛んに行われてきているが(例えば、特許文献1〜4など参照)、その理由は、SOI基板が、伝播損失を最小限に抑えるのに適する高品質の単結晶シリコン層と光導波路のクラッド層として利用可能なシリコン酸化膜とを、予め備えている基板だからである。
しかし、光通信システムの観点からは、SOI基板を用いて単結晶シリコン導波路を形成する技術に止まらず、光信号を変調するための変調機構や他の素子(例えば、受光素子や光ファイバなど)との融合技術が重要となるところ、現状では実用化レベルでの光集積回路の汎用プラットフォームは存在せず、これまで提案されてきたものは何れも研究段階のものでしかない。特に、GaAsに代表される短波長の光(波長約0.85μm)で1.55μm帯の光を変調する機構をモノリシックに集積する技術は未完成である。
特開2006−195371号公報 特開2005−157210号公報 特開2004−086868号公報 特開2002−323633号公報
本発明は、このような問題に鑑みてなされたものであり、その目的とするところは、光導波路中を導波する信号光を変調可能な極めて単純な構成の光導波路装置を提供すること、特に、GaAsに代表される短波長の光で1.55μm帯の光を変調可能な機構をモノリシックに集積させた光導波路装置を提供することにある。
このような課題を解決するために、本発明の光導波路装置は、石英基板の表面に設けられた単結晶シリコンコアを有する光導波路と、石英基板の裏面側に設けられ1.1μm以下の波長の光を前記単結晶シリコンコアに照射可能な発光素子とを備えている。
本発明の光導波路装置が備える光導波路は、例えば、メサ型あるいはリッジ型光導波路であり、光導波路中を導波する光の波長は1.55μm帯の光であり、発光素子はGaAs系発光素子である。
本発明の光導波路装置の製造方法は、単結晶シリコン基板の表面から水素イオンを注入する工程Aと、石英基板および単結晶シリコン基板の少なくとも一方の表面に活性化処理を施す工程Bと、石英基板と単結晶シリコン基板の表面同士を貼り合わせる工程Cと、単結晶シリコン基板からシリコン膜を機械的に剥離して石英基板の表面上にSOI膜を形成してSOI基板とする工程Dと、SOI膜に光導波路用の単結晶シリコンコアを形成する工程Eと、1.1μm以下の波長の光を単結晶シリコンコアに照射可能な発光素子を石英基板の裏面側に設ける工程Fとを備えている。
この光導波路装置の製造方法において、上記工程Dに続いて、SOI膜に平坦化を施す工程Gを備えるようにしてもよく、また、上記工程Eに続いて、単結晶シリコンコアを被覆するシリコン酸化膜を形成する工程Hを備えるようにしてもよい。
本発明の光導波路装置の製造方法における上記工程Bの活性化処理は、例えば、プラズマ処理又はオゾン処理である。
本発明では、シリコン結晶によって吸収される光(1.1μm以下の波長の光)に対して透明な石英基板の表面に単結晶シリコンコアを有する光導波路を形成するとともに、裏面に上記波長の光を発光する素子を設けることとしたので、極めて単純な装置構成で光信号の変調が可能となる。
以下に、図面を参照して、本発明の光導波路装置およびその製造方法を説明する。
図1は、本発明の光導波路装置の製造方法のプロセス例を説明するための図である。なお、本実施例では、貼り合わせに用いる単結晶シリコン基板の表面には酸化膜が設けられていないが、表面に予め酸化膜を形成したシリコン基板を用いてもよい。
図1(A)に図示されたシリコン基板10はボンドウェーハであり、石英基板20は支持基板(ベースウェーハ)である。シリコン基板10は、CZ法やFZ法により育成された一般に市販されている単結晶Si基板である。
これらの単結晶Si基板10および石英基板20の直径は同一であり、後の光導波路装置の製造プロセスの便宜のため、石英基板20にも単結晶Si基板10に設けられているオリエンテーション・フラット(OF)と同様のOFを設けておき、これらのOF同士を一致させて貼り合わせるようにすると好都合である。
先ず、単結晶Si基板10の表面に水素イオン(H)を注入する(図1(B))。このイオン注入面が後の接合面(貼り合せ面)となる。この水素イオン注入により、単結晶Si基板10の最表面に平均深さLのイオン注入層11が形成される(図1(C))。このときのイオン注入深さは、最終的にどの程度の厚さのSOI膜を剥離させるかに依存して決定される。
なお、Si結晶中へのイオン注入プロセスにおいて注入イオンのチャネリング抑制のために通常行われているように、単結晶Si基板10のイオン注入面に予め酸化膜等の絶縁膜を形成させておき、この絶縁膜を通してイオン注入を施すようにしてもよい。この水素イオン注入後に、公知の手法でダメージ回復のための熱処理を施しておく。
これに続いて、単結晶Si基板10の主面に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す(図1(D))。このような表面処理は、接合面となる表面の有機物除去や表面上のOH基を増大させて表面活性化を図るなどの目的で行われるものである。なお、このような表面処理は、単結晶Si基板10と石英基板20の少なくとも一方の主面に施せばよい。
この表面処理をプラズマ処理により実行する場合には、予めRCA洗浄等を施した表面清浄な単結晶Si基板および/または石英基板を真空チャンバ内の試料ステージに載置し、当該真空チャンバ内にプラズマ用ガスを所定の真空度となるように導入する。
なお、ここで用いられるプラズマ用ガス種としては、酸素ガス、水素ガス、アルゴンガス、またはこれらの混合ガス、あるいは水素ガスとヘリウムガスの混合ガスなどがある。プラズマ用ガスの導入後、100W程度の電力の高周波プラズマを発生させ、プラズマ処理される単結晶Si基板および/または石英基板の表面に5〜10秒程度の処理を施して終了する。
表面処理をオゾン処理で実行する場合には、表面清浄な単結晶Si基板および/または石英基板を酸素含有の雰囲気とされたチャンバ内の試料ステージに載置し、当該チャンバ内に窒素ガスやアルゴンガスなどのプラズマ用ガスを導入した後に所定の電力の高周波プラズマを発生させ、当該プラズマにより雰囲気中の酸素をオゾンに変換させ、処理される単結晶Si基板および/または石英基板の表面に所定の時間の処理が施される。
上述の表面処理が施された単結晶Si基板10と石英基板20の主面同士を、密着させて貼り合わせる(図1(E))。上述したように、単結晶Si基板10と石英基板20の少なくとも一方の表面(接合面)は、プラズマ処理やオゾン処理などにより表面処理が施されて活性化しているために、加熱なしに(室温で)密着(貼り合せ)した状態でも後工程での化学的エッチング時のハンドリングや機械研磨にも十分耐え得るレベルの接合強度となっている。
なお、図1(E)の貼り合わせ工程に続いて、単結晶Si基板10と石英基板20とを貼り合わせた状態で比較的低温(100〜300℃)の温度で熱処理する工程を設けるようにしてもよい。この熱処理工程は、単結晶Si基板10と石英基板20との接合強度を高めるという効果を得ることを主な目的とするものである。
なお、上述の熱処理温度を300℃以下に設定されている主な理由は、単結晶シリコンと石英との熱膨張係数差と当該熱膨張係数差に起因する歪量、およびこの歪量と単結晶Si基板10ならびに石英基板20の厚みを考慮したことによる。
単結晶Si基板10と石英基板20の厚みが概ね同程度である場合、単結晶シリコンの熱膨張係数(2.33×10−6/K)と石英の熱膨張係数(0.6×10−6/K)の間に大きな差異があるために、300℃を超える温度で熱処理を施した場合には、両基板間の剛性差に起因して、熱歪によるクラックや接合面における剥離などが生じたり、極端な場合には単結晶シリコン基板や石英基板が割れてしまうということが生じ得る。このような観点から、熱処理温度の上限を300℃と選択している。
このよう貼り合わせ工程の後、外部から衝撃を加えることでイオン注入層11内でのSi−Si結合を切り、単結晶Si基板10の表面近傍の所定の深さ(平均イオン注入深さL)に相当する位置の結晶面に沿って単結晶シリコン薄膜を機械的に剥離する。これにより、石英基板20の主面上にSOI膜12を備えるSOI基板が得られることとなる(図1(F))。
なお、機械的剥離を実行する際の雰囲気や試料温度に特別な制限はなく、室温大気中での剥離も可能である。また、大きな熱歪、クラック、接合面における剥離などの発生の虞のない程度の温度に試料を保持した状態で機械的剥離を施すこととしてもよい。
このようにして得られたSOI膜12は、石英基板面内において均一な厚みを有しており、しかも、表面の10μm×10μmの領域を原子間力顕微鏡(AFM)で測定して得られたRMSの平均値は概ね5nm以下と良好であるが、このSOI膜12の表面を更に平坦化する場合には、CMP研磨等の処理を行って最終的なSOI基板を得る(図1(G))。
図2は、上述の手法で得られたSOI基板(図2(A))に光導波路を作り込んで光導波路装置とするプロセス例を説明するための図である。先ず、SOI膜12の上にフォトレジスト13を塗布し(図2(B))、これを露光して光導波路を形成する領域を被覆するフォトレジストマスク14を形成する(図2(C))。そして、このフォトレジストマスク14で被覆されてない領域のSOI膜をドライエッチング若しくはウェットエッチングで除去し(図2(D))、フォトレジストマスク14を除去して、単結晶シリコンコアを有する光導波路15を得る(図2(E))。そして、最後に、1.1μm以下の波長の光を上述の単結晶シリコンコアに照射可能な発光素子を石英基板20の裏面側に設け(不図示)、光導波路装置とする。
図3は、このような工程を経て得られる光導波路装置(光スイッチ)の動作原理を概念的に説明するための図で、斜視図である図3(A)に図示したように、この光導波路装置は、石英基板20の表面に単結晶シリコンコアを有する光導波路15が設けられ、石英基板20の裏面側には、シリコン結晶によって吸収される光(1.1μm以下の波長の光)を単結晶シリコンコアに照射可能な、例えばGaAs系のLEDやLDなどの発光素子30を備えている。なお、この光導波路装置は、光導波路15がリッジ型光導波路とされている。
光導波路15には1.55μm帯の光(λ)が導波しており、発光素子30からはこの光導波路15の単結晶シリコンコア領域に波長λの光が照射される。単結晶シリコンコア領域に照射された波長λの光は、自由電子吸収によって当該照射領域16の単結晶シリコンコア中に電子−正孔対を形成する。
図3(B)に示した光導波路15の上面図のように、単結晶シリコンコア領域への発光素子30からの光照射がない場合には、光導波路15中を導波する1.55μm帯の波長λの光はそのままの状態で導波するが、図3(C)に示した光導波路15の上面図のように、単結晶シリコンコア領域に発光素子30からの波長λの光が照射されて当該照射領域16に電子−正孔対が形成されると、光導波路15中を導波中の1.55μm帯の波長λの光はこの電子−正孔対によって吸収(自由電子吸収)されることとなる。つまり、図3(D)に図示したように、光導波路15の導波状態を光信号のON状態、遮断状態をOFF状態とすると、発光素子30からの光照射の有無(ONまたはOFF)により、光信号のON/OFFを行うスイッチング(変調)が可能となる。
このように、本発明では、シリコン結晶によって吸収される光(1.1μm以下の波長の光)に対して透明な石英基板の表面に単結晶シリコンコアを有する光導波路を形成するとともに、裏面に上記波長の光を発光する素子を設けることとしたので、極めて単純な装置構成で光信号の変調が可能となる。
このような光導波路装置に設けられる発光素子の態様としては、図4(A)のように石英基板20の裏面から離間して設けられるもの(不図示)、図4(B)のように発光素子30を作り込んだ他の基板40を貼り合わせ法などで石英基板20の裏面に設けた態様のもの、あるいは、図4(C)のように面発光型半導体レーザ(VCSEL)などの個別素子を配置したものなど、種々のものがあり得る。
また、光導波路は、図5(A)のようなメサ型のもの以外にも、リッジ型のもの(図5(B))や埋め込み型のもの(図5(C))とすることもできる。リッジ型光導波路とする場合には、図2(C)から図2(D)に至るエッチング工程において、フォトレジストマスク14で被覆されていない領域のシリコン膜を完全に除去する前にエッチングを終了させればよい。また、埋め込み型の光導波路とする場合には、単結晶シリコンコアを形成した後に、当該単結晶シリコンコアを被覆するシリコン酸化膜等の形成工程を設ければよい。
本実施例では、光導波路をメサ型光導波路とした。
SOI基板の作製手法は、既に図1を用いて説明したのと同様であるので、重複しての説明は省略するが、6インチ径の単結晶Si基板10および石英基板20を準備し、単結晶Si基板10の表面に水素イオン(H)を平均深さLが概ね0.5μmとなるように注入した後にダメージ回復熱処理を施した。その後、この単結晶Si基板10の表面をRCA洗浄し、真空チャンバ内の試料ステージに載置し、約10秒間のプラズマ処理を施して表面活性化し、この単結晶Si基板10と石英基板20の主面同士を室温で密着させて貼り合わせた後に、外部衝撃を加えて単結晶Si基板10の表面近傍の所定の深さ(平均イオン注入深さL)に相当する位置の結晶面に沿って単結晶シリコン薄膜を機械的に剥離してSOI基板とした。
先ず、SOI膜12の上にポジタイプのフォトレジスト13を塗布してスピンコータで均一な膜厚(約15μm)とし(図2(B))、これをg線(波長436nm)で露光して光導波路を形成する領域に幅10μmの帯状のフォトレジストマスク14を形成した(図2(C))。
そして、このフォトレジストマスク14で被覆されてない領域のSOI膜をウェットエッチングで除去した(図2(D))。このときのエッチング液は、フッ化水素酸と硝酸の混酸にバッファ用の酢酸を加えたものである。このエッチング液でSOI膜をエッチングし、高さ0.5μmのメサ型光導波路15を形成した後、フォトレジストマスク14を除去した(図2(E))。そして、最後に、0.85〜0.87μmの波長の光を単結晶シリコンコアに照射可能なGaAsの面発光型半導体レーザ(VCSEL)を石英基板20の裏面側に設けて光導波路装置とした。
本発明は、シリコン結晶によって吸収される光(1.1μm以下の波長の光)に対して透明な石英基板の表面に単結晶シリコンコアを有する光導波路を形成するとともに、裏面に上記波長の光を発光する素子を設けることとしたので、極めて単純な装置構成で光信号の変調を可能する。
本発明の光導波路装置の製造方法のプロセス例を説明するための図である。 SOI基板に光導波路を作り込んで光導波路装置とするプロセス例を説明するための図である。 本発明の光導波路装置(光スイッチ)の動作原理を概念的に説明するための図である。 本発明の光導波路装置に設けられる発光素子の態様を説明するための図である。 本発明が備える光導波路の態様を説明するための図である。
符号の説明
10 単結晶Si基板
11 イオン注入層
12 SOI膜
13 フォトレジスト
14 フォトレジストマスク
15 光導波路
16 光照射領域
20 石英基板
30 発光素子
40 発光素子を作り込んだ基板

Claims (8)

  1. 石英基板の表面に設けられた単結晶シリコンコアを有する光導波路と、前記石英基板の裏面側に設けられ1.1μm以下の波長の光を前記単結晶シリコンコアに照射可能な発光素子とを備えている光導波路装置。
  2. 前記光導波路はメサ型光導波路である請求項1に記載の光導波路装置。
  3. 前記光導波路はリッジ型光導波路である請求項1に記載の光導波路装置。
  4. 前記光導波路中を導波する光の波長が1.55μm帯の光であり、前記発光素子がGaAs系発光素子である請求項1乃至3の何れかに記載の光導波路装置。
  5. 単結晶シリコン基板の表面から水素イオンを注入する工程Aと、石英基板および前記単結晶シリコン基板の少なくとも一方の表面に活性化処理を施す工程Bと、前記石英基板と前記単結晶シリコン基板の表面同士を貼り合わせる工程Cと、前記単結晶シリコン基板からシリコン膜を機械的に剥離して前記石英基板の表面上にSOI膜を形成してSOI基板とする工程Dと、前記SOI膜に光導波路用の単結晶シリコンコアを形成する工程Eと、1.1μm以下の波長の光を前記単結晶シリコンコアに照射可能な発光素子を前記石英基板の裏面側に設ける工程Fとを備えている光導波路装置の製造方法。
  6. 前記工程Dに続いて、前記SOI膜に平坦化を施す工程Gを備えている請求項5に記載の光導波路装置の製造方法。
  7. 前記工程Eに続いて、前記単結晶シリコンコアを被覆するシリコン酸化膜を形成する工程Hを備えている請求項5又は6に記載の光導波路装置の製造方法。
  8. 前記工程Bの活性化処理がプラズマ処理又はオゾン処理の少なくとも一方である請求項5乃至7の何れか1項に記載の光導波路装置の製造方法。
JP2007105178A 2007-04-12 2007-04-12 光導波路装置および光導波路装置の製造方法 Active JP4925902B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007105178A JP4925902B2 (ja) 2007-04-12 2007-04-12 光導波路装置および光導波路装置の製造方法
US12/076,617 US7799589B2 (en) 2007-04-12 2008-03-20 Optical waveguide apparatus and method for manufacturing the same
EP08005515.5A EP1980884B1 (en) 2007-04-12 2008-03-25 Optical waveguide apparatus and method for manufacturing the same
CN2008100909786A CN101285912B (zh) 2007-04-12 2008-04-08 光波导管装置及光波导管装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007105178A JP4925902B2 (ja) 2007-04-12 2007-04-12 光導波路装置および光導波路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008262052A true JP2008262052A (ja) 2008-10-30
JP4925902B2 JP4925902B2 (ja) 2012-05-09

Family

ID=39646383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007105178A Active JP4925902B2 (ja) 2007-04-12 2007-04-12 光導波路装置および光導波路装置の製造方法

Country Status (4)

Country Link
US (1) US7799589B2 (ja)
EP (1) EP1980884B1 (ja)
JP (1) JP4925902B2 (ja)
CN (1) CN101285912B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010250270A (ja) * 2009-04-10 2010-11-04 Emprie Technology Development LLC 光回路デバイス及び方法
JP2013505485A (ja) * 2009-09-25 2013-02-14 インテル・コーポレーション ウェハ貼り合わせ技術を利用する光変調器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8269931B2 (en) * 2009-09-14 2012-09-18 The Aerospace Corporation Systems and methods for preparing films using sequential ion implantation, and films formed using same
JP5690324B2 (ja) * 2010-02-23 2015-03-25 パナソニックIpマネジメント株式会社 光モジュール
US8559127B2 (en) * 2010-12-22 2013-10-15 Seagate Technology Llc Integrated heat assisted magnetic recording head with extended cavity vertical cavity surface emitting laser diode
US8946864B2 (en) 2011-03-16 2015-02-03 The Aerospace Corporation Systems and methods for preparing films comprising metal using sequential ion implantation, and films formed using same
US9329336B2 (en) 2012-07-06 2016-05-03 Micron Technology, Inc. Method of forming a hermetically sealed fiber to chip connection
US8995800B2 (en) 2012-07-06 2015-03-31 Teledyne Scientific & Imaging, Llc Method of fabricating silicon waveguides with embedded active circuitry
US9324579B2 (en) 2013-03-14 2016-04-26 The Aerospace Corporation Metal structures and methods of using same for transporting or gettering materials disposed within semiconductor substrates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04304414A (ja) * 1991-04-01 1992-10-27 Nippon Telegr & Teleph Corp <Ntt> 光素子および光素子材料
JP2003270593A (ja) * 2002-03-18 2003-09-25 Univ Kansai 光スイッチ
JP2005157210A (ja) * 2003-11-28 2005-06-16 Nippon Telegr & Teleph Corp <Ntt> シリコン光導波路の製造方法
JP2006210899A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60108818A (ja) * 1983-11-18 1985-06-14 Matsushita Electric Ind Co Ltd 導波光の制御方法
US4941725A (en) * 1988-08-05 1990-07-17 Canadian Patents & Development Limited All-optical planar modulator structure with channel waveguides
JP2002323633A (ja) 2001-04-25 2002-11-08 Oki Electric Ind Co Ltd 光導波路装置及びその製造方法
JP4308587B2 (ja) 2002-06-24 2009-08-05 株式会社リコー 文書群管理装置
JP5410001B2 (ja) * 2003-11-20 2014-02-05 ライトワイヤー,エルエルシー シリコンベースショットキ障壁赤外線光検出器
JP4639810B2 (ja) 2005-01-17 2011-02-23 ソニー株式会社 半導体装置、基板製造方法および電子機器
KR100972213B1 (ko) * 2005-12-27 2010-07-26 신에쓰 가가꾸 고교 가부시끼가이샤 Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04304414A (ja) * 1991-04-01 1992-10-27 Nippon Telegr & Teleph Corp <Ntt> 光素子および光素子材料
JP2003270593A (ja) * 2002-03-18 2003-09-25 Univ Kansai 光スイッチ
JP2005157210A (ja) * 2003-11-28 2005-06-16 Nippon Telegr & Teleph Corp <Ntt> シリコン光導波路の製造方法
JP2006210899A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010250270A (ja) * 2009-04-10 2010-11-04 Emprie Technology Development LLC 光回路デバイス及び方法
JP2013505485A (ja) * 2009-09-25 2013-02-14 インテル・コーポレーション ウェハ貼り合わせ技術を利用する光変調器

Also Published As

Publication number Publication date
EP1980884A3 (en) 2012-11-28
JP4925902B2 (ja) 2012-05-09
CN101285912A (zh) 2008-10-15
EP1980884A2 (en) 2008-10-15
EP1980884B1 (en) 2017-02-15
US7799589B2 (en) 2010-09-21
US20090032831A1 (en) 2009-02-05
CN101285912B (zh) 2013-01-23

Similar Documents

Publication Publication Date Title
JP4925902B2 (ja) 光導波路装置および光導波路装置の製造方法
US8299485B2 (en) Substrates for monolithic optical circuits and electronic circuits
US7407867B2 (en) Method for concurrently producing at least a pair of semiconductor structures that each include at least one useful layer on a substrate
KR101057140B1 (ko) 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들
US6380551B2 (en) Optical function device with photonic band gap and/or filtering characteristics
US7351644B2 (en) Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
TWI480607B (zh) 電子/光子積體電路架構及其製造方法
JP5415129B2 (ja) 貼り合わせ基板の製造方法
KR102021160B1 (ko) 투명 soi 웨이퍼의 제조 방법
KR20090025257A (ko) 후층 트랜스퍼 공정을 이용하여 태양전지를 제조하는 방법 및 구조
US9837301B2 (en) Method for producing hybrid substrates, and hybrid substrate
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される2つの基板を直接接合する方法
EP2993686B1 (en) Method for producing hybrid substrate
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
JP2009253184A (ja) 貼り合わせ基板の製造方法
JP5044195B2 (ja) Soq基板の製造方法
JP2000030993A (ja) Soiウェーハの製造方法およびsoiウェーハ
RU2382437C1 (ru) Способ изготовления структуры кремний-на-изоляторе
JP2004281972A (ja) シリコン光集積回路
JP5443833B2 (ja) 貼り合わせsoi基板の製造方法
WO2010147081A1 (ja) Ge膜付きSOI基板の製造方法及びGe膜付きSOI基板
KR102099336B1 (ko) 저마늄을 이용한 적외선 광 도파관 및 이의 제조 방법
KR100691311B1 (ko) 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된에스오아이 웨이퍼
JPH08279605A (ja) 張り合わせ基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4925902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150