JP2008258370A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008258370A JP2008258370A JP2007098392A JP2007098392A JP2008258370A JP 2008258370 A JP2008258370 A JP 2008258370A JP 2007098392 A JP2007098392 A JP 2007098392A JP 2007098392 A JP2007098392 A JP 2007098392A JP 2008258370 A JP2008258370 A JP 2008258370A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- chip capacitor
- fixing
- jig
- restraining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
Abstract
【課題】チップコンデンサをリードフレームに接着した後、リードフレームを搬送、ハンドリング、モールドするときに、チップコンデンサ等がリードフレームから剥がれることを防止する。
【解決手段】本発明の半導体装置1の製造方法は、リードフレーム1上にチップコンデンサ5を固着する前の段階において、リードフレーム2のうちのチップコンデンサ5を固着する部位の周囲部分を拘束治具9で拘束する拘束工程を備え、その後、成形型13内に収容して樹脂でモールドするときまで、拘束治具9によるリードフレーム2の拘束状態を保持するように構成したものである。
【選択図】図1
【解決手段】本発明の半導体装置1の製造方法は、リードフレーム1上にチップコンデンサ5を固着する前の段階において、リードフレーム2のうちのチップコンデンサ5を固着する部位の周囲部分を拘束治具9で拘束する拘束工程を備え、その後、成形型13内に収容して樹脂でモールドするときまで、拘束治具9によるリードフレーム2の拘束状態を保持するように構成したものである。
【選択図】図1
Description
本発明は、リードフレーム上にパワーIC、制御IC、チップコンデンサを固着したものを樹脂でモールドして製造される半導体装置の製造方法に関する。
リードフレーム上にパワーIC、制御IC、チップコンデンサを固着したものを樹脂でモールドして製造される半導体装置が知られている(例えば特許文献1参照)。この半導体装置においては、チップコンデンサはリードフレームに導電性接着剤により固着されている。
特開2004−140305号公報
上記構成の半導体装置を製造する場合、チップコンデンサをリードフレームに接着した後、リードフレームを搬送したり、ハンドリングしたりする作業を実行すると、チップコンデンサやワイヤボンディングしたワイヤ(金線)がリードフレームから剥がれることがあった。
また、パワーIC、制御IC、チップコンデンサをリードフレームに固着したものを成形型内に収容して樹脂でモールドするときも、チップコンデンサやワイヤ(金線)がリードフレームから剥がれることがあった。このように、チップコンデンサ等がリードフレームから剥がれる原因は、搬送、ハンドリング、モールド時にリードフレームに応力が作用するためであると考えられる。
そこで、本発明の目的は、チップコンデンサをリードフレームに接着した後、リードフレームを搬送、ハンドリング、モールドするときに、チップコンデンサ等がリードフレームから剥がれることを防止できる半導体装置の製造方法を提供することにある。
請求項1の発明によれば、リードフレーム上にチップコンデンサを固着する前の段階において、前記リードフレームのうちの前記チップコンデンサを固着する部位の周囲部分を拘束治具で拘束する拘束工程を備え、その後、成形型内に収容して樹脂でモールドするときまで、前記拘束治具による前記リードフレームの拘束状態を保持するように構成したので、チップコンデンサをリードフレームに接着した後、リードフレームを搬送、ハンドリング、モールドするときに、リードフレームに応力が作用したとしても、リードフレームが変形することがなくなり、チップコンデンサ等がリードフレームから剥がれることを防止できる。
上記構成の場合、請求項2の発明のように、前記拘束工程を実行した後、前記リードフレーム上に前記パワーICを固着する工程を実行し、その後、前記リードフレーム上に前記制御ICを固着する工程を実行し、更に、前記リードフレーム上に前記チップコンデンサを固着する工程を実行することが好ましい。
また、請求項3の発明のように、前記リードフレーム上に前記パワーICを固着する工程を実行した後、前記拘束工程を実行し、その後、前記リードフレーム上に前記制御ICを固着する工程を実行し、更に、前記リードフレーム上に前記チップコンデンサを固着する工程を実行することがより一層好ましい。
更に、請求項4の発明のように、前記リードフレーム上に前記パワーICを固着する工程を実行した後、前記リードフレーム上に前記制御ICを固着する工程を実行し、その後、前記拘束工程を実行し、更に、前記リードフレーム上に前記チップコンデンサを固着する工程を実行することも良い構成である。
以下、本発明の第1の実施例について、図1ないし図9を参照しながら説明する。まず、図1は、本実施例の半導体装置の製造方法で製造する半導体装置1の全体の概略構成を示す縦断面図である。この図1に示すように、半導体装置1は、リードフレーム2と、このリードフレーム2上に固着されたパワーIC3、制御IC4及びチップコンデンサ5と、これら部品をモールドする樹脂6とを備えて構成されている。
リードフレーム2のうちのパワーIC3を固着する部分には、ヒートシンク部2aが形成されており、このヒートシンク部2aの厚み寸法は他の部分よりも厚く、例えば1.6mm程度に構成されている。リードフレーム2の他の部分の厚み寸法は、例えば0.5mm程度に構成されている。
パワーIC3は、例えばDMOSで構成されており、リードフレーム2上に例えば半田付けにより固着されている。パワーIC3とリードフレーム2との間は、例えばAl線7でワイヤボンディングされている。制御IC4及びチップコンデンサ5は、リードフレーム2上に例えば導電性接着剤により固着されている。制御IC4とリードフレーム2との間は、例えばAu線8でワイヤボンディングされている。
そして、パワーIC3、制御IC4、チップコンデンサ5、Al線7、Au線8を封止するように樹脂6でモールドされている。尚、リードフレーム2のヒートシンク部2aの下面は、樹脂6から露出するように構成されており、もって、ヒートシンク部2aからの放熱性を向上させている。
次に、上記構成の半導体装置1を製造する製造工程について、図2ないし図9を参照して説明する。まず、図2のステップS10において、リードフレーム2に拘束治具9(図3参照)を装着する工程を実行する(拘束工程)。この拘束治具9は、上治具10と、下治具11とを備えており、これら上治具10と下治具11の間にリードフレーム2を挟んで固定するように構成されている(図4、図5参照)。
リードフレーム2に拘束治具9を装着すると、拘束治具9の拘束力によりリードフレーム2の剛性が高くなり、リードフレーム2に外力が作用しても、リードフレーム2が変形することを防止できる。尚、上治具10と下治具11は、ねじ12により締め付け固定されている。
次に、ステップS20へ進み、パワーIC3をリードフレーム2に半田付けする工程を実行する。続いて、ステップS30へ進み、パワーIC3とリードフレーム2との間をAl線7でワイヤボンディングする。そして、ステップS40へ進み、制御IC4をリードフレーム2に導電性接着剤により接着して組み付ける工程を実行する。続いて、ステップS50へ進み、制御IC4とリードフレーム2との間をAu線8でワイヤボンディングする。
そして、ステップS60へ進み、チップコンデンサ5をリードフレーム2に導電性接着剤により接着して組み付ける工程を実行する。続いて、ステップS70へ進み、上記したようにして、パワーIC3、制御IC4、チップコンデンサ5を組み付けたリードフレーム2を樹脂6でモールドする工程を実行する。この場合、図7に示すような成形型13を用いて樹脂モールドを実行する。
成形型13は、上型14と、下型15とを備えており、これら上型14と下型15の間に、パワーIC3、制御IC4、チップコンデンサ5を組み付けたリードフレーム2を挟んで収容するように構成されている。このとき、図7に示すように、リードフレーム2に装着した拘束治具9も、そのまま(拘束状態のまま)成形型13内に収容する構成となっている。尚、拘束治具9の材質は、成形型13の材質と同じ材質となるように構成されている。このように構成すると、拘束治具9の線膨張係数と成形型13の線膨張係数が一致することから、樹脂モールド時に拘束治具9と成形型13の間に熱応力が作用することがほとんどない。
この後、成形型13のキャビティ内に樹脂6を注入して硬化させる。樹脂6の硬化が完了したら、成形型13を型開きすると共に、拘束治具9をリードフレーム2から取り外す(即ち、ねじ12を外して上治具10と下治具11を型開きする)。そして、リードフレーム2のうちの不要な部分をカットすると共に、連結された複数個の半導体装置1を分離するようにカットすれば、半導体装置1が製造される。
このような構成の本実施例においては、図2のステップS10の工程において(即ち、リードフレーム2上にチップコンデンサ5を固着する前の段階において)、リードフレーム2のうちのチップコンデンサ5を固着する部位の周囲部分を拘束治具9で拘束し、その後、成形型13内に収容して樹脂6でモールドするときまで、拘束治具9によるリードフレーム2の拘束状態を保持するように構成した。これにより、リードフレーム2の剛性が高くなるから、チップコンデンサ5をリードフレーム2に接着した後、リードフレーム2を搬送、ハンドリング、樹脂モールドするときに、リードフレーム2に応力が作用したとしても、リードフレーム2が変形しなくなり、チップコンデンサ5等(Al線7やAu線8等)がリードフレーム2から剥がれることを防止できる。
ところで、拘束治具9を装着しない従来構成のリードフレーム2(チップコンデンサ5等を固着したもの)を搬送するとき(またはハンドリング作業時)には、図8に示すように、リードフレーム2に応力が作用して変形するため、チップコンデンサ5が剥がれてしまうという不具合が発生した。尚、搬送時等に、Au線8が剥がれるという不具合が発生することもあった。
また、拘束治具9を装着しない従来構成のリードフレーム2(チップコンデンサ5等を固着したもの)を樹脂モールドするとき、即ち、上記リードフレーム2を成形型13の上型14と下型15との間に挟むとき(即ち、型締めするとき)には、図9に示すように、リードフレーム2に応力が作用して変形するため、チップコンデンサ5が剥がれてしまうという不具合が発生した。尚、樹脂モールド時(即ち、型締めするとき)に、Au線8が剥がれるという不具合が発生することもあった。
これに対して、上記実施例によれば、リードフレーム2に拘束治具9を装着して拘束することによりリードフレーム2の剛性を高くするように構成したので、搬送時やモールド時等にリードフレーム2に応力が作用したとしても、応力を緩和できてリードフレーム2が変形することを防止できる。従って、チップコンデンサ5や金線8等が剥がれてしまうことを防止できる。
図10は、本発明の第2の実施例を示すものである、尚、第1の実施例と同一部分には同一符号を付している。この第2の実施例では、リードフレーム2に拘束治具9を装着する工程(ステップS10)を、Al線7のワイヤボンディングを行う工程(ステップS30)と、制御IC4をリードフレーム2に接着する工程(ステップS40)との間に設けるように構成した。
そして、上述した以外の第2の実施例の構成は、第1の実施例の構成と同じ構成となっている。従って、第2の実施例においても第1の実施例とほぼ同じ作用効果を得ることができる。
尚、図示はしないが、リードフレーム2に拘束治具9を装着する工程(ステップS10)を、Au線8のワイヤボンディングを行う工程(ステップS50)と、チップコンデンサ5をリードフレーム2に接着する工程(ステップS60)との間に設けるように構成しても良い。このように構成しても、第1または第2の実施例とほぼ同じ作用効果を得ることができる。
図11は、本発明の第3の実施例を示すものである、尚、第1の実施例と同一部分には同一符号を付している。この第2の実施例では、拘束治具9の上治具10と下治具11の連結状態を、ねじ12に代えて、係合爪16、16により保持するように構成したものである。係合爪16、16は、図11(a)、(b)に示すように、揺動可能に設けられており、ばね17、17により矢印A、B方向に回動付勢されている。
そして、上治具10と下治具11の連結状態を解除する(即ち、上治具10及び下治具11を分割する)には、図11(b)に示すように、係合爪16、16の上端部を押すことにより、係合爪16、16を、ばね17、17に抗して反矢印A、B方向に回動させれば良い。
尚、上述した以外の第3の実施例の構成は、第1の実施例の構成と同じ構成となっている。従って、第3の実施例においても第1の実施例とほぼ同じ作用効果を得ることができる。
図面中、1は半導体装置、2はリードフレーム、2aはヒートシンク部、3はパワーIC、4は制御IC、5はチップコンデンサ、6は樹脂、7はAl線、8はAu線、9は拘束治具、10は上治具、11は下治具、12はねじ、13は成形型、14は上型、15は下型、16は係合爪、17はバネを示す。
Claims (4)
- リードフレーム上にパワーIC、制御IC、チップコンデンサを固着したものを、成形型内に収容して樹脂でモールドして製造される半導体装置の製造方法において、
前記リードフレーム上に前記チップコンデンサを固着する前の段階において、前記リードフレームのうちの前記チップコンデンサを固着する部位の周囲部分を拘束治具で拘束する拘束工程を備え、
その後、前記成形型内に収容して樹脂でモールドするときまで、前記拘束治具による前記リードフレームの拘束状態を保持するように構成したことを特長とする半導体装置の製造方法。 - 前記拘束工程を実行した後、前記リードフレーム上に前記パワーICを固着する工程を実行し、その後、前記リードフレーム上に前記制御ICを固着する工程を実行し、更に、前記リードフレーム上に前記チップコンデンサを固着する工程を実行することを特長とする請求項1記載の半導体装置の製造方法。
- 前記リードフレーム上に前記パワーICを固着する工程を実行した後、前記拘束工程を実行し、その後、前記リードフレーム上に前記制御ICを固着する工程を実行し、更に、前記リードフレーム上に前記チップコンデンサを固着する工程を実行することを特長とする請求項1記載の半導体装置の製造方法。
- 前記リードフレーム上に前記パワーICを固着する工程を実行した後、前記リードフレーム上に前記制御ICを固着する工程を実行し、その後、前記拘束工程を実行し、更に、前記リードフレーム上に前記チップコンデンサを固着する工程を実行することを特長とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007098392A JP2008258370A (ja) | 2007-04-04 | 2007-04-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007098392A JP2008258370A (ja) | 2007-04-04 | 2007-04-04 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008258370A true JP2008258370A (ja) | 2008-10-23 |
Family
ID=39981649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007098392A Pending JP2008258370A (ja) | 2007-04-04 | 2007-04-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008258370A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019083349A (ja) * | 2011-09-08 | 2019-05-30 | ローム株式会社 | 半導体装置 |
-
2007
- 2007-04-04 JP JP2007098392A patent/JP2008258370A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019083349A (ja) * | 2011-09-08 | 2019-05-30 | ローム株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7488620B2 (en) | Method of fabricating leadframe based flash memory cards including singulation by straight line cuts | |
US7563652B2 (en) | Method for encapsulating sensor chips | |
JP2019016689A (ja) | 電子制御装置及び同製造方法 | |
JP2003174345A (ja) | 表面弾性波フィルターパッケージ製造方法 | |
JP2007518275A (ja) | 光センサを実装するための方法 | |
US9613941B2 (en) | Exposed die power semiconductor device | |
JP2010245468A (ja) | モールドパッケージの実装構造および実装方法 | |
JP2008258370A (ja) | 半導体装置の製造方法 | |
JP2006032774A (ja) | 電子装置 | |
JP2005191146A (ja) | 混成集積回路装置の製造方法 | |
US7122402B2 (en) | Method of manufacturing a semiconductor device using a rigid substrate including the vent-end edge portion of the substrate has a thickness smaller than the other portions of the substrate | |
KR101261483B1 (ko) | 반도체 패키지 제조 방법 | |
US6537858B1 (en) | Method for manufacturing semiconductor device | |
CN112789238A (zh) | 用于制造mems传感器的方法 | |
JP3303825B2 (ja) | 半導体装置の製造方法 | |
CN106158810B (zh) | 用于ic封装的具有偏转的连接杆的引线框架 | |
JP2003007933A (ja) | 樹脂封止型半導体装置 | |
JP5233973B2 (ja) | モールドパッケージの製造方法 | |
JP5576670B2 (ja) | 半導体装置の製造方法及びその方法に用いる部品 | |
JP2006032470A (ja) | 電子装置 | |
JP2009140951A (ja) | 電子装置の製造方法 | |
KR101637189B1 (ko) | 반도체 패키지 제조방법 | |
JP6032052B2 (ja) | 電子装置の製造方法 | |
KR100600178B1 (ko) | 반도체 패키지의 제조 방법 | |
KR101204744B1 (ko) | 반도체 패키지의 제조 방법 |