KR101204744B1 - 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR101204744B1
KR101204744B1 KR1020110077427A KR20110077427A KR101204744B1 KR 101204744 B1 KR101204744 B1 KR 101204744B1 KR 1020110077427 A KR1020110077427 A KR 1020110077427A KR 20110077427 A KR20110077427 A KR 20110077427A KR 101204744 B1 KR101204744 B1 KR 101204744B1
Authority
KR
South Korea
Prior art keywords
heat sink
region
wafer
molding member
cutting
Prior art date
Application number
KR1020110077427A
Other languages
English (en)
Inventor
장철호
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020110077427A priority Critical patent/KR101204744B1/ko
Application granted granted Critical
Publication of KR101204744B1 publication Critical patent/KR101204744B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 반도체 패키지 제조 방법은 방열판의 제1영역을 상기 방열판의 두께보다 작은 제1 깊이로 제거하고, 웨이퍼의 비활성면에 상기 방열판을 적층한 후, 상기 방열판의 제1 영역 내에 포함된 제2 영역을 따라, 상기 방열판과 웨이퍼를 커팅하여 복수의 다이들을 형성하며, 상기 커팅된 복수의 다이들의 사이 공간을 커버하며, 상기 방열판 상면의 일부 영역이 외부로 노출하도록 몰딩부재를 형성한 후, 상기 웨이퍼의 활성면과 전기적으로 연결되는 재배선층을 형성하고, 이 후 상기 재배선층과 전기적으로 접속되는 외부 연결수단을 형성하고, 상기 몰딩부재가 형성된 상기 복수의 다이들의 사이 공간에 포함되는 제3 영역 라인에 따라 몰딩부재를 커팅한다. 따라서, 제조공정단계에서 발생하는 열을 방열판에 의해서 효과적으로 외부로 방출할 수 있다.

Description

반도체 패키지의 제조 방법{METHOD OF MANUFACTURING A SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지의 제조 방법에 관한 것이다. 특히, 방열효과를 갖는 반도체 패키지의 제조 방법에 관한 것이다.
일반적으로 패키지의 일례로 LGA(Land Grid Array) 구조 또는 BGA(Ball Grid Array) 구조는 크기를 줄일 수 있으면서도, 패키지의 하면에 다수의 랜드를 확보할 수 있다는 장점을 갖기 때문에 많이 사용되고 있다.
LGA 또는BGA 구조의 반도체 패키지에서는 서브스트레이트의 상부에 반도체 다이를 부착하는데 접착제를 사용하고 있는데, 상기 접착제를 경화하기 위한 큐어링(curing) 공정에서는 높은 온도의 열이 가해지게 된다. 그런데 이러한 열에 의해 접착제와 반도체 다이의 열팽창 계수가 다르기 때문에 반도체 다이에 스트레스가 가해지게 되며, 그 결과 반도체 다이에 불량이 발생하게 되는 문제가 발생한다.
또한, 반도체 패키지가 동작하면, 반도체 다이에서 열이 발생하게 되는데 이를 효과적으로 방출하지 못하는 경우, 상기 반도체 다이에 스트레스가 인가되어 결과적으로 동작의 신뢰성을 떨어뜨리게 되는 문제점이 있다.
즉, 공정단계에서 발생하는 열과 반도체 패키지의 동작과 관련하여 다이에서 발생하는 열을 효과적으로 방출할 필요가 있었다. 이러한 문제점을 해결하기 위해 종래에는 반도체 패키지에 있어 다이로부터 발생하는 열을 효과적으로 방출할 수 있도록 방열판을 별도로 부착하였으나, 종래의 공정순서상 공정단계에서 발생하는 열을 외부로 방출하기에는 문제점이 있었다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 웨이퍼 단계에서 방열효과를 갖는 반도체 패키지의 제조방법을 제공한다.
방열판의 제1영역을 상기 방열판의 두께보다 작은 제1 깊이로 제거하며, 제1 지지부재에 적층한 웨이퍼의 비활성면에 상기 방열판을 적층하며, 상기 방열판의 제1 영역 내에 포함된 제2 영역을 따라, 상기 방열판과 웨이퍼를 커팅하여 복수의 다이들을 형성하고, 상기 커팅된 복수의 다이들의 사이 공간을 커버하며, 상기 방열판 상면의 일부 영역이 외부로 노출하도록 몰딩부재를 형성하고, 상기 웨이퍼의 활성면과 전기적으로 연결되는 재배선층을 형성하고, 이 후 상기 재배선층과 전기적으로 접속되는 외부 연결수단을 형성한 후, 상기 몰딩부재가 형성된 상기 복수의 다이들의 사이 공간에 포함되는 제3 영역 라인에 따라 몰딩부재를 커팅한다.
본 발명의 일 실시예에서, 상기방열판과 웨이퍼의 커팅은 방열판이 단차를 형성하도록 커팅될 수 있다.
본 발명의 일 실시예에서, 상기제1 영역을 제거, 상기 제2 영역, 3영역 라인에 따른 커팅들은 각 영역들의 폭과 대응되는 두께를 가진 절삭기구를 사용할 수 있다.
본 발명의 일 실시예에서, 상기몰딩부재의 형성에 있어, 몰딩부재의 높이는 상기 방열판의 높이와일치시키도록 할 수 있다.
본 발명의 일 실시예에서, 상기몰딩부재를 형성하기 전에, 커팅된 복수의 반도체 패키지를 제1 간격을 갖도록 제2 지지부재에 배열시키는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 간격은 상기 제2 영역의 폭보다 길 수 있다.
이와 같은 웨이퍼 레벨 패키지 제조 방법에 따르면, 공정의 초기단계에서 방열판을 처리하여 공정시 발생하는 열을 외부로 방출하는데 용이하고, 웨이퍼 레벨상에서 방열판의 처리가 가능하여, 제조공정의 단순화를 꾀할 수 있다.
도 1은 본 발명의 일 실시예에 따른 공정의 흐름도이다.
도 2a 내지 2g는 도 1의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위한 공정단면도이다.
도 3a 내지 3c는 도 2a의 제1 영역을 제거한 다양한 실시예의 평면도들이다.
도 4a 내지 4c는 각각 도 3a 내지 3c에 대응되는 제1 영역의 제거에 따른 완성된 단위 패키지의 평면도이다.
도 5은 본 발명의 다른 실시예에 따른 공정의 흐름도이다.
도 6은 본 발명의 도 5의 실시예에 따른 공정에 의해 완성된 단위 패키지의 평면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 공정의 흐름도이다. 도 2a 내지 2g는 도 1의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위한 공정단면도이다. 도 3a 내지 3c는 도 2a의 제1 영역을 제거한 다양한 실시예의 평면도들이다.
도 1 및 2a를 참조하면, 방열판(130)을 준비하고, 상기 방열판(130)의 제1영역(132)에 해당하는 부분을 상기 방열판의 두께보다 작은 제 1깊이(d1)로 제거시킨다(S100). 상기 방열판(130)은 웨이퍼와 접촉되는 면에서발생하는 열을 전달받아 측면 및 후면으로 방출하는 역할을 한다. 상기 방열판(130)은 방열능력이 높은 열 전도성 금속, 예를 들면 알루미늄으로 이루어 질 수 있다.
도 3a 내지 도 3c를 참조하면, 상기 제1 영역을 제거한 방열판(130)은 이 후 공정에서 웨이퍼(W)에 적층되는바, 상기 제1 영역은 상기 웨이퍼(W)의 반도체 다이의 크기를 고려하여 결정한다. 즉, 도 3a 내지 3c에서, 빗금친 영역이 상기 방열판의 제거되는 제1 영역에 대응되는 구간이며, 점선으로 나타낸 부분은 상기 방열판의 뒷면, 즉 이 후 적층될 웨이퍼의 각각의 반도체 다이에 대응되는 구간을 나타낸다. 다시 말해서, 점선에 의한 개개의 정사각형은 하나의 반도체 다이에 해당한다.
도 3a 및 3c에서, 상기 방열판을 제1 깊이로 제거하는 것은 제1 영역의 폭에 해당하는 두께를 가진 절삭 와이어, 톱 또는 기타 절삭기구 등을 이용한 커팅으로 이루어 질 수 있다. 도 3c의 경우는, 에칭액을 통해서 제1 영역에 대응되는 영역을 제거할 수 있다. 또한, 도 3a 내지 3c의 상기 방열판의 제1 영역을 레이저를 이용하여 제1 깊이로 제거할 수도 있다. 상기 제1 영역의 제거를 통해 상기 방열판(130)에 단차가 형성된다.
상기 제1 영역(132)은 이후, 웨이퍼를 개개의 반도체 패키지로 커팅하였을 때, 몰딩부재가 노출되는 영역과 대응된다. 상기 제1 영역(132)의 폭은 인접한 양 반도체 다이들 간의 폭보다 길다.
도 1 및 2b를 참조하면, 웨이퍼(W)의 백 그라인드(back grind) 작업을 완료한 웨이퍼(W)를 제1 지지부재 상(150)에 적층시킨다. 이 때, 상기 웨이퍼(W)의 활성면이 상기 제1 지지부재(150)와 마주보도록 상기 웨이퍼(W)를 적층시킨다.
상기 제1 지지부재(150)는 캐리어(carrier), 또는 글래스(glass) 등으로 이루어질 수 있다. 또한, 도면에 도시하지는 않았으나, 상기 제1 지지부재(150)로서 상기 캐리어 대신에 솔더 레지스트(solder resist) 등으로 이루어진 몰딩 시트(molding sheet)를 사용하거나, 프레임(frame) 등을 사용할 수도 있다. 또한, 웨이퍼를 상기 제1 지지부재에 적층하기 전에, 이 후 분리가 용이하도록 제1 지지부재(150)와 상기 웨이퍼(W)의 활성면 사이에 이형층을 형성시킬 수 있다.
상기 활성면의 반대면인 웨이퍼의 비활성면에는 상기 제1영역을 제거한 방열판(130)을 적층시킨다(S110). 이에 따라, 웨이퍼의 활성면의 반대면에 방열판(130)이 형성된다.
이 경우, 방열판을 적층시키기 전에 방열판이 상기 웨이퍼와 접촉을 유지할 수 있도록 접촉부재를 먼저 형성할 수 있다. 예를 들어, 접촉부재로 양면 테이프 등을 사용할 수 있다. 접촉부재를 통해 상기 방열판을 웨이퍼 상에 고정시킬 수 있다. 또한, 효율적인 열전달을 위하여 열전달물질이 상기 웨이퍼(W)와 방열판(130) 사이에 첨부될 수 있다.
도 1 및 도 2c를 참조하면, 상기 방열판의 제1 영역을 제거한 웨이퍼를 상기 제1 영역에 포함된 제2 영역(134)을 따라 상기 방열판과 웨이퍼(W)를 커팅하여 복수의 다이들을 형성한다(S120). 상기 제2 영역(134)은 웨이퍼의 스크라이빙 라인일 수 있다. 이 후, 상기 커팅된 제2 영역(134)에 몰딩부재가 충전(filling)되기 때문에, 반도체 복수의 다이들 사이에 몰딩부재가 충전될 수 있도록 제2 영역(134)의 폭은 150 마이크로미터 이상인 것이 바람직하다. 상기 커팅에 제2 영역의 폭에 대응되는 두께를 가진 절삭 와이어, 톱 또는 기타 절삭 기구 등이 이용될 수 있다. 또는, 레이저를 이용할 수도 있다.
도 1, 도 2d 내지 2g를 참조하면, 상기 제1 지지부재에 배열된 복수의 다이들 사이 영역을 커버하는 몰딩부재(170)를 충전한다(S130). 상기 몰딩부재(170)를 충전함에 있어서, 상기 방열판의 상면의 일부 영역이 외부로 노출되도록 한다. 상기 몰딩부재(170)가 상기 제1영역의 사이를 커버하되, 상기 방열판의 상면으로부터 상기 제1 깊이보다 작은 높이를 갖도록 형성하는 것이 바람직하다. 상기 몰딩부재의 높이는 복수의 다이상에 형성된 방열판의 높이와 일치시킬 수도 있다.
상기 몰딩부재(170)는 EMC(Epoxy Molding Compound) 또는 레진(resin)등으로 이루어질 수 있다.
상기 몰딩부재(170)를 충전한 이 후, 상기 제1 지지부재(150)를 제거하고, 상기 웨이퍼(W)의 활성면이 상부에 놓이도록 웨이퍼를 다른 지지부재(151) 상에 적층시킨다.
상기 웨이퍼(W)의 활성면과 전기적으로 연결되는 재배선층(110)을 형성시킨다(S140). 상기 재배선층(110) 형성 후 절연층(미도시)을 추가로 형성하며, 상기 재배선층(110)의 일부를 노출시키는 솔더 레지스트층(미도시)을 형성한다.
그런 다음, 상기 솔더 레지스트층(미도시)에 의해 노출된 상기 재배선층(110) 상에 외부 연결수단(190)을 형성한다(S150). 상기 외부 연결수단(190)은 솔더볼 등으로 이루어질 수 있다.
그 다음, 상기 제2 영역(134)에 포함되는 제3 영역 라인(136)에 따라 몰딩부재를 커팅한다(S160). 상기 커팅에 의해서 복수의 단위 패키지로 분리한다. 상기 커팅에는 제3 영역 라인(136)의 폭에 대응되는 두께를 가진 절삭 와이어, 톱 또는 기타 절삭 기구 등이 이용될 수 있다. 또는, 레이저를 이용할 수도 있다.
도 4a 내지 4c는 각각 도 3a 내지 3c에 대응되는 제1영역의 제거에 따른 완성된 단위 패키지의 평면도이다.
도 2g 및 4a 내지 4c를 참조하면, 상기 방열판의 제1영역을 제거하여 단차를 형성시키고, 단차진 영역에 몰딩부재를 충전함으로써, 몰딩부재가 방열판의 일부 영역과 오버랩되게 된다. 이에 의해서 몰딩부재가 방열판을 고정하는 역할을 하여, 방열판과 반도체 다이의 접촉이 유지될 수 있다.
본 실시예에 따른 제조공정에 있어, 방열판을 우선적으로 형성함으로써, 패키지의 공정단계에서 발생하는 열과 이 후 반도체 패키지가 동작할 때 반도체 다이에서 발생하는 열을 효과적으로 방출 가능하여, 반도체 패키지의 동작의 신뢰성을 확보할 수 있다.
또한, 상기 방열판을 포함하는 반도체 패키지를 제조하는 공정에 있어, 웨이퍼상에서 방열판을 부착함으로써, 별도의 캐리어에 반도체 다이들을 배열하는 과정을 생략함으로써, 공정의 단순화를 이룰수 있다.
도 5는 본 발명의 다른 실시예에 따른 공정의 흐름도이다. 도 6a내지 6c는 도 5의 다른 실시예에 따른 공정에 의해 완성된 단위 패키지의 평면도들이다.
본 실시예에 의한 반도체 패키지의 제조 방법은 복수개의 다이들을 형성한 후에 복수의 반도체 다이들을 제2 지지부재에 배열하는 단계(S240)를 더 포함하는 것을 제외하고는 도 1에 나타난 제조 방법과 실질적으로 동일하다. 따라서, 도 1 내지 2g에 도시된 실시예에 따른 반도체 패키지와 동일한 구성요소는 동일한 도면번호를 부여하고, 반복되는 설명은 생략한다.
도 5를 참조하면, 본 실시예에서는 웨이퍼의 제2 영역을 커팅하여 복수개의 다이들을 형성한 후에상기 커팅된 복수의 다이들을 그 사이 간격이 제1 간격을 갖도록 제2 지지부재에 배열시킨다(S230). 상기 제1 간격은 상기 제2 영역의 폭에 비해 길다. 상기 제2 지지부재는 캐리어(carrier), 또는 글래스(glass) 등으로 이루어질 수 있다. 또한, 도면에 도시하지는 않았으나, 상기 제2 지지부재로서 상기 캐리어 대신에 솔더 레지스트(solder resist) 등으로 이루어진 몰딩 시트(molding sheet)를 사용하거나, 프레임(frame) 등을 사용할 수도 있다. 또한, 웨이퍼를 상기 제2 지지부재에 적층하기 전에, 이 후 분리가 용이하도록 제2 지지부재와 상기 웨이퍼(W)의 활성면 사이에 이형층을 형성시킬 수 있다.
상기 제2 지지부재에 배열된 복수의 다이들 사이 영역에 몰딩부재를 충전한다(S240). 상기 몰딩부재를 충전함에 있어서, 상기 방열판의 상면의 일부 영역이 외부로 노출되도록 한다. 상기 몰딩부재가 복수의 다이들 사이 영역을 커버하되, 상기 방열판의 상면으로부터 상기 제1 깊이보다 작은 높이를 갖도록 형성하는 것이 바람직하다. 상기 몰딩부재의 높이는 복수의 다이들 상에 형성된 방열판의 높이와 일치시킬 수도 있다.
상기 몰딩부재는 EMC(Epoxy Molding Compound) 또는 레진(resin)등으로 이루어질 수 있다.
상기 몰딩부재를 충전한 이 후,상기 제2 지지부재를 제거하고, 상기 웨이퍼(W)의 활성면이 상부에 놓이도록 웨이퍼를 다른 지지부재(151) 상에 적층시킨다.
상기 웨이퍼(W)의 활성면과 전기적으로 연결되는 재배선층(110)을 형성시킨다(S250). 상기 재배선층(110) 형성 후 절연층(미도시)을 추가로 형성하며, 상기 재배선층(110)의 일부를 노출시키는 솔더레지스트층(미도시)을 형성한다.
그런 다음, 상기 솔더레지스트층(미도시)에 의해 노출된 상기 재배선층(110) 상에 외부 연결수단(190)을 형성한다(S260). 상기 외부 연결수단(190)은 솔더볼 등으로 이루어질 수 있다.
그 다음, 상기 제1 간격에 포함되는 제3 영역 라인에 따라 몰딩부재를 커팅한다(S270). 상기 커팅에 의해서 복수의 단위 패키지로 분리한다. 상기 커팅에는 제3 영역 라인(136)의 폭에 대응되는 두께를 가진 절삭 와이어, 톱 또는 기타 절삭 기구 등이 이용될 수 있다. 또는, 레이저를 이용할 수도 있다.
본 실시예에서는 상기 제1 실시예와 달리 복수의 다이들을 상기 제2 지지부재에 제1 간격을 갖도록 재배열하는 단계를 추가로 포함함에 따라, 상기 제3 영역 라인을 커팅하는 절삭기구의 두께는 상기 제2 영역을 커팅한 절삭기구의 두께와 동일할 수 있다.
도 3a 내지 3c, 5 및 6a 내지 6c를 참조하면, 상기 방열판의 제1 영역을 제거하여 단차를 형성시키고,단차진 영역에 몰딩부재(270)를 충전함으로써, 상기 몰딩부재(270)가 방열판의 일부 영역과 오버랩되게 된다. 본 실시예에 따라 완성된 반도체 패키지의 상기 방열판과 오버랩된 몰딩부재는 제1 몰딩 영역(271)과 제2 몰딩 영역(272)를 포함한다.
상기 제1 몰딩 영역(271)은 상기 몰딩부재가 상기 방열판과 오버랩되는 영역이며, 상기 제2 몰딩 영역(272)은 상기 몰딩부재가 방열판과 오버랩되지 않고, 상기 완성된 반도체 패키지의 둘레를 감싸는 영역이다.
본 실시예에서는 상기 제2지지부재 상에 상기 복수의 반도체 다이들을 그 사이 간격이 제1간격을 갖도록 배열함으로써 충전될 몰딩부재의 두께를 조절 가능하여, 도 6a 내지 6c에 나타난 것과 같이 도 4a 내지 4c의 반도체 패키지보다 몰딩부재를 두껍게 형성할 수 있다. 이에 의해서 몰딩부재가 방열판을 측면에서도 고정하는 역할을 하여, 보다 방열판과 반도체 다이의 접촉을 유지할 수 있다. 또한, 상기 제1 간격을 고려하여, 커팅에 이용되는 제3 영역 라인의 폭에 대응되는 두께를 가진 절삭기구를 별도로 이용할 필요 없이 앞서 제2 영역의 커팅에 사용된 절삭기구를 사용할 수 있는 장점이 있다.
본 발명에 따른 제조공정에 있어, 방열판을 우선적으로 형성함으로써, 패키지의 공정단계에서 발생하는 열과 이 후 반도체 패키지가 동작할 때 반도체 다이에서 발생하는 열을 효과적으로 방출 가능하여, 반도체 패키지의 동작의 신뢰성을 확보할 수 있다.
또한, 상기 방열판을 포함하는 반도체 패키지를 제조하는 공정에 있어, 웨이퍼상에서 방열판을 부착함으로써, 별도의 캐리어에 반도체 다이들을 배열하는 과정을 생략함으로써, 공정의 단순화를 이룰수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
W: 웨이퍼
110: 재배선층 130: 방열판
150: 제1 지지부재 151: 제2 지지부재
170, 270: 몰딩 부재 271: 제1 몰딩 영역 272: 제2 몰딩 영역
190: 외부연결수단

Claims (6)

  1. 방열판의 제1 영역을 상기 방열판의 두께보다 작은 제 1 깊이로 제거하는 단계;
    제1 지지부재에 적층한 웨이퍼의 비활성면에 상기 방열판을 적층하는 단계;
    상기 방열판의 제1 영역 내에 포함된 제2 영역을 따라, 상기 방열판과 웨이퍼를 커팅하여 복수의 다이들을 형성하는 단계;
    상기 커팅된 복수의 다이들의 사이 공간을 커버하며, 상기 방열판 상면의 일부 영역이 외부로 노출하도록 몰딩부재를 형성하는 단계;
    상기 웨이퍼의 활성면과 전기적으로 연결되는 재배선층을 형성하는 단계;
    상기 재배선층과 전기적으로 접속되는 외부 연결수단을 형성하는 단계; 및
    상기 몰딩 부재가 형성된 복수의 다이들의 사이 공간에 포함되는 제3 영역 라인에 따라 몰딩부재를 커팅하는 단계를 포함하는 반도체 패키지 제조 방법.
  2. 제1항에 있어서, 상기 방열판과 웨이퍼를 커팅하는 단계는 방열판이 단차를 형성하도록 커팅하는 것을 특징으로 하는 반도체패키지 제조 방법.
  3. 제1항에 있어서, 상기 제 1 영역을 제거하는 단계, 상기 제2 영역 및 3 영역 라인에 따라 커팅하는 단계들은 각 영역들의 폭과 대응되는 두께를 가진 절삭기구를 사용하는 것을 특징으로 하는 반도체 패키지 제조방법.
  4. 제1항에 있어서, 상기 몰딩부재를 형성하는 단계는 상기 몰딩부재의 높이가 상기 방열판의 높이와 일치하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  5. 제1항에 있어서, 몰딩부재를 형성하는 단계에 앞서, 커팅된 복수의 반도체 패키지를 제1 간격을 갖도록 제2 지지부재에 배열시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  6. 제5 항에 있어서, 제1 간격은 상기 제2 영역의 폭보다 긴 것을 특징으로 하는 반도체 패키지 제조 방법.
KR1020110077427A 2011-08-03 2011-08-03 반도체 패키지의 제조 방법 KR101204744B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110077427A KR101204744B1 (ko) 2011-08-03 2011-08-03 반도체 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110077427A KR101204744B1 (ko) 2011-08-03 2011-08-03 반도체 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR101204744B1 true KR101204744B1 (ko) 2012-11-26

Family

ID=47565320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110077427A KR101204744B1 (ko) 2011-08-03 2011-08-03 반도체 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR101204744B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047931A (ja) 2002-07-12 2004-02-12 Samsung Electro Mech Co Ltd 回路素子の電極形成方法、それを用いたチップパッケージ及び多層基板
JP2008042063A (ja) 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置
JP2008130706A (ja) 2006-11-20 2008-06-05 Sony Corp 半導体装置の製造方法
US20090189279A1 (en) 2008-01-24 2009-07-30 National Semiconductor Corporation Methods and systems for packaging integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047931A (ja) 2002-07-12 2004-02-12 Samsung Electro Mech Co Ltd 回路素子の電極形成方法、それを用いたチップパッケージ及び多層基板
JP2008042063A (ja) 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置
JP2008130706A (ja) 2006-11-20 2008-06-05 Sony Corp 半導体装置の製造方法
US20090189279A1 (en) 2008-01-24 2009-07-30 National Semiconductor Corporation Methods and systems for packaging integrated circuits

Similar Documents

Publication Publication Date Title
US10224254B2 (en) Package process method including disposing a die within a recess of a one-piece material
US7488620B2 (en) Method of fabricating leadframe based flash memory cards including singulation by straight line cuts
KR20190045374A (ko) 고효율 열 경로 및 몰딩된 언더필을 구비한 적층형 반도체 다이 조립체
US20180190562A1 (en) Electronic device having a grooved chip
US20080258279A1 (en) Leadframe for leadless package, structure and manufacturing method using the same
US9431334B2 (en) Semiconductor device having single layer substrate and method
JP2018518039A (ja) オプトエレクトロニクス部品アレイおよび複数のオプトエレクトロニクス部品アレイを製造する方法
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
US9318422B2 (en) Flat no-lead package and the manufacturing method thereof
US20050046015A1 (en) Array-molded package heat spreader and fabrication method therefor
KR101204744B1 (ko) 반도체 패키지의 제조 방법
KR101204743B1 (ko) 반도체 패키지의 제조 방법
KR20110016026A (ko) 적층 반도체 패키지 및 이의 제조 방법
KR102050130B1 (ko) 반도체 패키지 및 그 제조 방법
KR101261483B1 (ko) 반도체 패키지 제조 방법
CN104377179B (zh) 半导体封装件及其制造方法
EP3751603A2 (en) Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material
US20160148855A1 (en) Packaging device and manufacturing method thereof
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법
CN101308832B (zh) 用于无引线封装的引线框、其封装结构及其制造方法
KR20080048100A (ko) 방열 홀을 갖는 칩 패키지 및 그 제조방법
JP2008218561A (ja) 半導体装置の製造方法および半導体装置
US20070108626A1 (en) Flip-chip integrated circuit packaging method
JP5509170B2 (ja) マルチチップ積層体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110803

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120820

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121120

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121121

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20151028

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20161122

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20171123

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20171123

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20211119

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20221122

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20231121

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20241121

Start annual number: 13

End annual number: 13