KR20110016026A - 적층 반도체 패키지 및 이의 제조 방법 - Google Patents

적층 반도체 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20110016026A
KR20110016026A KR1020090073512A KR20090073512A KR20110016026A KR 20110016026 A KR20110016026 A KR 20110016026A KR 1020090073512 A KR1020090073512 A KR 1020090073512A KR 20090073512 A KR20090073512 A KR 20090073512A KR 20110016026 A KR20110016026 A KR 20110016026A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor
chip module
substrate
semiconductor package
Prior art date
Application number
KR1020090073512A
Other languages
English (en)
Inventor
한권환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090073512A priority Critical patent/KR20110016026A/ko
Publication of KR20110016026A publication Critical patent/KR20110016026A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

적층 반도체 패키지는 적어도 2 개가 적층된 반도체 칩들 및 적층된 상기 반도체 칩들을 관통하며 상호 전기적으로 접속된 관통 전극들을 갖는 반도체 칩 모듈, 관통 전극이 노출되도록 상기 반도체 칩 모듈의 측면을 감싸는 몰딩 부재 및 상기 반도체 칩 모듈 중 노출된 하나의 반도체 칩을 덮어 상기 반도체 칩들로부터 발생된 열을 상기 반도체 칩 모듈 외부로 방열하기 위한 열 전도 부재를 포함한다.

Description

적층 반도체 패키지 및 이의 제조 방법{STACKED SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 적층 반도체 패키지 및 이의 제조 방법에 관한 것이다.
최근 들어, 방대한 데이터를 저장 및 방대한 데이터를 단 시간 내 처리하는 것이 가능한 반도체 칩 및 반도체 칩을 포함하는 반도체 패키지가 개발되고 있다.
최근에는 관통 전극을 이용하여 적어도 2 개의 반도체 칩들을 적층하여 데이터 저장 용량 및 데이터 처리 속도를 향상시킨 적층 반도체 패키지가 개발되고 있다.
데이터 저장 용량 및 데이터 처리 속도를 한층 향상시킬 수 있는 적층 반도체 패키지는 복수개의 반도체 칩들이 밀착되어 있고 반도체 칩들을 몰딩 부재가 감싸고 있기 때문에 반도체 칩에서 발생된 열이 신속하게 외부로 배출되지 않는 문제점을 갖는다.
본 발명의 하나의 목적은 적층된 반도체 칩으로부터 발생된 열을 신속하게 외부로 방열할 수 있는 적층 반도체 패키지를 제공한다.
본 발명의 다른 목적은 상기 적층 반도체 패키지의 제조 방법을 제공한다.
본 발명에 따른 적층 반도체 패키지는 적어도 2 개가 적층된 반도체 칩들 및 적층된 상기 반도체 칩들을 관통하며 상호 전기적으로 접속된 관통 전극들을 갖는 반도체 칩 모듈, 관통 전극이 노출되도록 상기 반도체 칩 모듈의 측면을 감싸는 몰딩 부재 및 상기 반도체 칩 모듈 중 노출된 하나의 반도체 칩을 덮어 상기 반도체 칩들로부터 발생된 열을 상기 반도체 칩 모듈 외부로 방열하기 위한 열 전도 부재를 포함한다.
적층 반도체 패키지의 상기 몰딩 부재는 상기 반도체 칩 모듈 중 노출된 나머지 하나의 반도체 칩을 덮는 연장부를 포함하고, 상기 연장부에는 상기 관통 전극을 노출하는 개구가 형성된다.
적층 반도체 패키지는 상기 열 전도 부재 상에 배치된 방열 기판을 더 포함한다.
적층 반도체 패키지의 상기 방열 기판은 실리콘 기판, 금속 기판, 유리 기판 중 어느 하나를 포함한다.
적층 반도체 패키지는 상기 관통 전극들 사이에 개재된 접속 부재를 더 포함 한다.
적층 반도체 패키지의 상기 열 전도 부재는 접착제 및 열 전도 물질을 포함한다.
본 발명에 따른 적층 반도체 패키지의 제조 방법은 캐리어 기판 상에 열 전도 부재를 형성하는 단계, 상기 열 전도 부재 상에 각각 관통 전극을 갖는 적어도 2 개의 반도체 칩들을 적층하여 반도체 칩 모듈을 형성하는 단계 및 상기 반도체 칩 모듈의 측면을 감싸고 상기 반도체 칩 모듈 중 최상부 반도체 칩의 관통 전극을 노출하는 개구를 갖는 몰딩 부재를 형성하는 단계를 포함한다.
상기 몰딩 부재를 형성하는 단계 이후, 상기 캐리어 기판을 상기 반도체 칩 모듈로부터 분리하는 단계를 더 포함한다.
상기 캐리어 기판은 실리콘 기판, 금속 기판 및 유리 기판 중 어느 하나로 형성된다.
본 발명에 따르면, 적층 반도체 패키지에 열 전달 부재를 배치 및 형성하여 적층 반도체 패키지의 반도체 칩들로부터 발생된 열을 신속하게 적층 반도체 패키지 외부로 방열할 수 있는 효과를 갖는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 적층 반도체 패키지에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어 나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 적층 반도체 패키지를 도시한 단면도이다.
도 1을 참조하면, 적층 반도체 패키지(100)는 반도체 칩 모듈(140), 몰딩 부재(150) 및 열 전도 부재(160)를 포함한다.
반도체 칩 모듈(140)은, 예를 들어, 제1 반도체 칩(110), 제2 반도체 칩(120) 및 제3 반도체 칩(130)들을 포함한다. 본 실시예에서, 반도체 칩 모듈(140)은 비록 3 개의 제1 내지 제3 반도체 칩(110,120,130)들을 포함하지만, 이와 다르게, 반도체 칩 모듈(140)은 4 개 이상의 반도체 칩들을 포함할 수 있다.
반도체 칩 모듈(140)의 제1 반도체 칩(110) 상에는 제2 반도체 칩(120)이 적층되고, 제2 반도체 칩(120) 상에는 제3 반도체 칩(130)이 적층된다.
적층된 각 제1 내지 제3 반도체 칩(110,120,130)들은 각각 관통 전극(112,122,132)들을 포함하고, 제1 내지 제3 반도체 칩(110,120,130)들은 관통 전극(112,122,132)에 의하여 전기적으로 연결된다.
본 실시예에서, 각 관통 전극(112,122,132)들 사이에는 솔더를 포함하는 접속 부재(135)가 개재되고, 인접한 관통 전극(112,122,132)들은 접속 부재에 의하여 상호 전기적으로 연결된다.
한편, 적층된 각 제1 내지 제3 반도체 칩(110,120,130)들 사이 공간에는 언더필 부재(137)가 개재된다.
몰딩 부재(150)는 제1 내지 제3 반도체 칩(110,120,130)들을 포함하는 반도 체 칩 모듈(140)의 측면을 감싸고 이로 인해 제1 반도체 칩(110) 및 제3 반도체 칩(130)의 관통 전극(112,132)들은 외부에 대하여 노출된다.
본 실시예에서, 몰딩 부재(150)는 제3 반도체 칩(130)의 후면은 노출하고, 몰딩 부재(150)는 몰딩 부재(150)로부터 제1 반도체 칩(110)의 표면을 덮는 연장부(152)를 포함하고, 연장부(152)에는 제1 반도체 칩(110)의 관통 전극(112)을 노출하는 개구가 형성된다.
열 전도 부재(160)는 몰딩 부재(150)로부터 노출된 제3 반도체 칩(130)의 후면을 덮는다. 본 실시예에서, 열 전도 부재(160)는 적층된 제1 내지 제3 반도체 칩(110,120,130)들에서 발생된 열을 반도체 칩 모듈(140) 외부로 신속하게 배출하는 역할을 한다. 본 실시예에서 열 전도 부재(160) 및 몰딩 부재(150)는 실질적으로 동일한 평면상에 배치된다.
본 실시예에서, 열 전도 부재(160)는 접착제 및 열 전도 물질을 포함할 수 있다.
한편, 도 2에 도시된 바와 같이 열 전도 부재 상에는 방열 부재(170)가 배치될 수 있다. 방열 부재(170)로서 사용될 수 있는 기판의 예로서는 실리콘 기판, 금속 기판, 유리 기판 등을 들 수 있다. 방열 부재(170)는 반도체 칩 모듈(140)로부터 발생된 열이 보다 신속하게 반도체 칩 모듈(140) 외부로 전달될 수 있도록 한다.
도 3 내지 도 7들은 본 발명의 일실시예에 따른 적층 반도체 패키지의 제조 방법을 도시한 단면도들이다.
도 3을 참조하면, 먼저 플레이트 형상을 갖는 방열 기판(170) 상에 열 전달 부재(160)를 형성한다. 본 실시예에서, 방열 기판(170)으로서 사용될 수 있는 기판의 예로서는 실리콘 기판, 금속 기판 및 유리 기판 등을 들 수 있다. 본 실시예에서, 방열 기판(170)은 실리콘 기판이다.
열 전달 부재(160)는 방열 기판(170) 상에 후술될 제1 반도체 칩과 대응하는 위치에 제1 반도체 칩과 대응하는 면적으로 형성될 수 있다. 이와 다르게, 열 전달 부재(160)는 방열 기판(170)의 전면적에 걸쳐 형성될 수 있다.
본 실시예에서, 열 전달 부재(160)는 접착제 및 열 전달 물질로 형성된다.
도 4를 참조하면, 방열 기판(170)에 열 전달 부재(160)가 형성된 후, 열 전달 부재(160) 상에는 관통 전극(112)들을 갖는 제1 반도체 칩(110)이 부착된다.
도 5를 참조하면, 제1 반도체 칩(110) 상에는 언더필 물질이 배치되고, 제1 반도체 칩(110) 상에는 제2 반도체 칩(120)이 적층되고 제2 반도체 칩(120) 상에는 제3 반도체 칩(130)이 적층되어 반도체 칩 모듈(140)이 형성된다.
도 6을 참조하면, 반도체 칩 모듈(140)이 방열 기판(170) 상에 배치된 후, 반도체 칩 모듈(140)은 금형을 이용한 몰딩 공정에 의하여 몰딩되어 몰딩 부재(50)가 형성된다. 이때, 반도체 칩 모듈(140)의 측면 및 반도체 칩 모듈(140)의 제3 반도체 칩(130)의 상면은 에폭시와 같은 몰딩 물질에 의하여 몰딩된다.
도 7을 참조하면, 몰딩 부재(150)가 반도체 칩 모듈(140)의 측면에 형성된 후 방열 기판(170) 상에 배치된 각 반도체 칩 모듈(140)은 개별화되어 적층 반도체 패키지(100)가 제조될 수 있다.
본 실시예에서, 반도체 칩 모듈(140)을 개별화하는 단계 이전 또는 이후에 방열 기판(170)을 적층 반도체 패키지(100)로부터 제거하여도 무방하다.
이상에서 상세하게 설명한 바에 의하면, 적층 반도체 패키지에 열 전달 부재를 배치 및 형성하여 적층 반도체 패키지의 반도체 칩들로부터 발생된 열을 신속하게 적층 반도체 패키지 외부로 방열할 수 있는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 적층 반도체 패키지를 도시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 적층 반도체 패키지를 도시한 단면도이다.
도 3 내지 도 8들은 본 발명의 일실시예에 따른 적층 반도체 패키지의 제조 방법을 도시한 단면도들이다.

Claims (9)

  1. 적어도 2 개가 적층된 반도체 칩들 및 적층된 상기 반도체 칩들을 관통하며 상호 전기적으로 접속된 관통 전극들을 갖는 반도체 칩 모듈;
    관통 전극이 노출되도록 상기 반도체 칩 모듈의 측면을 감싸는 몰딩 부재; 및
    상기 반도체 칩 모듈 중 노출된 하나의 반도체 칩을 덮어 상기 반도체 칩들로부터 발생된 열을 상기 반도체 칩 모듈 외부로 방열하기 위한 열 전도 부재를 포함하는 적층 반도체 패키지.
  2. 제1항에 있어서,
    상기 몰딩 부재는 상기 반도체 칩 모듈 중 노출된 나머지 하나의 반도체 칩을 덮는 연장부를 포함하고, 상기 연장부에는 상기 관통 전극을 노출하는 개구가 형성된 것을 특징으로 하는 적층 반도체 패키지.
  3. 제1항에 있어서,
    상기 열 전도 부재 상에 배치된 방열 기판을 더 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  4. 제3항에 있어서,
    상기 방열 기판은 실리콘 기판, 금속 기판, 유리 기판 중 어느 하나를 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  5. 제1항에 있어서,
    상기 관통 전극들 사이에 개재된 접속 부재를 더 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  6. 제1항에 있어서,
    상기 열 전도 부재는 접착제 및 열 전도 물질을 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  7. 캐리어 기판 상에 열 전도 부재를 형성하는 단계;
    상기 열 전도 부재 상에 각각 관통 전극을 갖는 적어도 2 개의 반도체 칩들을 적층하여 반도체 칩 모듈을 형성하는 단계; 및
    상기 반도체 칩 모듈의 측면을 감싸고 상기 반도체 칩 모듈 중 최상부 반도체 칩의 관통 전극을 노출하는 개구를 갖는 몰딩 부재를 형성하는 단계를 포함하는 것을 특징으로 하는 적층 반도체 패키지의 제조 방법.
  8. 제7항에 있어서,
    상기 몰딩 부재를 형성하는 단계 이후, 상기 캐리어 기판을 상기 반도체 칩 모듈로부터 분리하는 단계를 더 포함하는 것을 특징으로 하는 적층 반도체 패키지의 제조 방법.
  9. 제7항에 있어서,
    상기 캐리어 기판은 실리콘 기판, 금속 기판 및 유리 기판 중 어느 하나로 형성된 것을 특징으로 하는 적층 반도체 패키지의 제조 방법.
KR1020090073512A 2009-08-10 2009-08-10 적층 반도체 패키지 및 이의 제조 방법 KR20110016026A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090073512A KR20110016026A (ko) 2009-08-10 2009-08-10 적층 반도체 패키지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090073512A KR20110016026A (ko) 2009-08-10 2009-08-10 적층 반도체 패키지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20110016026A true KR20110016026A (ko) 2011-02-17

Family

ID=43774517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090073512A KR20110016026A (ko) 2009-08-10 2009-08-10 적층 반도체 패키지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20110016026A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101922B1 (ko) * 2010-04-22 2012-01-02 재단법인 서울테크노파크 적층형 반도체 패키지 및 그 제조방법
KR101247344B1 (ko) * 2011-09-30 2013-03-26 에스티에스반도체통신 주식회사 반도체 패키지 및 이를 구비하는 반도체 모듈
US9589947B2 (en) 2011-05-02 2017-03-07 Samsung Electronics Co., Ltd. Semiconductor packages and methods of manufacturing the same
KR20240102530A (ko) * 2022-12-26 2024-07-03 주식회사 씨엔지솔루션 애벌란시 포토다이오드용 세라믹 패키지와 이의 제조방법, 그리고 애벌란시 포토다이오드와 이의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101922B1 (ko) * 2010-04-22 2012-01-02 재단법인 서울테크노파크 적층형 반도체 패키지 및 그 제조방법
US9589947B2 (en) 2011-05-02 2017-03-07 Samsung Electronics Co., Ltd. Semiconductor packages and methods of manufacturing the same
KR101247344B1 (ko) * 2011-09-30 2013-03-26 에스티에스반도체통신 주식회사 반도체 패키지 및 이를 구비하는 반도체 모듈
KR20240102530A (ko) * 2022-12-26 2024-07-03 주식회사 씨엔지솔루션 애벌란시 포토다이오드용 세라믹 패키지와 이의 제조방법, 그리고 애벌란시 포토다이오드와 이의 제조방법

Similar Documents

Publication Publication Date Title
EP3373331B1 (en) Semiconductor package with stiffener ring
US11239095B2 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
US9818625B2 (en) Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
US7061079B2 (en) Chip package structure and manufacturing method thereof
KR102076948B1 (ko) 파티션화된 로직을 가진 적층 반도체 다이 조립체 및 관련 시스템 및 방법
EP3127151B1 (en) Stacked semiconductor die assembly with a thermally conductive casing and a method of manufacturing such an assembly
US9716019B2 (en) Semiconductor die assemblies with heat sink and associated systems and methods
KR102392202B1 (ko) 방열막을 구비한 반도체 패키지 및 그 제조방법
US9966362B1 (en) Integrated circuit package with inter-die thermal spreader layers
US20130119528A1 (en) Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US8779603B2 (en) Stacked semiconductor device with heat dissipation
KR20090023942A (ko) 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법
KR20120005185A (ko) 스택 패키지
KR20110016026A (ko) 적층 반도체 패키지 및 이의 제조 방법
US11502020B2 (en) Electronic device having a chip package module
KR20150125988A (ko) 반도체 장치
KR100910232B1 (ko) 적층 웨이퍼 레벨 반도체 패키지 모듈
KR20130015680A (ko) 반도체 패키지 및 이의 제조 방법
US10236227B2 (en) Electronic package and fabrication method thereof
TWI850705B (zh) 包括直接接觸熱路徑之半導體設備及封裝及其製造方法
KR20090011769A (ko) 방열 캐패시터를 구비하는 반도체 패키지
KR102578881B1 (ko) 전력 반도체 패키지 및 그 제조 방법
TW202310244A (zh) 包括直接接觸熱路徑之設備及其製造方法
KR101204743B1 (ko) 반도체 패키지의 제조 방법
JPWO2021245907A5 (ko)

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid