JP2008232644A - 半導体集積回路のテストシステム - Google Patents
半導体集積回路のテストシステム Download PDFInfo
- Publication number
- JP2008232644A JP2008232644A JP2007068558A JP2007068558A JP2008232644A JP 2008232644 A JP2008232644 A JP 2008232644A JP 2007068558 A JP2007068558 A JP 2007068558A JP 2007068558 A JP2007068558 A JP 2007068558A JP 2008232644 A JP2008232644 A JP 2008232644A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- circuit
- test
- control signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【課題】論理回路間のデータ伝播を制御信号によって制御するセレクタのような伝播制御回路の制御信号線の故障検出も実現できるようにし、故障箇所候補の絞り込みの精度を高いものにする。
【解決手段】複数の論理回路と論理回路間のデータ伝播を制御信号によって制御する伝播制御回路(セレクタ)SL1〜SL3とを含む組合せ回路B1と、組合せ回路における論理回路間の複数のテストポイントにそれぞれデータ入力端子Dが接続された複数のスキャンフリップフロップFF1〜FF4のチェーンからなり、スキャンチェーンでのデータ伝播テストとテストポイントの検査を行うスキャンテスト回路B2と、組合せ回路における伝播制御回路の制御信号線にデータ入力端子Dが接続されたスキャンフリップフロップFF11〜FF14を有し、データ伝播テストと制御信号線の検査を行う機能を有するスキャンテスト補助回路B3とを備える。
【選択図】図1
【解決手段】複数の論理回路と論理回路間のデータ伝播を制御信号によって制御する伝播制御回路(セレクタ)SL1〜SL3とを含む組合せ回路B1と、組合せ回路における論理回路間の複数のテストポイントにそれぞれデータ入力端子Dが接続された複数のスキャンフリップフロップFF1〜FF4のチェーンからなり、スキャンチェーンでのデータ伝播テストとテストポイントの検査を行うスキャンテスト回路B2と、組合せ回路における伝播制御回路の制御信号線にデータ入力端子Dが接続されたスキャンフリップフロップFF11〜FF14を有し、データ伝播テストと制御信号線の検査を行う機能を有するスキャンテスト補助回路B3とを備える。
【選択図】図1
Description
本発明は半導体集積回路内の故障を検査するテストシステムにかかわり、詳しくは、複数の論理回路と前記論理回路間のデータ伝播を制御信号によって制御するセレクタのような伝播制御回路とを含む組合せ回路と、前記組合せ回路における論理回路間の複数のテストポイントにそれぞれデータ入力端子が接続された複数のスキャンフリップフロップのチェーンからなり、前記スキャンチェーンでのデータ伝播テストと前記テストポイントの検査を行う機能を有するスキャンテスト回路とを備えた半導体集積回路のテストシステムに関する。
半導体集積回路は、近年の微細化、大規模化に伴って、その回路テストが困難化している。半導体集積回路内の故障検出のために、LSI回路設計時に付加的な回路を付け加え、テストを容易化するための手法が数多く取り入れられている。その中のひとつにスキャンテスト法と呼ばれるテスト容易化手法がある。これは、順序回路に使用されるフリップフロップの入出力を直接制御できる形に置き換えるとともに、これらのフリップフロップを直列にチェーン接続して、組合せ回路内の任意のテストポイントの論理値を各フリップフロップに取り込み、スキャンシフトを行って順次外部に送り出す方法である。組合せ回路内の任意のテストポイントのデータ値は、外部からセット可能となっている(例えば非特許文献1参照)。
このスキャンテスト法においては、組合せ回路内のテストポイントを増やすことで、故障検出率を上げることは可能である。しかし、テストポイントを増やすことは回路規模やテストコストに大きな影響を与えるため、最少のテストポイントで最大の故障検出率を上げることが求められている。
図9は従来の技術における半導体集積回路のテストシステムの構成を示す回路図である。図9において、B1は組合せ回路、B2はスキャンテスト回路である。組合せ回路B1は、複数の論理回路と前記論理回路間のデータ伝播を制御信号によって制御する伝播制御回路とを含んでいる。すなわち、組合せ回路B1は、NOT回路1と、NAND回路2と、バッファ3と、OR回路4と、これら複数の論理回路間のデータ伝播を制御信号によって制御する伝播制御回路としてのセレクタSL1,SL2,SL3などから構成されている。NOT回路1の出力ノードN1はセレクタSL2の1入力に接続されている。セレクタSL1の出力ノードN2はNAND回路2の1入力に接続されている。セレクタSL2の出力ノードN3とNAND回路2の出力ノードN4はセレクタSL3の入力端子に接続されている。バッファ3の出力ノードN5とセレクタSL3の出力ノードN6がOR回路4の入力端子に接続されている。
スキャンテスト回路B2は、組合せ回路B1における論理回路間の複数のテストポイントにそれぞれデータ入力端子Dが接続された複数のスキャン用のフリップフロップFF1〜FF4の直列のチェーンからなり、前記スキャンチェーンでのデータ伝播テストと前記テストポイントの検査を行う機能を有する。スキャンフリップフロップFF1〜FF4は、組合せ回路B1における複数のテストポイントの論理値をそれぞれラッチする。スキャンフリップフロップFF1〜FF4は、スキャンシフト制御信号NTを“H”レベルに設定したときは、スキャンデータ入力端子DTからデータを取り込んでデータ出力端子Qに伝播し、スキャンシフト制御信号NTを“L”レベルに設定したときは、データ入力端子Dからデータを取り込んでデータ出力端子Qに伝播するように構成されている。また、スキャンフリップフロップFF1のデータ出力端子QはスキャンフリップフロップFF2のスキャンデータ入力端子DTに接続され、スキャンフリップフロップFF2のデータ出力端子QはスキャンフリップフロップFF3のスキャンデータ入力端子DTに接続され、スキャンフリップフロップFF3のデータ出力端子QはスキャンフリップフロップFF4のスキャンデータ入力端子DTに接続されている。スキャンフリップフロップFF1のスキャンデータ入力端子DTには外部のスキャンイン端子SCAN_INが接続され、スキャンフリップフロップFF4のデータ出力端子Qには外部のスキャンアウト端子SCAN_OUTが接続されている。
そして、組合せ回路B1におけるテストポイントとスキャンテスト回路B2におけるスキャンフリップフロップFF1〜FF4とは次のように接続されている。すなわち、NOT回路1の出力ノードN1はスキャンフリップフロップFF1のデータ入力端子Dに接続され、セレクタSL1の出力ノードN2はスキャンフリップフロップFF2のデータ入力端子Dに接続され、セレクタSL2の出力ノードN3はスキャンフリップフロップFF3のデータ入力端子Dに接続され、OR回路4の出力ノードN7はスキャンフリップフロップFF4のデータ入力端子Dに接続されている。ノードN1,N2,N3,N7がテストポイントとなっている。
上記構成の従来の技術の半導体集積回路のテストシステムの動作を図10に示すタイミングチャートに従って説明する。
第1段階でスキャンテスト回路B2におけるスキャンチェーンでのデータ伝播テストを行い、第2段階で組合せ回路B1における複数のテストポイントの検査を行う。以下、具体的に説明する。
タイミングT1〜T12の期間において、スキャンシフト制御信号NTを“H”レベルに設定することにより、スキャンテスト回路B2におけるスキャンフリップフロップFF1〜FF4のスキャンデータ入力端子DTからスキャンデータを取り込むようにする。スキャンクロックCLKに同期して、スキャンイン端子SCAN_INからのスキャンデータを初段のスキャンフリップフロップFF1のスキャンデータ入力端子DT側から取り込み、さらにスキャンフリップフロップFF1〜FF4間を伝播させ、スキャンチェーンのデータ伝播機能を検査する。すなわち、スキャンイン端子SCAN_INから時系列的に順次入力したデータIN1,IN2,IN3,IN4がスキャンチェーンを伝播し、スキャンアウト端子SCAN_OUTからデータIN1,IN2,IN3,IN4が時系列的に順次に出力されれば、スキャンチェーンのデータ伝播機能は正常であると判定される。
次いで、タイミングT13において、スキャンシフト制御信号NTを“L”レベルに設定することにより、スキャンフリップフロップFF1〜FF4のデータ入力端子Dからデータを取り込むようにする。このとき、初段のスキャンフリップフロップFF1は、スキャンクロックCLKに同期して、組合せ回路B1におけるテストポイントN1のデータD0をデータ入力端子Dから取り込み、2段目のスキャンフリップフロップFF2はテストポイントN2のデータD1をデータ入力端子Dから取り込み、3段目のスキャンフリップフロップFF3はテストポイントN3のデータD2をデータ入力端子Dから取り込み、最終段のスキャンフリップフロップFF4はテストポイントN7のデータD3をデータ入力端子Dから取り込む。
次いで、タイミングT14〜T16の期間において、スキャンシフト制御信号NTを“H”レベルに設定することにより、スキャンフリップフロップFF1〜FF4のスキャンデータ入力端子DTからデータを取り込むようにする。データ入力端子D側からタイミングT13でスキャンフリップフロップFF1〜FF4に取り込んだデータ(D0〜D3)を、スキャンクロックCLKに同期してスキャンフリップフロップFF1〜FF4間で伝播させ、スキャンアウト端子SCAN_OUTから出力することにより、テストポイントN1,N2,N3,N7の検査が行われる。
「Principles of Testing ElectronicSystems Chapter 9.2 SCAN-PATH DESIGN」、2000年、SamihaMourad、Yervant Zorian著、John Wiley & sons,Inc発行、217頁
「Principles of Testing ElectronicSystems Chapter 9.2 SCAN-PATH DESIGN」、2000年、SamihaMourad、Yervant Zorian著、John Wiley & sons,Inc発行、217頁
上記の従来の技術の半導体集積回路のテストシステムによれば、組合せ回路B1内のテストポイントのデータをスキャンテスト回路B2に取り込むことで、容易に故障検出が行える。しかし、論理回路間のデータ伝播を制御信号によって制御するセレクタSL1〜SL3のような伝播制御回路については、その制御信号線の故障検出が行えないものとなっている。制御信号線に故障がある場合は、制御信号が異常または不安定になることから、スキャンテスト回路は期待値とは異なる信号を出力し、本来故障のない入力側に、あたかも故障があるかのように振舞うため、故障の存在は確認できるが、故障箇所を誤判断してしまう可能性がある。
本発明は、このような事情に鑑みて創作したものであり、論理回路間のデータ伝播を制御信号によって制御するセレクタのような伝播制御回路の制御信号線の故障検出も実現でき、故障箇所候補の絞り込みの精度が高い半導体集積回路のテストシステムを提供することを目的としている。
本発明による半導体集積回路のテストシステムは、
複数の論理回路と前記論理回路間のデータ伝播を制御信号によって制御する伝播制御回路とを含む組合せ回路と、
前記組合せ回路における論理回路間の複数のテストポイントにそれぞれデータ入力端子が接続された複数のスキャンフリップフロップのチェーンからなり、前記スキャンチェーンでのデータ伝播テストと前記テストポイントの検査を行う機能を有するスキャンテスト回路と、
前記組合せ回路における前記伝播制御回路の制御信号線にデータ入力端子が接続されたフリップフロップを有し、データ伝播テストと前記制御信号線の検査を行う機能を有するスキャンテスト補助回路とを備えたものである。
複数の論理回路と前記論理回路間のデータ伝播を制御信号によって制御する伝播制御回路とを含む組合せ回路と、
前記組合せ回路における論理回路間の複数のテストポイントにそれぞれデータ入力端子が接続された複数のスキャンフリップフロップのチェーンからなり、前記スキャンチェーンでのデータ伝播テストと前記テストポイントの検査を行う機能を有するスキャンテスト回路と、
前記組合せ回路における前記伝播制御回路の制御信号線にデータ入力端子が接続されたフリップフロップを有し、データ伝播テストと前記制御信号線の検査を行う機能を有するスキャンテスト補助回路とを備えたものである。
なお、前記スキャンテスト補助回路は、前記組合せ回路における複数の前記伝播制御回路の制御信号線にそれぞれデータ入力端子が接続された複数のスキャンフリップフロップのチェーンからなり、前記スキャンチェーンでのデータ伝播テストと、前記各制御信号線からの状態取り込みおよびスキャンシフトとが可能に構成されているという態様がある。
また、前記スキャンテスト補助回路は、前記組合せ回路において、前記伝播制御回路に対する制御信号供給元回路部からの前記制御信号線に対する制御信号の出力を禁止した上で、初段の前記スキャンフリップフロップのデータ入力端子にスキャンインしたデータをスキャンシフトしてスキャンチェーンの検査を行い、次いでデータ入力端子から前記伝播制御回路の前記制御信号線上のデータを取り込み、前記検査済みのスキャンチェーンを介してスキャンアウト端子へ伝播させるように構成されているという態様がある。
上記の構成において、スキャンテスト回路によって組合せ回路の複数のテストポイントの検査を行うことができるのは、従来の技術と同様である。加えて、スキャンテスト補助回路を追加し、セレクタのような伝播制御回路の制御信号線の状態を取り込んでスキャンアウト端子から外部へ送り出すように構成してあるので、セレクタのような伝播制御回路の制御信号線の故障の有無を検出することが可能となる。
また、本発明による半導体集積回路のテストシステムは、
複数の論理回路と前記論理回路間のデータ伝播を制御信号によって制御する伝播制御回路とを含む組合せ回路と、
前記組合せ回路における論理回路間の複数のテストポイントにそれぞれデータ入力端子が接続された複数のスキャンフリップフロップのチェーンからなり、前記スキャンチェーンでのデータ伝播テストと前記テストポイントの検査を行う機能を有するスキャンテスト回路とを備え、
前記組合せ回路における前記伝播制御回路の制御信号線のデータ伝播テストと前記制御信号線の検査を前記スキャンテスト回路で兼用するように構成されているものである。
複数の論理回路と前記論理回路間のデータ伝播を制御信号によって制御する伝播制御回路とを含む組合せ回路と、
前記組合せ回路における論理回路間の複数のテストポイントにそれぞれデータ入力端子が接続された複数のスキャンフリップフロップのチェーンからなり、前記スキャンチェーンでのデータ伝播テストと前記テストポイントの検査を行う機能を有するスキャンテスト回路とを備え、
前記組合せ回路における前記伝播制御回路の制御信号線のデータ伝播テストと前記制御信号線の検査を前記スキャンテスト回路で兼用するように構成されているものである。
なお、前記スキャンテスト回路における前記スキャンフリップフロップのチェーン接続線に前記組合せ回路における前記伝播制御回路の制御信号線が合流接続され、その合流接続線と前記組合せ回路における前記テストポイントとがセレクタを介して次段のスキャンフリップフロップのデータ入力端子に接続されているという態様がある。
また、前記スキャンテスト回路におけるスキャンイン端子に前記組合せ回路における前記伝播制御回路の制御信号線が接続されているという態様がある。
このように構成すれば、組合せ回路における前記伝播制御回路の制御信号線の検査をスキャンテスト回路を兼用して実現するので、回路構成を簡素化することが可能となる。
また、検査対象の伝播制御回路に対する制御信号の状態を直接、通常のスキャンテスト回路へスキャンデータとしてスキャンインさせるので、スキャンテスト回路のスキャンチェーンのデータ伝播機能を検査する際に、伝播制御回路に対する制御信号線の故障を並行的に検査することが可能となる。
本発明によれば、組合せ回路における論理回路間のデータ伝播を制御信号によって制御するセレクタのような伝播制御回路の制御信号線の故障検出も実現することができ、故障検出の誤判断を回避して、故障箇所候補の絞り込みの精度を上げることができる。
以下、本発明にかかわる半導体集積回路のテストシステムの実施の形態を図面を用いて詳細に説明する。
(実施の形態1)
図1は本発明の実施の形態1における半導体集積回路のテストシステムの構成を示す回路図である。
図1は本発明の実施の形態1における半導体集積回路のテストシステムの構成を示す回路図である。
本実施の形態においては、従来の技術の図9におけるのと同様の組合せ回路B1およびスキャンテスト回路B2に加えて、スキャンテスト補助回路B3を有している。このスキャンテスト補助回路B3は、複数のスキャンフリップフロップFF11〜FF14の直列のチェーンで構成されている。これらのスキャンフリップフロップFF11〜FF14はそれぞれ、クロック入力端子CLK、データ入力端子D、スキャンデータ入力端子DT、データ出力端子Q、反転データ出力端子/Q、スキャンシフト制御端子NTを有している。各スキャンフリップフロップFF11〜FF14のクロック入力端子CLKにはスキャンクロックTCLKが入力され、スキャンシフト制御端子NTにはスキャンシフト制御信号TNTが入力されるようになっている。スキャンフリップフロップFF11〜FF14は、スキャンシフト制御信号TNTを“H”レベルに設定したときは、スキャンデータ入力端子DTからデータを取り込み、スキャンシフト制御信号TNTを“L”レベルに設定したときは、データ入力端子Dからデータを取り込むように構成されている。
初段のスキャンフリップフロップFF11において、スキャンイン端子TEST_INがスキャンデータ入力端子DTとデータ入力端子Dに接続されている。初段のスキャンフリップフロップFF11と2段目のスキャンフリップフロップFF12との間、2段目のスキャンフリップフロップFF12と3段目のスキャンフリップフロップFF13との間および3段目のスキャンフリップフロップFF13と最終段のスキャンフリップフロップFF14との間において、データ出力端子Qがスキャンデータ入力端子DTに接続され、反転データ出力端子/Qがデータ入力端子Dに接続されている。最終段のスキャンフリップフロップFF14において、データ出力端子Qがスキャンアウト端子TEST_OUTに接続されている。
初段のスキャンフリップフロップFF11の反転データ出力端子/Qと2段目のスキャンフリップフロップFF12のデータ入力端子Dとのデータ伝播線に、検査対象であるセレクタSL1のセレクタ制御信号のノードN11が接続されている(太目の実線参照)。そして、セレクタSL1に対するセレクタ制御信号の供給元回路部とセレクタ制御端子との間にトライステートバッファTB1が介挿されている。
また、2段目のスキャンフリップフロップFF12の反転データ出力端子/Qと3段目のスキャンフリップフロップFF13のデータ入力端子Dとのデータ伝播線に、検査対象であるセレクタSL2のセレクタ制御信号のノードN12が接続されている(太目の実線参照)。そして、セレクタSL2に対するセレクタ制御信号の供給元回路部とセレクタ制御端子との間にトライステートバッファTB2が介挿されている。
また、3段目のスキャンフリップフロップFF13の反転データ出力端子/Qと最終段のスキャンフリップフロップFF14のデータ入力端子Dとのデータ伝播線に、検査対象であるセレクタSL3のセレクタ制御信号のノードN13が接続されている(太目の実線参照)。そして、セレクタSL3に対するセレクタ制御信号の供給元回路部とセレクタ制御端子との間にトライステートバッファTB3が介挿されている。
次に、上記のように構成された本実施の形態の半導体集積回路のテストシステムの動作を図2に示すタイミングチャートに従って説明する。
タイミングT1〜T9の期間において、トライステートバッファ制御信号TSを“H”レベルに設定することにより、スキャンテスト回路B2において、トライステートバッファTB1〜TB3をハイインピーダンス状態に制御し、セレクタ制御信号の供給元回路部からのセレクタ制御信号がセレクタSL1〜SL3に伝播することを禁止する。
また、タイミングT1〜T4において、スキャンシフト制御信号TNTを“H”レベルに設定することにより、スキャンテスト補助回路B3におけるスキャンフリップフロップFF11〜FF14のスキャンデータ入力端子DTからスキャンデータを取り込むようにする。スキャンクロックTCLKに同期して、スキャンイン端子TEST_INからのスキャンデータを初段のスキャンフリップフロップFF11のスキャンデータ入力端子DT側から取り込み、さらにスキャンフリップフロップFF11〜FF14間を伝播させ、スキャンチェーンのデータ伝播機能を検査する。すなわち、スキャンイン端子TEST_INから時系列的に順次入力したデータD0,D1,D2,D3がスキャンチェーンを伝播し、スキャンアウト端子TEST_OUTからデータD0,D1,D2,D3が時系列的に順次に出力されれば、スキャンチェーンのデータ伝播機能は正常であると判定される。
次いで、タイミングT5において、スキャンシフト制御信号TNTを“L”レベルに設定することにより、スキャンフリップフロップFF11〜FF14のデータ入力端子Dからデータを取り込むようにする。このとき、初段のスキャンフリップフロップFF11はスキャンイン端子TEST_INのデータD3を取り込み、2段目のスキャンフリップフロップFF12はセレクタSL1のセレクタ制御信号のノードN11のデータ/D2を取り込み、3段目のスキャンフリップフロップFF13はセレクタSL2のセレクタ制御信号線のノードN12のデータ/D1を取り込み、最終段のスキャンフリップフロップFF14はセレクタSL3のセレクタ制御信号線のノードN13のデータ/D0を取り込む。その結果として、データ出力端子Qは、初段のスキャンフリップフロップFF11でデータD3となり、2段目のスキャンフリップフロップFF12でデータ/D2となり、3段目のスキャンフリップフロップFF13でデータ/D1となる。
次いで、タイミングT6〜T9において、スキャンシフト制御信号TNTを“H”レベルに戻すことにより、スキャンフリップフロップFF11〜FF14がタイミングT5で取得したデータをデータ出力端子Qから伝送し、さらに出力端子TEST_OUTへ伝播する。このとき、セレクタSL1〜SL3のセレクタ制御信号線のノードN11〜N13の故障の有無を判定することができる。
例えば、図3は図1において、セレクタSL2のセレクタ制御信号線上に故障が存在する場合の半導体集積回路のテストシステムの回路図である。図2のタイミングT5において、3段目のスキャンフリップフロップFF13がノードN12のデータ/D1を取り込むが、ノードN12につながるセレクタSL2のセレクタ制御信号線に故障が存在していると、データ/D1は故障信号となる。この故障データ/D1がタイミングT6において、スキャンアウト端子TEST_OUTへ伝播するので、故障検出が行われる。
なお、組合せ回路B1における複数のテストポイントN1,N2,N3,N7の検査については、スキャンテスト回路B2の動作をもって従来の技術と同様に行うことができる。
以上のように本実施の形態によれば、伝播制御回路であるセレクタの制御信号線の状態をスキャンテスト補助回路B3に取り込んで外部に送り出すように構成してあるので、セレクタの制御信号線の故障の有無を検出することが可能となる。
(実施の形態2)
図4は本発明の実施の形態2における半導体集積回路のテストシステムの構成を示す回路図である。
図4は本発明の実施の形態2における半導体集積回路のテストシステムの構成を示す回路図である。
上記の実施の形態1においては、スキャンテスト回路B2とは別にスキャンテスト補助回路B3を設けたが、本実施の形態は、スキャンテスト補助回路B3をスキャンテスト回路B2で兼用するように構成したものである。スキャンテスト回路B2におけるスキャンフリップフロップFF1〜FF4をスキャンテスト補助回路B3のスキャンフリップフロップFF11〜FF14に兼用するために、スキャンテスト回路B2において、セレクタSE1〜SE3を追加している。
初段のスキャンフリップフロップFF1の反転データ出力端子/Qが2段目のスキャンフリップフロップFF2のスキャンデータ入力端子DTに接続され、2段目のスキャンフリップフロップFF2の反転データ出力端子/Qが3段目のスキャンフリップフロップFF3のスキャンデータ入力端子DTに接続され、3段目のスキャンフリップフロップFF3の反転データ出力端子/Qが最終段のスキャンフリップフロップFF4のスキャンデータ入力端子DTに接続されている。この点は実施の形態1と異なっている。
実施の形態1では、スキャンテスト回路B2における2段目のスキャンフリップフロップFF2のデータ入力端子Dに対して、組合せ回路B1におけるセレクタSL1の出力ノードN2を直接に接続する構成をとっている。これに対して、本実施の形態では、2段目のスキャンフリップフロップFF2のデータ入力端子Dに対して追加のセレクタSE1の出力端子が接続され、追加のセレクタSE1の一方の入力端子にセレクタSL1の出力ノードN2が接続され、他方の入力端子にトライステートバッファTB1の出力端子および初段のスキャンフリップフロップFF1のデータ出力端子Qが接続されている。
また、スキャンテスト回路B2における3段目のスキャンフリップフロップFF3のデータ入力端子Dに対して追加のセレクタSE2の出力端子が接続され、追加のセレクタSE2の一方の入力端子にセレクタSL2の出力ノードN3が接続され、他方の入力端子にトライステートバッファTB2の出力端子および2段目のスキャンフリップフロップFF2のデータ出力端子Qが接続されている。
さらに、最終段のスキャンフリップフロップFF4のデータ入力端子Dに対して追加のセレクタSE3の出力端子が接続され、追加のセレクタSE3の一方の入力端子にOR回路4の出力ノードN7が接続され、他方の入力端子にトライステートバッファTB3の出力端子および3段目のスキャンフリップフロップFF3のデータ出力端子Qが接続されている。
追加のセレクタSE1〜SE3のセレクタ制御端子は、セレクタ制御信号SCで制御されるように構成されている。トライステートバッファTB1〜TB3は、トライステートバッファ制御信号TSで制御される。
その他の構成については、実施の形態1と同様であるので、説明を省略する。
次に、上記のように構成された本実施の形態の半導体集積回路のテストシステムの動作を図5に示すタイミングチャートに従って説明する。
タイミングT1〜T14において、トライステートバッファ制御信号TSを“H”レベルに設定することにより、スキャンテスト回路B2において、トライステートバッファTB1〜TB3をハイインピーダンス状態に制御し、セレクタ制御信号の供給元回路部からのセレクタ制御信号がセレクタSL1〜SL3に伝播することを禁止する。
また、タイミングT1〜T12において、セレクタ制御信号SCを“L”レベルに設定することにより、追加のセレクタSE1〜SE3において、その入力を前段のスキャンフリップフロップFF1〜FF3のデータ出力端子Qにする。
また、タイミングT1〜T10において、スキャンシフト制御信号NTを“H”レベルに設定することにより、スキャンテスト回路B2におけるスキャンフリップフロップFF1〜FF4のスキャンデータ入力端子DTからスキャンデータを取り込むようにする。スキャンクロックCLKに同期して、スキャンイン端子SCAN_INから取り込んだスキャンデータを、スキャンデータ入力端子DT側でスキャンフリップフロップFF1〜FF4間を伝播させ、スキャンチェーンのデータ伝播機能を検査する。すなわち、スキャンイン端子SCAN_INから時系列的に順次入力したデータIN1,IN2,IN3,IN4がスキャンチェーンを伝播し、スキャンアウト端子SCAN_OUTからデータIN1,IN2,IN3,IN4が時系列的に順次に出力されれば、スキャンチェーンのデータ伝播機能は正常であると判定される。なお、前段のスキャンフリップフロップから次段のスキャンフリップフロップへは、反転データ出力端子/Qからのデータ伝播であるので、スキャンフリップフロップの段が1つ進むごとに伝播データは反転を繰り返すことになる。
次いで、タイミングT11において、スキャンシフト制御信号NTを“L”レベルに設定することにより、スキャンフリップフロップFF1〜FF4のデータ入力端子Dからデータを取り込むようにする。このとき、2段目のスキャンフリップフロップFF2のデータ入力端子Dは追加のセレクタSE1を介してセレクタSL1のセレクタ制御信号のノードN11のデータD3を取り込み、3段目のスキャンフリップフロップFF3のデータ入力端子Dは追加のセレクタSE2を介してセレクタSL2のセレクタ制御信号線のノードN12のデータ/D2を取り込み、最終段のスキャンフリップフロップFF4のデータ入力端子Dは追加のセレクタSE3を介してセレクタSL3のセレクタ制御信号線のノードN13のデータD1を取り込む。
次いで、タイミングT12〜T14においてスキャンシフト制御信号NTを“H”レベルに設定することにより、スキャンフリップフロップFF1〜FF4のスキャンデータ入力端子DT〜データ出力端子Q間をデータ伝播させ、スキャンアウト端子SCAN_OUTから出力する。このとき、検査対象であるセレクタSL1〜SL3のセレクタ制御信号線のノードN11〜N13の故障の有無を判定することができる。
なお、組合せ回路B1における複数のテストポイントN1,N2,N3,N7の検査については、タイミングT13においてセレクタ制御信号SCを“H”レベルに設定することにより、従来の技術と同様に行うことができる。
なお、図4の追加のセレクタSE1〜SE3とスキャンフリップフロップFF2〜FF4において、セレクタとフリップフロップを1つのフリップフロップに収め、3データ信号入力と2制御信号入力を有するスキャンフリップフロップFF22〜FF24を代用しても、同様の効果が得られる。
以上のように本実施の形態によれば、スキャンフリップフロップFF1〜FF4間のデータ伝播機能を検査する際に、セレクタSL1〜SL3に対する制御信号線の故障を検査することができ、かつ通常のスキャンテスト回路の実施の形態も実現できる。さらに、組合せ回路B1におけるセレクタSL1〜SL3の制御信号線の検査をスキャンテスト回路B2を兼用して実現するので、回路構成を簡素化することが可能となる。
(実施の形態3)
図6は本発明の実施の形態3における半導体集積回路のテストシステムの構成を示す回路図である。本実施の形態は、実施の形態2と同様に、実施の形態1の場合のスキャンテスト補助回路B3をスキャンテスト回路B2で兼用するように構成したものである。実施の形態1においては、検査対象のセレクタ制御信号のノードN11〜N13が、スキャンテスト補助回路B3におけるスキャンチェーンの各スキャンフリップフロップFF12〜FF14のデータ入力端子Dに個別的に接続され、また、実施の形態2においては、スキャンテスト補助回路B3を兼用するスキャンテスト回路B2におけるスキャンチェーンの各スキャンフリップフロップFF2〜FF4のデータ入力端子Dに個別的に接続されている。これに対して、本実施の形態では、検査対象のセレクタ制御信号のノードN11〜N13をスキャンテスト回路B2の入り口であるスキャンイン端子SCAN_INに対してトライステートバッファTB1〜TB3を介して接続している。
図6は本発明の実施の形態3における半導体集積回路のテストシステムの構成を示す回路図である。本実施の形態は、実施の形態2と同様に、実施の形態1の場合のスキャンテスト補助回路B3をスキャンテスト回路B2で兼用するように構成したものである。実施の形態1においては、検査対象のセレクタ制御信号のノードN11〜N13が、スキャンテスト補助回路B3におけるスキャンチェーンの各スキャンフリップフロップFF12〜FF14のデータ入力端子Dに個別的に接続され、また、実施の形態2においては、スキャンテスト補助回路B3を兼用するスキャンテスト回路B2におけるスキャンチェーンの各スキャンフリップフロップFF2〜FF4のデータ入力端子Dに個別的に接続されている。これに対して、本実施の形態では、検査対象のセレクタ制御信号のノードN11〜N13をスキャンテスト回路B2の入り口であるスキャンイン端子SCAN_INに対してトライステートバッファTB1〜TB3を介して接続している。
すなわち、検査対象であるセレクタSL1のセレクタ制御信号線のノードN11がトライステートバッファTB1を介してスキャンイン端子SCAN_INに接続されている。また、セレクタSL2のセレクタ制御信号線のノードN12がトライステートバッファTB2を介してスキャンイン端子SCAN_INに接続され、セレクタSL3のセレクタ制御信号線のノードN13がトライステートバッファTB3を介してスキャンイン端子SCAN_INに接続されている。トライステートバッファTB1〜TB3の出力端子は、スキャンテスト回路B2における初段のスキャンフリップフロップFF1のスキャンデータ入力端子DTに接続されている。トライステートバッファTB1〜TB3はそれぞれトライステートバッファ制御信号TS1〜TS3で独立に制御されるようになっている。
次に、上記のように構成された本実施の形態の半導体集積回路のテストシステムの動作を図7に示すタイミングチャートに従って説明する。
タイミングT1〜T15において、スキャンシフト制御信号NTを“H”レベルに設定することにより、スキャンテスト回路B2におけるスキャンフリップフロップFF1〜FF4のスキャンデータ入力端子DTからデータを取り込むようにする。
また、タイミングT1〜T8において、トライステートバッファ制御信号TS1〜TS3をそれぞれ“H”レベルに設定することにより、トライステートバッファTB1〜TB3をそれぞれハイインピーダンス状態に制御し、検査対象であるセレクタSL1〜SL3において、セレクタ制御信号の供給元回路部からのセレクタ制御信号がスキャンイン端子SCAN_INに伝播することを禁止する。また、スキャンクロックCLKに同期して、スキャンイン端子SCAN_INからスキャンデータIN1〜IN4を伝送する。ただし、タイミングT8以降は、スキャンイン端子SCAN_INからのデータ入力は行わない。
次いで、タイミングT9において、トライステートバッファ制御信号TS1のみを“L”レベルに切り替えてトライステートバッファTB1のみを導通させ、検査対象であるセレクタSL1のセレクタ制御信号のノードN11におけるデータD1をスキャンイン端子SCAN_INに伝送する。
次いで、タイミングT10において、トライステートバッファ制御信号TS1は“H”レベルに戻し、トライステートバッファ制御信号TS2のみを“L”レベルに切り替えてトライステートバッファTB2のみを導通させ、検査対象であるセレクタSL2のセレクタ制御信号のノードN12におけるデータD2をスキャンイン端子SCAN_INに伝送する。
次いで、タイミングT11において、トライステートバッファ制御信号TS2は“H”レベルに戻し、トライステートバッファ制御信号TS3のみを“L”レベルに切り替えてトライステートバッファTB3のみを導通させ、検査対象であるセレクタSL3のセレクタ制御信号のノードN13におけるデータD3をスキャンイン端子SCAN_INに伝送する。
上記のようにしてスキャンイン端子SCAN_INに伝送されたデータD1〜D3は、スキャンフリップフロップFF1〜FF4間を経てスキャンアウト端子SCAN_OUTから出力され、セレクタSL1〜SL3のセレクタ制御信号線のノードN11〜N13の故障の有無を判定することができる。
例えば、図8は図6において、セレクタSL1のセレクタ制御信号線上に故障が存在する場合の半導体集積回路のテストシステムの回路図である。図7のタイミングT9において、初段のスキャンフリップフロップFF1はセレクタ制御信号のノードN11のデータD1を入力するが、ノードN11につながるセレクタSL1のセレクタ制御信号線に故障が存在していると、データD1は故障信号となる。この故障データD1がスキャンフリップフロップFF1〜FF4間を経てタイミングT12において、スキャンアウト端子SCAN_OUTへ伝播するので、故障検出が行われる。
なお、組合せ回路B1における複数のテストポイントN1,N2,N3,N7の検査については、従来の技術と同様に行うことができる。
以上のように本実施の形態によれば、検査対象のセレクタSL1〜SL3に対するセレクタ制御信号の状態を直接、通常のスキャンテスト回路B2へスキャンデータとしてスキャンイン端子SCAN_INから入力させるので、スキャンフリップフロップFF1〜FF4間のデータ伝播機能を検査する際に、セレクタSL1〜SL3に対する制御信号線の故障を検査することができる。さらに、組合せ回路B1におけるセレクタSL1〜SL3の制御信号線の検査をスキャンテスト回路B2を兼用して実現するので、回路構成を簡素化することが可能となる。
本発明の半導体集積回路のテストシステムは、既存のスキャンテスト回路を利用でき、故障箇所を高精度に絞り込む技術として有用である。
B1 組合せ回路
B2 スキャンテスト回路
B3 スキャンテスト補助回路
CLK,TCLK スキャンクロック
FF1〜FF4,FF11〜FF14 スキャンフリップフロップ
N1〜N3 検査対象ノード
NT,TNT スキャンシフト制御信号
SC セレクタ制御信号
SL1〜SL3 セレクタ(伝播制御回路)
SCAN_IN,TEST_IN スキャンイン端子
SCAN_OUT,TEST_OUT スキャンアウト端子
TB1〜TB3 トライステートバッファ
TS,TS1〜TS3 トライステートバッファ制御信号
SE1〜SE3 追加のセレクタ
B2 スキャンテスト回路
B3 スキャンテスト補助回路
CLK,TCLK スキャンクロック
FF1〜FF4,FF11〜FF14 スキャンフリップフロップ
N1〜N3 検査対象ノード
NT,TNT スキャンシフト制御信号
SC セレクタ制御信号
SL1〜SL3 セレクタ(伝播制御回路)
SCAN_IN,TEST_IN スキャンイン端子
SCAN_OUT,TEST_OUT スキャンアウト端子
TB1〜TB3 トライステートバッファ
TS,TS1〜TS3 トライステートバッファ制御信号
SE1〜SE3 追加のセレクタ
Claims (6)
- 複数の論理回路と前記論理回路間のデータ伝播を制御信号によって制御する伝播制御回路とを含む組合せ回路と、
前記組合せ回路における論理回路間の複数のテストポイントにそれぞれデータ入力端子が接続された複数のスキャンフリップフロップのチェーンからなり、前記スキャンチェーンでのデータ伝播テストと前記テストポイントの検査を行う機能を有するスキャンテスト回路と、
前記組合せ回路における前記伝播制御回路の制御信号線にデータ入力端子が接続されたフリップフロップを有し、データ伝播テストと前記制御信号線の検査を行う機能を有するスキャンテスト補助回路とを備えた半導体集積回路のテストシステム。 - 前記スキャンテスト補助回路は、前記組合せ回路における複数の前記伝播制御回路の制御信号線にそれぞれデータ入力端子が接続された複数のスキャンフリップフロップのチェーンからなり、前記スキャンチェーンでのデータ伝播テストと、前記各制御信号線からの状態取り込みおよびスキャンシフトとが可能に構成されている請求項1に記載の半導体集積回路のテストシステム。
- 前記スキャンテスト補助回路は、前記組合せ回路において、前記伝播制御回路に対する制御信号供給元回路部からの前記制御信号線に対する制御信号の出力を禁止した上で、初段の前記スキャンフリップフロップのデータ入力端子にスキャンインしたデータをスキャンシフトしてスキャンチェーンの検査を行い、次いでデータ入力端子から前記伝播制御回路の前記制御信号線上のデータを取り込み、前記検査済みのスキャンチェーンを介してスキャンアウト端子へ伝播させる請求項1または請求項2に記載の半導体集積回路のテストシステム。
- 複数の論理回路と前記論理回路間のデータ伝播を制御信号によって制御する伝播制御回路とを含む組合せ回路と、
前記組合せ回路における論理回路間の複数のテストポイントにそれぞれデータ入力端子が接続された複数のスキャンフリップフロップのチェーンからなり、前記スキャンチェーンでのデータ伝播テストと前記テストポイントの検査を行う機能を有するスキャンテスト回路とを備え、
前記組合せ回路における前記伝播制御回路の制御信号線のデータ伝播テストと前記制御信号線の検査を前記スキャンテスト回路で兼用するように構成されている半導体集積回路のテストシステム。 - 前記スキャンテスト回路における前記スキャンフリップフロップのチェーン接続線に前記組合せ回路における前記伝播制御回路の制御信号線が合流接続され、その合流接続線と前記組合せ回路における前記テストポイントとがセレクタを介して次段のスキャンフリップフロップのデータ入力端子に接続されている請求項4に記載の半導体集積回路のテストシステム。
- 前記スキャンテスト回路におけるスキャンイン端子に前記組合せ回路における前記伝播制御回路の制御信号線が接続されている請求項4に記載の半導体集積回路のテストシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007068558A JP2008232644A (ja) | 2007-03-16 | 2007-03-16 | 半導体集積回路のテストシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007068558A JP2008232644A (ja) | 2007-03-16 | 2007-03-16 | 半導体集積回路のテストシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008232644A true JP2008232644A (ja) | 2008-10-02 |
Family
ID=39905640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007068558A Pending JP2008232644A (ja) | 2007-03-16 | 2007-03-16 | 半導体集積回路のテストシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008232644A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102043123A (zh) * | 2010-11-16 | 2011-05-04 | 无锡中星微电子有限公司 | 一种扫描链测试电路 |
CN102928774A (zh) * | 2012-11-15 | 2013-02-13 | 福建一丁芯光通信科技有限公司 | 用于混合信号集成电路的可测性电路 |
-
2007
- 2007-03-16 JP JP2007068558A patent/JP2008232644A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102043123A (zh) * | 2010-11-16 | 2011-05-04 | 无锡中星微电子有限公司 | 一种扫描链测试电路 |
CN102928774A (zh) * | 2012-11-15 | 2013-02-13 | 福建一丁芯光通信科技有限公司 | 用于混合信号集成电路的可测性电路 |
CN102928774B (zh) * | 2012-11-15 | 2014-12-10 | 福建一丁芯光通信科技有限公司 | 用于混合信号集成电路的可测性电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5138201B2 (ja) | 2相クロック制御によるタイミング競合バウンダリスキャンレジスタを用いないシフトレジスタ | |
US20040017219A1 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
JP2007187458A (ja) | スキャンフリップフロップ回路、及び、半導体集積回路装置 | |
WO2010097851A1 (ja) | 半導体装置、並びに半導体装置の設計方法、設計装置、および故障検出方法 | |
JP2008085596A (ja) | クロック分配回路とテスト方法 | |
US6877121B1 (en) | Boundary scan cell for testing AC coupled line using phase modulation technique | |
JP2009216619A (ja) | 半導体集積回路装置 | |
JP2002257903A (ja) | 半導体集積回路の試験方法と試験パタン生成方法及び装置並びにプログラム | |
US7240263B2 (en) | Apparatus for performing stuck fault testings within an integrated circuit | |
US20070124635A1 (en) | Integration circuit and test method of the same | |
JP2002202348A (ja) | 論理集積回路のテスト回路およびその方法 | |
US7174492B1 (en) | AC coupled line testing using boundary scan test methodology | |
JP2008232644A (ja) | 半導体集積回路のテストシステム | |
JP2008164470A (ja) | 集積回路の内部ラッチをスキャンする方法及び装置並びに集積回路 | |
JP2006292646A (ja) | Lsiのテスト方法 | |
JP4549701B2 (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
JP2005308500A (ja) | 半導体集積回路装置及びテスト方法 | |
JP6534592B2 (ja) | スキャンテスト回路及びスキャンテスト装置 | |
KR102413516B1 (ko) | 디바이스 테스트를 위한 래퍼 체인들에서의 상태 머신 구동 플롭들을 갖는 집적 회로 | |
JP2006038831A (ja) | スキャン試験回路を備えた半導体集積回路 | |
JP2010210303A (ja) | 導通検査装置及び導通検査方法 | |
JP5383588B2 (ja) | スキャンテスト回路、半導体集積回路 | |
US7902856B2 (en) | Semiconductor integrated circuit | |
JP2010002345A (ja) | Acテスト容易化回路およびacテスト方法 | |
JP2005283207A (ja) | 半導体集積回路装置 |